

## SYLLABUS

# ELECTRONIC DEVICES AND CIRCUITS

### Rationale:

Electronics has become so much closely associated with normal life and industries that basic knowledge about the active and passive devices used in electronics instrumentation has become an important tool for the middle level technical man power. Routine problems of maintenance and repair can be dealt successfully by a diploma student if he is equipped with the working and circuitry associated with different type of amplifiers. Tuned voltage amplifiers, Oscillators, Multivibrator, Tuned based circuits used in CRO, Operational amplifier and waveshaping circuits.

### TOPIC WISE DISTRIBUTION OF PERIODS

S. No.	Topics	L	T	P
1.	Single stage amplifiers	3	—	—
2.	Multistage transistor amplifier	9	—	—
3.	Transistor audio power amplifiers	9	—	—
4.	Feed back amplifiers	9	—	—
5.	Tuned voltage amplifiers	4	—	—
6.	Sinusoidal oscillators	6	—	—
7.	Waveshaping circuits	6	—	—
8.	Multivibrator circuits	6	—	—
9.	Operational amplifier	16	—	—
10.	Timer IC	4	—	—
11.	Regulated power supply	6	—	—
12.	Introduction to micro electronics	6	—	—
		84	—	56

### DETAILED CONTENTS

#### 1. Single Stage Amplifiers:

1.1 Transistor hybrid low frequency model in CE configuration, 'h' parameter and their physical significance, Typical values of 'h' parameters and their determination by transistor characteristics.

1.2 Expressions for voltage gain, Current gain, Input and output Impedance for a single stage CE amplifier circuit,  $h_{ie}$  parameters, Appropriate approximations.

#### 2. Multistage Transistor Amplifiers:

2.1 Need of multistage amplifier, Different coupling schemes and their working, Brief mention of application of each of the type of coupling.

#### 3. Transistor Audio Power Amplifiers:

- 3.1 Difference between voltage and power amplifier, Importance of impedance matching in power amplifier, Collector efficiency of power amplifier.
- 3.2 Typical single ended power amplifier and its working, Graphical method for calculation of output power, Heat dissipation curve and importance of heat, Sinks, Class A, Class B, Class C amplifier (without derivation).
- 3.3 Working principle of push pull amplifier and circuits, Its advantages over single ended power amplifier, Cross over distortion in class B operation and its reduction, Different driver stages for push pull amplifier circuit.

- 3.4 Working principle of complementary symmetry push pull circuit and its advantages.
- 3.5 Boot strap technique in amplifiers.
- 3.6 Transformer less audio power amplifiers and their typical applications.
- 3.7 Mention of at least one popular IC with its block diagram, Pin configuration and it working of each type of power amplifier.

#### 4. Feed Back Amplifiers:

4.1 Basic principle and types of feed back.

4.2 Derivation of expression for the gain of an amplifier employing feed back.

4.3 Effect of negative feedback on gain, Stability, Distortion and bandwidth (only physical explanation)

4.4 Typical feedback circuits:

- (a) A.C. coupled amplifiers with emitter bypass, Capacitor removed.
- (b) Emitter follower and its application, Simple mathematical analysis for voltage gain and input impedance of above circuits.

#### 7. Waveshaping Circuits:

7.1 General idea about different waveshapes.

7.2 Review of transient phenomena in R-C and R-L circuits.

- 7.3 R-C and R-L differentiating circuits and integrating circuits. Their applications (physical explanation for square/rectangular input waveshapes only).
- 7.4 Diode clippers series and shunt biased type double clipper circuits.
- 7.5 Zener diode clipper circuits.
- 7.6 Use of transistor for clipping. Diode clamping circuit for clamping to other levels for different input waveforms (e.g. sine, square, triangular).

#### 5.2 Review of basis characteristics of tuned circuits, (Series and Parallel)

- 5.3 Single and Double tuned amplifier, their working principles and frequency response (no mathematical derivation). Concepts of neutralization.
- 5.4 Staggered tuned amplifier and typical applications in brief.
- 5.5 Mention of at least one popular IC with its block diagram, Pin configuration and it working of each type of Tuned amplifier.

#### 5. Tuned Voltage Amplifiers:

- 5.1 Classification of amplifiers on the basis of frequency.

## 8. MULTIVIBRATOR CIRCUITS:

### 8.1 Ideal transistor switch; Explanation using C.E. output characteristics.

Calculation of component values (collector and base resistors) for a practical transistor switch.

8.2 Transistor switching time. Use of speed up capacitor (Physical explanation).

8.3 Basic concept of working of collector coupled bistable, Monostable and stable multivibrator circuits including principle of triggering.

8.4 Operation of Schmitt trigger, Calculation of upper trigger potential (UTP) and lower trigger potential (LTP).

8.5 Mention of applications of multivibrators and Schmitt trigger. Its use as waveform generator.

8.6 Transistorised voltage controlled oscillator (basic) principle only. Mention of at least one popular IC with its block diagram, Pin configuration and it working of each type of Multivibrator circuits.

## 9. Operational Amplifiers:

### 9.1 Specifications of ideal operational amplifier and its block diagram.

9.2 Definition of inverting and noninverting inputs. Differential voltage gain, Input and output off set, Voltage input offset current, Input bias current, Common mode rejection ratio (CMRR), Power supply rejection ratio (PSRR) and slew rate.

9.3 Method of offset null adjustments, Use of op-amp, as an inverter, scale changer, Adder, Subtractor, Differential amplifier, Buffer amplifier, Differentiator, Integrator, Comparator, Schmitt Trigger, Generation of Square and Triangular Waveform, Log and anti-log amplifiers, PLL and its application and IC power amplifier.

9.4 IC OP-AMP Application:  
Inverting/Noninverting VCVS  
Integrators, Differentiators CCVS

## 10. Timer IC:

Block diagram of IC timer (such as NE 555) and its working, use of 555 timer as monostable and astable multivibrator, and waveform generator.

## 11. Regulated Power Supply

11.1 Concept of regulation.  
11.2 Basic regulator circuits (using zener diode).

11.3 Concept of series and shunt regulator circuits.

11.4 Three terminal voltage regulators (positive negative and variable) application. Block diagram, Pin configuration and working of popular regulator IC.

11.5 OP-AMP regulators, IC regulators, Fixed voltage regulators (7879, XX) 723 IC regulators (Current limiting, Current fold back), SMPS.

## 12. Introduction to Microelectronics

- Advantages of integration, Types of integrated circuits, Monolithic and hybrid circuits.
- Different stages of fabrication of ICs—epitaxial growth, Oxidation and film deposition, Diffusion and ion implantation, Lithography and etching, (Only brief idea of all)
- Masking, Selective doping, Fine-line lithography and isolation, for monolithic circuits.
- Introduction to monolithic device elements such as BJT, MOS, Transistor and Integration of other circuit elements.
- Very large scale integration (VLSI). (Only brief idea)

and VCCS instrumentation amplifiers, Active filter (LP, HP and Notch), Oscillators, Log/Antilog modules, Precision rectifier, Peak detector, Sample and Hold Circuit, IC analog multiplier application, Analog multiplexer and demultiplexer.

# विषय-सूची

A-1-A-32

## A

### एकल चरण ट्रांजिस्टर प्रवर्धक (SINGLE STAGE TRANSISTOR AMPLIFIER)

A.	एकल चरण ट्रांजिस्टर प्रवर्धक (Single Stage Transistor Amplifiers)	1-34
1.	बहुचरण ट्रांजिस्टर प्रवर्धक (Multistage Transistor Amplifiers)	35-67
2.	ट्रांजिस्टर ऑडियो शक्ति प्रवर्धक (Transistor Audio Power Amplifiers)	68-92
3.	फीडबैक प्रवर्धक (Feedback Amplifiers)	93-113
4.	द्वारुन्ड वोल्टेज प्रवर्धक (Tuned Voltage Amplifiers)	114-138
5.	दोलिन्च (Oscillators)	139-185
6.	वेव शेपिंग परिपथ (Wave Shaping Circuits)	186-208
7.	मल्टीवाइब्रेटर परिपथ (Multivibrator Circuit)	209-264
8.	ऑपरेशनल प्रवर्धक (Operational Amplifiers)	265-272
9.	टाइमर (Timer IC)	273-291
10.	रेगुलेटेड पॉवर सप्लाई (Regulated Power Supply)	292-311
11.	माइक्रोइलेक्ट्रॉनिक्स से परिचय (Introduction of Microelectronics)	312-318
12.	टाइम बेस परिपथ (Time Base Circuit)	319-389
13.	प्रयोगात्मक (Practicals)	390-396
14.	प्रोजेक्टस (Projects)	397-417
15.	बहुविकल्पीय प्रश्न बैंक (Multiple Choice Question Bank)	418-472
16.	तैरते को जाव का सहारा (Tairte koh Naav Ka Sahaara)	473-478
• बाईं परिभाषाओं में पृष्ठे जाने वाले महात्मपूर्ण प्रश्न • प्रश्न-पत्र		

**§ A.1 परिचय (Introduction) :**

ऐसी युक्तियाँ जो किसी इनपुट (वैद्युत) सिग्नल के बोल्टेज, धारा या बैस स्तर को बढ़ाती है, प्रवर्धक कहलाती है। प्रवर्धन हेतु ट्रांजिस्टर का प्रयोग किया जाता है। सामान्यतः, प्रत्येक इलेक्ट्रॉनिक सिस्टम (system) में प्रवर्धक होता है। एक बड़े हॉल में प्रवर्धक की सहभाता से ही माइक्रोफोन की आउटपुट के आयाम को इतना बढ़ा कर लाउडस्पीकर को दिया जाता है, जिससे हॉल में बैठा हर व्यक्ति माइक पर बोलने वाले की आवाज को सुन सकता है। रेडियो तथा टीवी पर हम ध्वनि को तभी सुन सकते हैं जब रिसीवर द्वारा प्राप्त कमज़ोर सिग्नल (weak signal) का प्रवर्धक द्वारा प्रवर्धन (amplification) किया जाता है। अब तक आपने ट्रांजिस्टरों तथा उनकी डी० सी० बायसिंग के बारे में पढ़ा है। आपको याद होगा कि ट्रांजिस्टर को प्रवर्धक के रूप में तभी प्रयोग किया जा सकता है जब उसकी उचित डी०सी० बायसिंग कर दी गई हो जिससे उसका आपरेटिंग बिन्ड सक्रिय क्षेत्र के बीच में स्थिर हो जाये। आपने बायसिंग करने के लिये विभिन्न परिपथों का अध्ययन एवं विश्लेषण किया तथा पाया कि त्रिभव विभाजक बायसिंग परिपथ (potential divider biasing circuit) बायसिंग के लिये सर्वोत्तम है। अब हम आपको बतायेंगे कि प्रवर्धक पर a.c. सिग्नल आरोपित करने पर वह कैसा व्यवहार करता है।

"An amplifier is a device that increases the voltage, current or power of an input signal with the aid of transistor by furnishing the additional power from a separate dc source."

#### § A.2. सूक्ष्म सिग्नल प्रवर्धक (Small Signal Amplifiers) :

जब ट्रांजिस्टर की उचित बायसिंग कर दी जाये, तभी वह प्रवर्धक के रूप में कार्य कर सकता है। ट्रांजिस्टर को बायस करने के पश्चात् यदि एक कॉम्पन एमीटर प्रवर्धक के बैस तथा एमीटर के बीच a.c. सिग्नल लगाया जाये तो बैस बोल्टेज तथा बैस धारा का मान घटेगा/बढ़ेगा (fluctuate) अर्थात् a.c. के पॉजिटिव अर्क्चर्च में बढ़ेगा तथा निमोटिव अर्क्चर्च में घटेगा। अतः कलक्टर धारा का मान भी घटेगा/बढ़ेगा (fluctuate)। चूंकि कलक्टर धारा  $R_C$  में प्रवाहित होती है, अतः प्रवर्धित आउटपुट कलक्टर प्रतिरोध पर प्राप्त किया जा सकता है। यदि इनपुट सिग्नल बहुत क्षीण (weak) होता है जिससे कलक्टर धारा में हुए परिवर्तन कलक्टर धारा के d.c. मान (या Q-बिन्ड मान) की तुलना में काफी कम होते हैं, तो प्रवर्धक को मालूम सिग्नल प्रवर्धक (small signal amplifier) कहते हैं।

इस बात को बहुत ही स्पष्ट रूप से समझ लो। मान लीजिये कि  $I_C$  का d.c. मान (या Q-बिन्ड मान) 3 mA है। जब बैस पर इनपुट a.c. सिग्नल लगाते हैं तो मान लीजिये कि

कलक्टर धारा का मान  $\pm 0.1 \text{ mA}$  परिवर्तित होता है, अर्थात्  $2.9 \text{ mA}$  तथा  $3.1 \text{ mA}$  के मध्य बदलता बढ़ता है। स्पष्ट है कि कलक्टर धारा में परिवर्तन ( $0.1 \text{ mA}$ ) उसके d.c. मान  $3 \text{ mA}$  से काफी कम है। चौंक ट्रांजिस्टर के आपरेटिंग बिन्ड को सक्रिय क्षेत्र के मध्य में स्थिर किया गया है, तो कलक्टर धारा में इस छोटे से परिवर्तन से वह सक्रिय क्षेत्र में ही रहेगा। ऐसा प्रवर्धक स्मृति सिगनल प्रवर्धक या बोल्टेज प्रवर्धक कहते हैं।

इस प्रकार के प्रवर्धक प्रयः रिसीवरों (टी० ८० या रेडियो में), टेलिकार्डर, स्टीरियो (stereo) इत्यादि में प्रथम स्टेज (first stage) के रूप में लाये जाते हैं।

"When a signal is applied between the base and emitter terminal in CE configuration, base current starts flowing. Due to transistor action, the a.c. collector current (that is larger (times of collector current)) flows through the load (i.e., connected in output section between collector and emitter). Thus a large voltage is developed across the collector load equal to multiplication of collector current and load resistance  $I_C R_L$ . This phenomena is known as 'amplifying property of a transistor'."

When the input signal is so weak as to produce small fluctuations in the collector current compared to its quiescent value, the amplifier is known as 'small signal amplifier' and when fluctuations in collector current are large that are beyond the linear portion of characteristics, the amplifier is known as 'large signal amplifier'."

### § A.3. एकल चरण तथा बहुचरण प्रवर्धक (Single Stage and Multistage Amplifiers) :


जब प्रवर्धन (Amplification) का केवल एक पद (single stage) अर्थात् केवल एक ट्रांजिस्टर प्रयोग किया जाता है, तो एकल चरण प्रवर्धक कहते हैं।

यदि एकल चरण प्रवर्धक में प्राप्त बोल्टेज लाख (voltage gain) पर्याप्त (sufficient) नहीं होता, तो कई एकल चरण प्रवर्धकों को एक के बाद एक जोड़ देते हैं (cascading)। इससे अधिक बोल्टेज लाख प्राप्त हो जाता है। जिस प्रवर्धक में प्रवर्धन के कई पद (multiple stage) लगते हों, बहुचरण प्रवर्धक (multiple stage amplifier) कहलाता है।

"When only one transistor is used to amplify a weak signal, the amplifier is known as single stage transistor amplifier. Amplifier using number of stages of amplification is known as multi-stage amplifier."

### § A.4. एकल चरण ट्रांजिस्टर प्रवर्धक (Single Stage Transistor Amplifier):

चित्र A.1(a) में विषय विभाजक बायोसिंग परिपथ प्रदर्शित है। लागभग सभी प्रवर्धक इस बायोसिंग का प्रयोग करते हैं क्योंकि यह निष्प-स्टोनेटम होती है तथा आपरेटिंग बिन्ड को स्थिरता प्रदान करती है। जब इस परिपथ को प्रवर्धक के रूप में प्रयोग किया जाता है तो इसमें घटक और घटक (components) भी लागये जाते हैं।



(a) विषय विभाजक परिपथ  
चित्र A.1—सिंगल स्टेज प्रवर्धक

(b) विषय विभाजक परिपथ का प्रयोग

$C_E$  के लिए संधारित्र है। यह इनपुट a.c. सिगनल को पास (pass) कर देते हैं किंतु d.c. को रोक देते हैं (अर्थात् ब्लॉक, block) कर देते हैं। अतः इन्हे ब्लॉकिंग संधारित्र (blocking capacitor) भी कहते हैं। उदाहरणतः, यदि  $R_0$  तथा ट्रांजिस्टर के कलक्टर के मध्य  $C_C$  न होता तो कलक्टर को डी०मी० बोल्टेज पर आरोपित हो जाता। किन्तु  $C_C$  के कारण d.c. बोल्टेज ब्लॉक हो जायेगी तथा  $R_0$  पर केवल a.c. आइटपुट प्राप्त होगा।

संधारित्र  $C_E$  बाइपास संधारित्र है। यह एमोटर टर्मिनल के सारे a.c. घटकों को बाइपास कर देता है। यदि  $C_E$  संयोजित नहीं किया जाये तो  $R_E$  पर उत्पन्न a.c. बोल्टेज, इनपुट a.c. बोल्टेज पर प्रभाव डालेगी (अर्थात्  $V_{BE}$  को कम कर देगी क्योंकि  $V_{SE} = V_B - V_E$  या  $V_{RE} = V_B - I_E R_E$ )। इससे प्रवर्धक का बोल्टेज लाख (voltage gain) घट जायेगा। अतः,  $C_E$  लागने से a.c. घटक  $R_E$  को बाइपास करके  $C_E$  से पास (pass) हो जाते हैं तथा  $R_E$  से केवल ढी० सी० पास होती है। यदि  $C_E$  इनपुट सिगनल को न्यूनतम आवृति (lowest frequency) जिससे न्यूनतम आवृति पर इसका प्रतिपादन एमोटर प्रतिरोध  $X_{CE}$ ,  $R_E$  को तुलना में काफी

सिंगल स्टेज प्रवर्धक का परिपथ (Circuit Diagram of Single Stage Amplifier)—चित्र A.1(b) में सिंगल स्टेज प्रवर्धक का परिपथ प्रदर्शित है। इसमें  $R_1$ ,  $R_2$  तथा बायोसिंग प्रतिरोध है। ट्रांजिस्टर को  $C_E$  (कोम्पन एमोटर) बोड में संयोजित (connect) किया गया है। सालाई बोल्टेज  $V_{CC}$  ढी० सी० बायोसिंग हेतु संयोजित की गई है। तीव्र संधारित्र भी प्रयोग में लाये गये हैं। इनपुट तथा आइटपुट माइड में तुम्पन संधारित्र (coupling capacitors)  $C_C$  प्रयोग किये गये हैं जबकि एमोटर प्रतिरोध  $R_E$  के समानान्तर में बाइपास संधारित्र (bye pass capacitor)  $C_E$  का प्रयोग किया गया है।

कम हो। व्यवहारिक तौर पर न्यूनतम आवृति पर  $X_{C_E}$  का मान  $R_E$  के दसवें भाग से अधिक नहीं होना चाहिये अर्थात् न्यूनतम आवृति पर  $X_{C_E} \leq \frac{R_E}{10}$ । आडटप्ट पर जो भी प्रतिरोध संयोजित हो, उसे  $R_0$  से प्रकट किया गया है। अधिकांशतः, प्रवर्धन के कई चरण (stage) प्रयुक्त किये जाते हैं। अतः  $R_0$  द्वारा आगते स्टेज का इनपुट प्रतिरोध प्रकट किया जाता है।

प्रवर्धक इनपुट सिग्नल का कितना प्रवर्धन कर पाता है, इसे प्रवर्धक के बोल्टेज लाख (voltage gain) द्वारा प्रकट किया जाता है।

ऑपरेशन (Operation)—जब कोई सिग्नल एमीटर बैस जक्षन पर किया जाता है, तो बैस व एमीटर के मध्य बोल्टेज परिवर्तित होती है तथा इस कारण एमीटर व कलक्टर धारा भी उसी अनुसार परिवर्तित होती है।

कलक्टर एमीटर बोल्टेज—

$$V_{CE} = V_{CC} - I_C R_C$$

इनपुट a.c. सिग्नल के पाजिटिव अर्ड्चक में अग्र बोल्टेज  $V_{BE}$  का मान बढ़ता है तथा बैस व कलक्टर धारा भी बढ़ती है। अतः  $I_C R_C$  का मान बढ़ता है जिससे  $V_{CE}$  कम हो जाती है तथा आडटप्ट बोल्टेज का निगेटिव चक्र प्राप्त होता है। इनपुट के निगेटिव अर्ड्चक में अग्र बोल्टेज  $V_{BE}$  का मान घटता है तथा बैस व कलक्टर धारायें घटती हैं। अतः  $V_{CE}$  का मान बढ़ता है तथा आडटप्ट बोल्टेज का पाजिटिव चक्र प्राप्त होता है।

(i) इनपुट से निम्न बातें स्पष्ट होती हैं—  
है तथा इनपुट का निगेटिव अर्ड्चक आडटप्ट के पाजिटिव अर्ड्चक को उत्पन्न करता है अर्थात् CE प्रवर्धन के इनपुट व आडटप्ट के मध्य  $180^\circ$  का कलान्तर होता है।

(ii) प्रवर्धक का बोल्टेज लाख  $A_V$  (Voltage gain)—

$$\text{माना a.c. इनपुट बोल्टेज } V_{BE} \text{ में परिवर्तन} = \Delta V_{BE}$$

$$\text{कलक्टर धारा के मान में परिवर्तन} = \Delta I_C$$

$$\text{अतः आडटप्ट बोल्टेज में परिवर्तन} = R_0 \Delta I_C$$

$$\text{बोल्टेज लाख, } A_V = \frac{\text{change in a.c. output voltage across } R_0}{\text{change in a.c. input voltage}}$$

$$= \frac{R_0 \Delta I_C}{\Delta V_{BE}} = \frac{R_0 \beta \Delta I_B}{\Delta V_{BE}}$$

$$= \frac{R_0 \beta}{r_i} \quad (r_i = \frac{\Delta V_{BE}}{\Delta I_B} \text{ जहाँ } r_i, CE \text{ प्रवर्धक का इनपुट प्रतिरोध है।})$$

चौंक  $r_i$  का मान कम होता है (लगभग  $1 \text{ k}\Omega$ )  $\beta$  का मान 100 के लागता है तथा  $R_0$  का मान उच्च ले सकते हैं। अतः  $A_V$  का मान 1 से काफी अधिक होता है तथा ट्रांजिस्टर बोल्टेज प्रवर्धक के रूप के कार्य करता है उदाहरणतः, यदि  $R_0 = 2 \text{ k}\Omega$ ,  $r_i = 1 \text{ k}\Omega$  तथा  $\beta = 100$ , तब  $A_V = 200$  अर्थात् आडटप्ट पर प्राप्त बोल्टेज इनपुट बोल्टेज की 200 गुण होगी अर्थात् बोल्टेज का प्रवर्धन हो जायेगा।

"Almost all amplifiers use potential divider biasing arrangement, because the circuit is simple in design and provides good stabilization of the operating point. The resistors  $R_1$ ,  $R_2$  and  $R_E$  form the biasing and stabilization circuits. The biasing circuit must establish a proper operating point otherwise a part of the -ve half cycle of the signal may be cut-off in the output. The resistor  $R_0$  connected across the output terminals is called the load. When a number of stages are employed then  $R_0$  represents the input resistance for the next stage.

For coupling of one stage of amplifier to the next stage, capacitor  $C_C$  of about  $10 \mu\text{F}$  is used. Because of its presence, the output across the load resistance  $R_0$  is free from the collector d.c. voltage. In its absence  $R_C$  will come in parallel with the resistor  $R_1$  of the biasing network of next stage and thereby change the biasing conditions of the next stage.

Another capacitor, called the emitter by-pass capacitor  $C_E$  of capacity of about  $100 \mu\text{F}$  is used in parallel with emitter resistance  $R_E$  in order to provide a low reactance path to the amplified ac signal. In the absence of this capacitor, amplified ac signal flowing through  $R_E$  will cause a voltage drop across it which in turn will feedback the input side and reduce the output voltage."

### § A.5. प्रवर्धक के निष्पादन का विश्लेषण (Analysis of Performance of Amplifier) :

प्रवर्धक के निष्पादन (performance) का विश्लेषण (analysis) करने हेतु निम्न दो विधियों का प्रयोग होता है—

(i) ग्राफीय विधि (Graphical Method)—ट्रांजिस्टर के आडटप्ट अभिलक्षणों तथा लोड लाइनों की सहायता से ग्राफीय विश्लेषण (graphical analysis) किया जाता है। यह अभिलक्षण ट्रांजिस्टर का विनिर्माण (manufacturer) द्वारा प्रदान किये जाते हैं। जब ट्रांजिस्टर को a.c. इनपुट दी जाती है, तो बैस धारा परिवर्तित होती है। इससे कलक्टर धारा तथा कलक्टर एमीटर बोल्टेज भी परिवर्तित होती है, जिनके अभिलक्षणों पर देखा जा सकता है। इस विधि से प्राप्त परिणाम अधिक यथार्थ (accurate) होते हैं तोर्थ सिग्नल प्रवर्धक (large signal amplifiers) वा पॉवर प्रवर्धक (power amplifiers) के लिये तो केवल यही विधि उपयुक्त है।

(ii) समतुल्य परिपथ विधि (Equivalent Circuit Method)—प्रबंधक के निष्पादन (performance) के विश्लेषण की सबसे उपयुक्त विधि तुल्यांक परिपथ विधि (equivalent circuit method) है। इसमें प्रबंधक परिपथ को उसके a.c. समतुल्य परिपथ में कनवर्ट (convert) कर दिया जाता है। सभी संधारितों तथा d.c. सप्लाई को लुप्तपथ (short circuit) से प्रतिस्थापित (replace) कर दिया जाता है। ड्रॉजिस्टर को भी उसके तुल्य a.c. परिपथ से प्रतिस्थापित (replace) कर दिया जाता है। युख्ति: ड्रॉजिस्टर का h-चैरामीटर मॉडल विश्लेषण हेतु प्रयोग किया जाता है। इस प्रकार प्रबंधक का तुल्यांक a.c. परिपथ प्राप्त हो जाता है, जिससे धारा लाभ, बोल्टेज लाभ, इनपुट प्रतिबाधा तथा आउटपुट प्रतिबाधा की गणना की जा सकती है।

### § A.6. लोड लाइन (Load Line) :

(i) डी० सी० लोड लाइन (Load Line)—आपको याद होगा कि जब डी० सी० लोड लाइन के समीकरण (अर्थात् ड्रॉजिस्टर की आउटपुट साइड में  $V_{CE}$  तथा  $I_C$  के मध्य समीकरण) को ड्रॉजिस्टर के आउटपुट अभिलक्षणों पर लॉट (plot) किया जाता है तो एक सरल रेखा (straight line) प्राप्त होती है, जिसे d.c. लोड लाइन कहा जाता है। विभव विभाजक बायसिंग परिपथ (potential divider biasing circuit) के आउटपुट साइड पर किरचॉफ बोल्टेज नियम लगाकर समीकरण प्राप्त किया गया —

$$V_{CE} = V_{CC} - I_C(R_C + R_L)$$

अतः

$$I_C = \left( \frac{-1}{R_C + R_E} \right) V_{CE} + \left( -\frac{V_{CC}}{R_C + R_E} \right)$$

उक्त समीकरण की सरल रेखा के समीकरण  $y = mx + c$  से तुलना करने पर

$$m = -\frac{1}{R_C + R_E} \quad \text{तथा} \quad C = \frac{V_{CC}}{R_C + R_E}$$

अतः, उक्त समीकरण का ढाल (slope)  $\left( -\frac{1}{R_C + R_E} \right)$  है तथा y-अक्ष (y-axis)

से इसका कटान बिन्दु  $\left( \frac{V_{CC}}{R_C + R_E} \right)$  है।

दूसरे शब्दों में,

$$I_C = 0, \quad V_{CE} = V_{CC}$$


यदि

$$V_{CE} = 0, \quad I_C = \frac{V_{CC}}{R_C + R_E}$$

अतः, विभव विभाजक बायस परिपथ की डी० सी० लोड लाइन एक सरल रेखा है

जो बिन्दु A ( $V_{CC}, 0$ ) तथा बिन्दु B  $\left( 0, \frac{V_{CC}}{R_C + R_E} \right)$  से गुजरती है। इसको चित्र A.2 में


प्रदर्शित किया गया है। चित्र A.2 में डी० सी० लोड लाइन को ड्रॉजिस्टर के आउटपुट अभिलक्षणों पर खींचा गया है। के निर्धारित मान पर जिस बिन्दु O पर यह रेखा आवश्यक अभिलक्षण वक्र (curve) को काटती है, वह ड्रॉजिस्टर का आपरेटिंग बिन्दु होता है। आउटपुट बिन्दु के साथ (corresponding)  $V_{CEO}$  तथा  $I_{CQ}$  के मान ड्रॉजिस्टर के d.c. आपरेटिंग बिन्दु या Q बिन्दु को प्रदर्शित करते हैं।



चित्र A.2—CE प्रबंधक की डी० सी० लोड लाइन

(iii) डी० सी० लोड लाइन (A.C. load line)—जब सिंगल स्टेज प्रबंधक पर a.c.

सिग्नल लायेंगों तो क्या होगा। मान लीजिये कि ड्रॉजिस्टर में प्रबंधक डी० सी० बेस धारा  $I_B$  है। यदि इस ड्रॉजिस्टर प्रबंधक के बेस पर डी० सी० बोल्टेज के साथ-साथ a.c. बोल्टेज भी आरोपित कर दी जाये, जिसका आयाम (amplitude)  $V_m$  हो, तो बेस बोल्टेज का मान अपने डी० सी० मान के दोनों ओर परिवर्तित होने लगेगा। अर्थात् बेस एमीटर बोल्टेज  $V_{BE}$  का मान अपने डी० सी० मान  $V_{BE}$  से  $\pm V_m$  तक परिवर्तित होगा।




चित्र A.3—a.c. सिग्नल लायाने से ऑपरेटिंग बिन्दु में विस्थापन


$V_{BE}$  के परिवर्तित होने से बेस धारा भी अपने औसत मान के दोनों ओर परिवर्तित होगी। मान लीजिये की  $\text{डी० सी०}$  बेस धारा का मान  $30 \mu\text{A}$  है तथा आरोपित a.c. बोल्टेज बेस धारा को उसके औसत मान से  $\pm 10 \mu\text{A}$  परिवर्तित करती है तो बेस धारा का कुल तात्कालिक मान (total instantaneous value)  $30 \mu\text{A} \pm 10 \mu\text{A}$  अर्थात्  $20 \mu\text{A}$  तथा  $40 \mu\text{A}$  बीच परिवर्तित होगा। बेस धारा के साथ-साथ कलक्टर धारा  $I_C$  तथा कलक्टर एमीटर बोल्टेज  $V_{CE}$  भी परिवर्तित होगा। इससे आरेटिंग बिन्ड भी अपने  $\text{डी० सी०}$  मान के दोनों ओर विस्थापित होगा (चित्र A.3)।

ध्यान रखें कि चूँकि उक्त परिवर्तन इनपुट a.c. सिग्नल लगाये जाने के कारण हो रहे हैं,

आतः यह बहुत जेजी से होगी। a.c. परिवर्तनों के लिये संधारित्र का प्रतिघात ( $X_C = \frac{1}{2\pi f C}$ ) बहुत कम होता है, इसलिये इनको लघुपथित (short circuit) माना जा सकता है। a.c. विश्लेषण करने हेतु d.c. सप्लाई को भी लघुपथित मान लिया जाता है। उक्त दोनों बातों को ध्यान में रखते हुये जब सिंगल स्टेज प्रबंधक का तुल्य a.c. परिपथ बनाया जाता है तो वह चित्र A.4(a) के अनुरूप प्राप्त होता है। इस a.c. तुल्य परिपथ को पुनः (एक ही भू-टर्मिनल तथाति हुये चित्र में बनाया गया है।)



(a)



(b)

चित्र A.4(b) को ठीक प्रकार से समझना आवश्यक है। इस परिपथ को देखकर अक्सर छात्र कुछ प्रश्न उठते हैं—

- $R_1$  तथा  $R_2$  को समानात्मक में क्यों रखा गया है?
- चूँकि  $R_1$  तथा  $R_2$  का एक सिरा बेस से जुड़ा है, तथा सप्लाई को भू-सम्पर्कित मानने के बाद  $R_1$  तथा  $R_2$  दोनों का दूसरा सिरा भू-सम्पर्कित हो जाता है, अतः  $R_1$  तथा  $R_2$  को समानात्मक में प्रदर्शित किया गया है।
- संधारित्रों को क्यों प्रदर्शित नहीं किया गया है?

चूँकि a.c. सिग्नल के लिये इनका प्रतिघात (reactance)  $X_C = \frac{1}{2\pi f C}$  अत्यंत कम होता है, अतः, इन्हें a.c. विश्लेषण के लिये लघुपथित मान लिया जाता है।

(iii)  $\text{डी० सी०}$  सप्लाई क्यों लघुपथित मान ली गई?


a.c. विश्लेषण करते समय d.c. सप्लाई के व्यवहार का अध्ययन करना आवश्यक नहीं है, अतः  $\text{डी० सी०}$  सप्लाई लघुपथित मान ली गई।

(iv)  $R_C$  तथा  $R_0$  समानात्मक में कैसे आ गये?

उक्त दोनों प्रतिरोधों का एक सिरा कलक्टर  $C$  से तथा दोनों का दूसरा सिरा भू-सम्पर्कित हो गया, अतः दोनों समानात्मक में आ गये।

(v)  $R_E$  को क्यों प्रदर्शित नहीं किया गया है?

चित्र A.4(b) के अनुसार यदि  $C_E$  को लघुपथित मान लिया जाये, तो  $R_E$  के समानात्मक में लघुपथ होने के कारण  $R_E$  में कोई a.c. धारा प्रवाहित नहीं होगी अर्थात्  $R_E$  के समानात्मक में  $0 \Omega$  के कारण तुल्य प्रतिरोध  $0 \Omega$  हो जायेगा (चित्र A.5)।


 चित्र A.5—बायपास संधारित्र के कारण a.c. परिपथ में  $R_E$  लघुपथित हो जाता है।

चित्र, में हम देखते हैं कि  $R_C$  तथा  $R_0$  समानात्मक में हैं और यह समानात्मक संयोजन (parallel combination) इस परिपथ में लोड की भाँति कार्य करते हैं। यह परिपथ का a.c. लोड है तथा a.c. विश्लेषण में इसी लोड के लिये लोड लाइन अंकित की जानी चाहिये। ध्यान दें कि d.c. लोड का मान  $R_E + R_C$  था जबकि a.c. लोड का मान  $R_C || R_0$  है। अतः, d.c. व a.c. लोड में भिन्नता होने के कारण ही d.c. व a.c. लोड लाइन भिन्न-भिन्न होती है। “जब a.c. लोड ( $R_{ac} = R_C || R_0$ ) के लिये लोड लाइन खींची जाती है, तो उसे a.c. लोड लाइन कहते हैं।”

### d.c. लोड लाइन व d.c. लोड लाइन में अंतर (Difference between d.c.load line and a.c. load line)

d.c. लोड लाइन	a.c. लोड लाइन
(i) यह प्रबंधक के $I_C$ व $V_{CE}$ के मध्य सरल रेखा होती है जो कि केवल d.c. बायसिंग apply करने के पश्चात् खीची जाती है।	(i) a.c. सिंगल apply करने के पश्चात् $V_{CE}$ व $I_C$ का मान a.c. लोड लाइन से जात किया जा सकता है।
(ii) इसकी सहायता से प्रबंधक का Q-Point जात किया जा सकता है।	(ii) a.c. सिंगल apply करने पर ट्रांजिस्टर के $V_{CE}$ तथा $I_C$ variations a.c. load line से जात किये जा सकते हैं तथा ट्रांजिस्टर के बोल्टेज तथा धारा लाभ जात किया जा सकता है।
(iii) यह Q-Point से Pass करती है तथा इसका slope $-\frac{1}{R_{ac}}$ होता है।	(iii) यह भी Q-Point से Pass करती है किन्तु इसका Slope $-\frac{1}{R_{ac}}$ होता है तथा यह d.c. लोड लाइन के slope से अधिक होता है।

**"d.c. load line"**—The d.c. load line of an amplifier is a straight line drawn on output characteristics that enables to choose an appropriate Q-point for working of an amplifier.

**a.c. load line**—When an ac signal is applied, the transistor voltage  $V_{CE}$  point  $Q$  is common to both dc and ac load lines. The ac load line gives the values of  $V_{CE}$  and  $I_C$  when an ac signal is applied. For drawing a.c. load line, take a convenient collector current change  $\Delta I_C$  and compute the corresponding collector-emitter voltage change  $\Delta V_{CE} = -\Delta I_C R_C$  to obtain another point lying on the a.c. load line. Now the a.c. load can be drawn by joining this point and point  $Q$ . A.C. load is steeper than d.c. load line but the two lines intersect at the quiescent point  $Q$  determined by the biasing d.c. voltages and currents. A.C. load line takes into account the a.c. load resistance while the d.c. load line considers only the d.c. load resistance."

### § A.7. a.c. लोड लाइन खीचने की विधि (Method of Drawing a.c. Load Line) :


(i) सर्वप्रथम प्रबंधक के a.c. लोड प्रतिरोध  $R_{a.c.}$  के मान की गणना कीजिये

$$R_{a.c.} = R_C \parallel R_0 = \frac{R_C R_0}{R_C + R_0}$$

(ii) अतः, a.c. लोड लाइन का ढाल (slope) =  $-\frac{1}{R_{a.c.}}$

(iii) a.c. लोड लाइन को बिन्दु से अवश्य जुरना चाहिये क्योंकि "बिन्दु परिपथ की शून्य सिग्नल स्थिति (zero signal condition) की जानकारी देता है।

अतः आउटपुट अभिलक्षणों पर ऐसी रेखा खीचिये जिसका ढाल  $-\frac{1}{R_{a.c.}}$  है तथा जो आपरेटिंग बिन्दु से भी गुजरती है (चित्र A.6)। इसी को परिपथ की a.c. लोड लाइन (a.c. load line)



चित्र A.6—a.c. लोड लाइन खीचना

यदि सिंगल स्टेज ट्रांजिस्टर में a.c. इनपुट बोल्टेज (बेस तथा एमीटर के मध्य) लगायी जाये, तो प्रथमी बेस बोल्टेज (effective base voltage) अपने औसत मान के दोनों ओर विस्थापित होती रहेगी। मात्रा कि a.c. इनपुट बोल्टेज का शिखर मान  $V_M$  है। अतः बेस बोल्टेज का अधिकतम मान

तथा बेस बोल्टेज का न्यूनतम मान  
अतः, इनपुट बोल्टेज में कुल विस्थापन  $V_m - (-V_m) = 2V_m$   
बेस एमीटर बोल्टेज के विस्थापन से बेस धारा भी विस्थापित होगी।

बेस धारा में विस्थापन =  $i_{B(max)} - i_{B(min)}$ । इससे कलनस्तर धारा का मान अपने अधिकतम मान  $i_{C(max)}$  तथा न्यूनतम मान  $i_{C(min)}$  के बीच परिवर्तित होता रहेगा तथा  $V_{CE}$  का मान  $V_{CE(max)}$  तथा  $V_{CE(min)}$ , के मध्य परिवर्तित होता रहेगा (चित्र A.7)। उक्त सभी मानों अर्थात्  $i_{B(max)}, i_{B(min)}, V_{BE(max)}, V_{BE(min)}, V_{CE(max)}, V_{CE(min)}$  को आउटपुट अभिलक्षणों में चिन्हित (locate) किया गया है।

यदि इनपुट घटता है तो बेस धारा भी कम हो जाती है जिससे कलबटर धारा  $I_C$  कम हो जाती है।

$I_C$  के घटने पर  $V_{CE}$  बढ़ती है।  
 $V_{CE}$  में हुआ परिवर्तन  $\delta V_{CE}$  ही लोड पर आउटपुट a.c. बोल्टेज के रूप में प्राप्त होता है।

$$v_0 = -R_C \delta I_C$$

अतः इनपुट के घनात्मक चक्र में  $v_{BE}$  घटने से  $I_B$  तथा  $I_C$  घटते हैं जिससे  $v_0$  घट जाती है।

इसी प्रकार इनपुट के घनात्मक चक्र में  $V_{BE}$  घटने से  $I_B$  तथा  $I_C$  घटते हैं जिससे  $V_{CE}$  बढ़ जाती है।

उक्त विश्लेषण से स्पष्ट है कि CE प्रवर्धक में जब इनपुट a.c. का पौर्जिटिव अर्द्ध चक्र चल रहा होता है तो आउटपुट a.c. का घनात्मक अर्द्ध चक्र चल रहा होता है। जब इनपुट a.c. का निर्गतिव अर्द्धचक्र चल रहा होता है तो आउटपुट का पौर्जिटिव अर्द्धचक्र चल रहा होता है।

अतः, इनपुट तथा आउटपुट विपरीत कला में होती है (चित्र A.8)। दूसरे शब्दों में CE प्रवर्धक में इनपुट बोल्टेज तथा आउटपुट बोल्टेज में  $180^\circ$  का कलान्तर होता है। ध्यान रखें कि CC तथा CC मोड में इनपुट तथा आउटपुट बोल्टेज समान कला में होती है (तालिका A.1)।

तथा प्रवर्धक का बोल्टेज ताप (voltage gain)

$$A_v = \frac{V_{CE}(\text{max}) - V_{CE}(\text{min})}{V_i(\text{max}) - V_i(\text{min})}$$


### § A.9. CE प्रवर्धक में आउटपुट बोल्टेज का इनपुट बोल्टेज के सापेक्ष कला उत्क्रमण (Phase Reversal of Output Voltage with Respect to Input Voltage in CE Amplifier) :

एक CE प्रवर्धक में

$$V_{CE} = V_{CC} - I_C R_C$$

जब प्रवर्धक में कोई a.c. इनपुट नहीं दी जाती है तो  $R_C$  में d.c. बोल्टतापत  $I_C R_C$  होता है।

जब प्रवर्धक को a.c. इनपुट बोल्टेज दी जाती है तो बेस धारा में परिवर्तन होता है। यदि इनपुट बोल्टेज बढ़ती है तो बेस धारा का मान बढ़ता है जिससे कलबटर धारा का मान भी बढ़ेगा। इससे  $V_{CE}$  कम हो जायेगा।



मोड	इनपुट बोल्टेज तथा आउटपुट बोल्टेज में कलान्तर
CE	180°
CB	0°
CC	0°

"During the positive half cycle of input signal,  $V_{CE}$  increases and hence  $I_B$  and  $I_C$  increases. So  $V_{CE}$  decreases and produces the negative half cycle of the output voltage."

During the negative half cycle of input signal,  $V_{BE}$  decreases and hence  $I_B$  and  $I_C$  decreases. So  $V_{CE}$  increases and produces the positive half cycle of the output voltage."


### § A.10. ट्रांजिस्टर का हार्डिक्विड समतुल्य परिपथ (Hybrid Equivalent Circuit of Transistor) :

अधिकतर निर्माता ट्रांजिस्टर के अधिलक्षणों हार्डिक्विड पैरामीटर (hybrid parameter) के रूप में विशिष्ट (specify) करते हैं। हार्डिक्विड को पैरामीटर को  $h$ -पैरामीटर ( $h$  parameter) भी कहा जाता है। हार्डिक्विड शब्द का अर्थ है mixed या मिले-जुले। hybrid शब्द का प्रयोग इसलिये किया जाता है क्योंकि चारों  $h$ -पैरामीटर की अलग-अलग इकाइयाँ (units) होती हैं।

आप जानते हैं कि ट्रांजिस्टर एक तीन रमिनल वाली युक्ति है। यदि इसमें से एक निवेश रमिनल (input terminal) बनाया जाये, दूसरे को आउटपुट रमिनल बनाया जाये तथा तीसरे रमिनल को इनपुट तथा आउटपुट के बीच उभयनिष्ठ (common) रखा जाये तो हमें दो पोर्ट नेटवर्क (two port network) प्राप्त होता है। रमिनल के एक जोड़ (pair) को पोर्ट (port) कहते हैं। दो पोर्ट नेटवर्क का परिपथ होता है जिसमें रमिनलों के दो जोड़ (pair) होते हैं। प्रत्येक पोर्ट (port) के लिये दो चर (variable) राशियाँ होती हैं (बोल्टेज तथा धारा)। इस प्रकार दो पोर्ट नेटवर्क (two port network) में चार राशियाँ होती हैं। इन चारों राशियों को चित्र A.9(a) में दिखाया गया है।

चित्र में port 1 पर बोल्टेज को  $V_1$  तथा धारा को  $I_1$  से प्रदर्शित किया गया है। port 2 पर बोल्टेज को  $V_2$  तथा धारा को  $I_2$  से प्रदर्शित किया गया है।

चित्र A.9(b) में ट्रांजिस्टर को दो पोर्ट जालक्रम (two port network) के रूप में दिखाया गया है। इसके लिये ट्रांजिस्टर का तीसरा रमिनल इनपुट तथा आउटपुट में संमुक्त (common) कर दिया गया है। port-1 को इनपुट पोर्ट तथा port-2 को आउटपुट पोर्ट बनाया गया है। इनपुट पोर्ट पर धारा का मान  $I_i$  तथा बोल्टेज का मान  $V_o$  द्वारा प्रदर्शित किया गया है। आउटपुट पोर्ट पर धारा का मान  $I_o$  तथा बोल्टेज का मान  $V_i$  द्वारा प्रदर्शित किया गया है।



(a) दो पोर्ट नेटवर्क  
चित्र A.9

दो पोर्ट जालक्रम (two port network) की इन चार राशियों को कई तरह से सम्बन्धित (relate) कर सकते हैं। ट्रांजिस्टर परिपथों में इन चार राशियों को अधिकांशतः निम्न दो समीकरणों द्वारा सम्बन्धित (relate) करते हैं—

$$V_1 = h_{11} i_1 + h_{12} V_2 \quad \dots(1)$$

$$i_2 = h_{21} i_1 + h_{22} V_2 \quad \dots(2)$$

इसमें  $h_{11}, h_{12}, h_{21}, h_{22}$  को  $h$ -parameters कहते हैं तथा यह ट्रांजिस्टर नेटवर्क की चारों राशियों ( $V_1, i_1, V_2, i_2$ ) को सम्बन्धित करते हैं। इन  $h$ -पैरामीटरों को परिभाषित करने हेतु पहले  $V_2 = 0$  रखते हैं (अर्थात् port 2 को लघुपरिपथित (short circuit) कर देते हैं) तथा फिर  $i_1 = 0$  रखते हैं अर्थात् port 1 को खुला परिपथ (open circuit) कर देते हैं।

समीकरण 1 में  $V_2 = 0$  रखने पर

$$V_1 = h_{11} i_1 + h_{12} \times 0$$

$$V_1 = h_{11} i_1$$

$$h_{11} = \frac{V_1}{i_1} \Big|_{V_2=0} = h_i \text{ इनपुट प्रतिबाधा } (\text{आउटपुट को लघु परिपथित करने पर})$$

इसी प्रकार

$$h_{21} = \frac{i_2}{V_1} \Big|_{i_1=0} = h_f \text{ अग्र धारा अनुपात } (\text{आउटपुट को लघुपरिपथित करने पर})$$

$$h_{12} = \frac{V_1}{V_2} \Big|_{i_1=0} = h_r \text{ रिवर्स बोल्टेज अनुपात } (\text{इनपुट को खुला परिपथित करने पर})$$

$$h_{22} = \frac{i_2}{V_2} \Big|_{i_1=0} = h_0 \text{ आउटपुट एडमीटेंस } (\text{इनपुट को खुला परिपथित करने पर})$$

अब यह देखिये कि इन चारों  $h$ -parameters की इकाईयाँ क्या हैं?

- $h_i$  बोल्टेज तथा धारा का अनुपात है। अतः इसकी इकाई ओम ( $\Omega$ ) है।
- $h_0$  धारा तथा बोल्टेज का अनुपात है। अतः इसकी इकाई मो या सिमेन्स (siemens) है।
- $h_r$  तथा  $h_f$  समान गणितों के अनुपात हैं तथा इनकी कोई इकाई नहीं है। इस प्रकार हम देखते हैं कि इन  $h$ -parameters की इकाइयाँ अलग-अलग हैं। इस कारण इन्हें हाइब्रिड पैरामीटर (hybrid parameter) कहा जाता है।

समीकरण (1) व (2) को ट्रांजिस्टर के लिये निम्न प्रकार से भी लिखा जा सकता है—

$$v_i = h_i i_i + h_r v_o \quad \dots(3)$$


$$i_0 = h_f i_i + h_0 v_o \quad \dots(4)$$

इन समीकरणों को सहायता से ट्रांजिस्टर का  $h$ -parameter मॉडल बनाया जाता है।

### § A.11. $h$ -पैरामीटर समीकरणों की सहायता से तुल्य परिपथ बनाना (Formation of Equivalent Circuit with the help of $h$ -parameters) :

समीकरण (3) की प्रत्येक पद (term) की इकाई बोल्ट (volt) है। इसीलिय किरचोफ बोल्टेज नियम का प्रयोग करके हमें एक ऐसा परिपथ बनाता है, जो समीकरण 3 में फिट (fit) हो जाये अर्थात् एक ऐसा परिपथ, समीकरण (3) को संतुष्ट (satisfy) करे।

इससे चित्र A.10(a) में बनाया गया परिपथ प्राप्त होता है, जो समीकरण 3 में फिट हो जाये तो समीकरण (3) ही प्राप्त होता है। इसमें  $h_r v_o$  एक निर्भर बोल्टेज स्रोत (dependent voltage source) है जिसका मान आउटपुट बोल्टेज  $v_o$  पर निर्भर (depend) करता है।




(a) समीकरण  $v_i = h_i i_i + h_r v_o$  को संतुष्ट करने तेज बनाया गया परिपथ।  
(b) समीकरण  $i_0 = h_f i_i + h_0 v_o$  को संतुष्ट करने तेज बनाया गया परिपथ।

चित्र A.10

इसी प्रकार समीकरण (4) में प्रत्येक पद (term) की इकाई धारा है। अतः किरचोफ धारा नियम प्रयोग करके ऐसा परिपथ बनाते हैं जो समीकरण (4) में फिट (fit) हो जाये अर्थात्

एक ऐसा परिपथ जो समीकरण (4) को सन्तुष्ट (satisfy) करे। ऐसा परिपथ चित्र A.10(b) में दिखाया गया है।

इस परिपथ में चर्दि किरचोफ धारा नियम लागता जाते तो समीकरण (4) ही प्राप्त होता है।  $h_f i_i$  एक निर्भर धारा स्रोत (dependent current source) है जिसका मान निवेश (input) धारा पर निर्भर करता है। चित्र A.10(a) तथा चित्र A.10(b) के परिपथों को संयुक्त (combine) करने पर चित्र A.11 प्राप्त होता है।



चित्र A.11—पूर्ण हाइब्रिड मॉडल (Complete hybrid circuit)

ध्यान रहे कि निवेश व निर्गत के उभयनिष्ठ टर्मिनल (common) को इस चित्र में लघुपरिपथित कर दिया गया है।

### § A.12. ट्रांजिस्टर के हाइब्रिड मॉडल (Hybrid Models of Transistor) :

उभयनिष्ठ उत्सर्जक बन्ध (Common emitter configuration) के लिये ट्रांजिस्टर का हाइब्रिड मॉडल परिपथ बनाना—

चित्र A.12 में ट्रांजिस्टर को उभयनिष्ठ उत्सर्जक बन्ध (common emitter configuration) में दिखाया गया है। इसमें—

निवेश धारा  $i_i = i_b$   
निवेश बोल्टेज  $v_{be} = v_{be}$   
निर्गत धारा  $i_0 = i_c$   
निर्गत बोल्टेज  $v_{ce} = v_{ce}$

(a) समीकरण  $v_i = h_i i_i + h_r v_o$  को संतुष्ट करने तेज बनाया गया परिपथ।  
(b) समीकरण  $i_0 = h_f i_i + h_0 v_o$  को संतुष्ट करने तेज बनाया गया परिपथ।


चित्र A.12—CE बन्ध में ट्रांजिस्टर

उभयनिष्ठ उत्सर्जक बन्ध (Common emitter configuration) में उत्सर्जक (emitter) अर्मिनल को निवेश तथा निर्गत में कोम्पन कर देते हैं। इसलिये इसके  $h$ -parameters में ' $e$ ' अक्षर लगा देते हैं। उक्त मानों को समीकरण (3) व (4) में रखने पर

$$v_{be} = h_{ie} i_b + h_{re} v_{ce} \quad \dots(5)$$


$$i_c = h_{fe} i_b + h_{oe} v_{ce} \quad \dots(6)$$

चित्र A.12 ये उक्त मानों को रखने पर चित्र A.13 प्राप्त होता है। ध्यान रहे कि परिपथ में उत्सर्जक टर्मिनल को निवेश व निर्गत साइड में कोम्पन कर दिया गया है।



चित्र A.13—CE बन्ध का हाइब्रिड मॉडल

**मॉडल बनाना—उभयनिष्ठ आधार बन्ध (Common base Configuration) के लिये हाइब्रिड मॉडल बनाना—उभयनिष्ठ आधार बन्ध (Common base Configuration) में चित्र A.14 के अनुसार**



चित्र A.14—CB बन्ध में हाइब्रिड

$$\begin{aligned} \text{निवेश धारा} \\ \text{निवेश बोल्टता} & i_i = i_e \\ \text{निर्गत धारा} & v_i = v_{eb} \\ \text{निर्गत बोल्टता} & i_o = i_c \\ & v_0 = v_{cb} \end{aligned}$$


इसमें आधार टर्मिनल को संयुक्त किया गया है। इन मानों को समीकरण (3) व (4) में रखने पर समीकरण (7) व (8) प्राप्त होते हैं तथा इसका हाइब्रिड मॉडल (hybrid model) चित्र A.15 में दिखाया गया है।  $h$ -पैरामीटरों के आगे 'b' अक्षर लगा दिया जाता है।

$$\begin{aligned} v_{eb} &= h_{fb} i_e + h_{rb} v_{cb} \\ i_c &= h_{fb} i_e + h_{ob} v_{cb} \end{aligned} \quad \dots(7)$$

$$i_c = h_{fb} i_e + h_{ob} v_{cb} \quad \dots(8)$$

तथा कोम्पन कलक्टर बंध (configuration) में हाइब्रिड के  $h$ -तुल्य मॉडल की शक्ति एक सी होती है। इसलिये, इस खण्ड में प्राप्त समीकरण का हम तीनों बंधों में प्रयोग कर सकते हैं। इसके लिये केवल प्रत्येक समीकरण में उस बंध के लिये परिभासित पैरामीटर डालने की आवश्यकता है। अर्थात् उभयनिष्ठ आधार (common base) में  $h_f, h_i, h_r, h_0$  के स्थान पर  $h_{fb}, h_{ib}, h_{rb}, h_{ob}$  डालना पड़ेगा, उभयनिष्ठ उत्सर्जक (common emitter) में  $h_{fe}, h_{re}$ ,  $h_{oe}$  डालना पड़ेगा।

चित्र A.16 में ट्रांजिस्टर को एक दो पोर्ट नेटवर्क के रूप में रखा गया है। इसमें ट्रांजिस्टर का बंध CB, CE, CC में से कोई भी हो सकता है। जिस बन्ध के लिये ट्रांजिस्टर पैरामीटरों का मान जात करना हो, उसी बन्ध के  $h$ -पैरामीटरों का मान इन समीकरणों में डाला जा सकता है।



चित्र A.16—ट्रांजिस्टर को दो पोर्ट नेटवर्क के रूप में प्रदर्शित करना चित्र A.17 में ट्रांजिस्टर के स्थान पर उसका  $h$ -मॉडल रखकर हाइब्रिड तुल्य परिपथ बनाया गया है (चित्र A.17)।



**धारा लाभ (Current Gain)—** $h$ -parameters से सम्बन्धित समीकरण निम्न होते हैं—

$$v_i = h_{f_i} i_i + h_r v_0 \quad \dots(1)$$

$$i_0 = h_f i_i + h_0 v_0 \quad \dots(2)$$

चित्र (A.17) से पता चलता है कि

$$v_0 = -i_0 R_L \quad \dots(3)$$

इसका मान समीकरण (2) में डालने पर

$$i_0 = h_f i_i - h_0 i_0 R_L$$

या

$$\frac{i_0}{i_i} = \frac{h_f}{1 + h_0 R_L} \quad \dots(4)$$

या

$$A_i = \frac{i_0}{i_i} = \frac{h_f}{1 + h_0 R_L} \quad \dots(4)$$

नोट—यदि  $h_0$  का मान नगण्य मान लिया जाये तो

$$A_i = h_f$$

**बोल्टेज लाभ (Voltage Gain)—**समीकरण (1) के अनुसार,

$$v_i = h_i i_i + h_r v_0$$

समीकरण (4) के अनुसार,

$$\frac{i_0}{i_i} = \frac{h_f}{1 + h_0 R_L} \quad \text{या} \quad i_i = \frac{i_0(1 + h_0 R_L)}{h_f} \quad \dots(5)$$

समीकरण (3) के अनुसार

$$v_0 = -i_0 R_L \quad \text{या} \quad i_0 = -\frac{v_0}{R_L} \quad \dots(6)$$

समीकरण (6) का मान समीकरण (5) में डालने पर

$$i_i = -\frac{v_0}{R_L} \frac{i_0(1 + h_0 R_L)}{h_f} \quad \dots(7)$$

समीकरण (7) का मान समीकरण (1) में डालने पर

$$i_i = -\frac{h_i(1 + h_0 R_L)v_0}{h_f R_L} + h_r v_0$$

$$A_v = \frac{v_0}{v_i} = \frac{-h_f R_L}{h_i + (h_i h_0 - h_f h_r) R_L} \quad \dots(8)$$

या  $A_v = \frac{v_0}{v_i} = \frac{-h_f R_L}{h_i + (h_i h_0 - h_f h_r) R_L}$  तो

$$A_v = -\frac{h_f R_L}{h_i} \quad \text{आउटपुट प्रतिबाधा (Input Impedance)}—\text{समीकरण (1) में } v_0 = -i_0 R_L \text{ डालने पर,}$$

$$v_i = h_i i_i - h_r R_L i_0$$

चूँकि

$$A_i = \frac{i_0}{i_i}, \quad \text{अतः} \quad i_0 = A_i i_i$$

अतः

$$v_i = h_i i_i - h_r R_L A_i i_i$$

अतः

$$\frac{v_i}{i_i} = h_i - h_r R_L A_i$$

या

$$Z_i = h_i - h_r R_L A_i \quad \left( \text{चूँकि } z_i = \frac{v_i}{i_i} \right)$$

$$A_i = \frac{h_f}{1 + h_0 R_L} \quad \text{अतः} \quad Z_i = h_i - \frac{h_r h_f R_L}{1 + h_0 R_L}$$

यदि इस समीकरण के दूसरे पद (term) को नगण्य माना जाये,

$$Z_i = h_i$$

**शक्ति लाभ (Power Gain)—**


$$A_p = (\text{बोल्टेज लाभ} \times \text{धारा लाभ}) \\ = \frac{-h_f R_L}{h_i + (h_i h_0 - h_f h_r) R_L} \times \frac{h_f}{1 + h_0 R_L} \\ = \frac{-h_f^2 R_L}{[h_i + (h_i h_0 - h_f h_r)](1 + h_0 R_L) R_L}$$

आउटपुट प्रतिबाधा (Output Impedance)—किसी प्रवर्धक की आउटपुट प्रतिबाधा उसके आउटपुट बोल्टेज तथा आउटपुट धारा के अनुपात के तुल्य होती है, जबकि इनपुट सिग्नल स्रोत  $v_s$  (input signal source) को शून्य कर दिया गया हो। अर्थात् इनपुट स्रोत

(source) को लघुपथित करने पर आडप्टपृट बोल्टेज तथा आडप्टपृट धारा के अनुपत को आडप्टपृट प्रतिबाधा कहते हैं।

चित्र A.17 में इनपुट सल्लाई को लघु परिपथित करने पर ( $v_s = 0$ ) चित्र A.18 प्राप्त होता है। इनपुट परिपथ में किरचॉफ बोल्टेज नियम लगाने पर—

$$-i_i R_s - h_f i_i - h_r v_0 = 0 \quad \text{या} \quad i_i = -\frac{h_r v_0}{R_s + h_f}$$



चित्र A.18—निर्गत प्रतिबाधा के मान की गणना करने के लिये परिपथ

समीकरण (2) में उक्त मान डालने पर

$$i_0 = h_f i_i + h_0 v_0$$

$$= -\frac{h_f h_r v_0}{R_s + h_f} + h_0 v_0$$

$$i_0 = \frac{1}{h_0 - \left[ \frac{h_f h_r}{(h_f + R_s)} \right]}$$


नोट—यदि  $\frac{h_f h_r}{h_f + R_s}$  को नाभ्य मान लिये जाये, तो  $z_0 = \frac{1}{h_0}$

#### § A.14. सरल हाइब्रिड मॉडल (Approximate Hybrid Model) :

सामान्यतः CE तथा CB बन्ध में  $h_r$  तथा  $h_0$  का मान अत्यन्त कम होते हैं तथा यह ट्रांजिस्टर के  $Z_t$ ,  $Z_0$ ,  $A_v$ ,  $A_i$  आदि की गणना में अधिक असर नहीं डालते।

$h_r$  के कम होने के कारण  $h_r v_0$  भी बहुत कम हो जाता है तथा इसे शून्य मान सकते हैं। अतः सरल मॉडल में  $h_r v_0$  को लघुपरिपथित कर देते हैं।

$h_0$  का मान बहुत कम होने से  $\frac{1}{h_0}$  का मान बहुत अधिक हो जाता है। इसलिये व्यवहारिक रूप से  $\frac{1}{h_0}$  को छुला परिपथ मान लेते हैं। इससे ट्रांजिस्टर का सरल हाइब्रिड मॉडल (चित्र A.19) प्राप्त होता है।



चित्र A.19—सरल हाइब्रिड मॉडल

$h$ -पैरामीटर के विशेष (Typical values) मान निम्नलिखित हैं—

$$1. \quad h_{ie} = 1 \text{ k}\Omega$$

$$3. \quad h_{fe} = 50$$

$$2. \quad h_{re} = 2.5 \times 10^{-4}$$

$$4. \quad h_{oe} = 25 \mu\text{S} \quad \text{या} \quad \frac{1}{h_{oe}} = 40 \text{ k}\Omega$$

#### § A.15. कॉम्पन एमिटर प्रवर्धक का सरल $h$ -तुल्यांक मॉडल द्वारा विश्लेषण (Analysis of CE Amplifier by Approximate $h$ -model) :


1. धारा लाभ (Current Gain)—चित्र A.20 से

$$i_0 = h_f i_i \quad \text{या} \quad \frac{i_0}{i_i} = h_f \quad \text{अतः} \quad A_i = h_f$$

2. इनपुट प्रतिबाधा (Input Impedance)—चित्र A.20 से

$$v_i = i_i h_p$$

$$Z_i = \frac{v_i}{i_i} = h_p$$



चित्र A.20—सरल हाइब्रिड समतुल्य परिपथ

3. बोल्टेज लाभ (Voltage Gain)—चित्र A.20 से

$$v_0 = -i_0 R_L$$

परत्

तथा

$$i_0 = h_f i_i$$

$$i_i = \frac{v_i}{h_i}$$

अतः

$i_0$  का मान डालने पर

$$v_0 = -\frac{h_f v_i}{h_i} R_L$$

अतः

$$A_v = \frac{v_0}{v_i}$$

$$= \frac{-h_f R_L}{h_i}$$

$$v_0 = -\Delta i_b \left|_{V_{CE}} \right.$$

4. शक्ति लाभ (Power Gain)—शक्ति लाभ = धारा लाभ × बोल्टेज लाभ


$$A_p = -\frac{h_f^2 R_L}{h_i}$$

को लघुपथ कर दिया जाये तो  $i_i = 0$  (चित्र A.21) अतः  $h_f i_i = 0$  तथा  $i_0 = 0$ .

(i)  $h_{fe}$  ज्ञात करना (Calculation of  $h_{fe}$ )—चौंक उक्त चारों पैरामीटरों में से  $h_{fe}$  सर्वाधिक महत्वपूर्ण होता है, अतः सबसे पहले  $h_{fe}$  की गणना के बारे में बताया जा रहा है।

उक्त चारों में पैरामीटरों की गणना हेतु सबसे पहले Q-बिन्ड की स्थिति ज्ञात करते हीं समीकरण (A.3) के अनुसार  $h_{fe}$  ज्ञात करने के लिये  $V_{CE}$  का मान नियत रहना चाहिये। अतः बेस तथा कलक्टर धारा में परिवर्तनों को Q-बिन्ड से जुड़ने वाली ऊर्ध्वाधर (vertical) रेखा पर लेना चाहिये, क्योंकि इस रेखा पर  $V_{CE}$  का मान नियत रहेगा। समीकरण (A.3) के अनुसार कलक्टर धारा में सूक्ष्म परिवर्तन  $\Delta i_b$  को बेस धारा में सूक्ष्म परिवर्तन  $\Delta i_b$  से भाग देकर  $h_{fe}$  के मान की गणना की जा सकती है। अधिक (accuracy) के लिये इन परिवर्तनों को अत्यधिक सूक्ष्म होना चाहिये।

चित्र A.21—आउटपुट प्रतिबाधा ज्ञात करने के लिये परिपथ



चित्र A.21—आउटपुट प्रतिबाधा ज्ञात करने के लिये परिपथ

का मान 1.5 mA से 2.6 mA परिवर्तित हुआ।

§ A.16. ट्रांजिस्टर अभिलक्षणों से ट्रांजिस्टर के  $h$ -पैरामीटर ज्ञात करना (Determination of  $h$ -parameters from Transistor Characteristics) :

कॉम्पन एमीटर मोड में  $h$ -पैरामीटरों को निम्न सूत्रों से ज्ञात किया जा सकता है—

$$h_{re} = \frac{\Delta V_i}{\Delta I_i} = \frac{\Delta V_{be}}{\Delta I_b} \Big|_{V_{CE} = \text{नियत}} \quad (\text{ओम}) \quad \dots(\text{A.1})$$

$$h_{re} = \frac{\Delta V_i}{\Delta V_0} = \frac{\Delta I_c}{\Delta I_b} \Big|_{V_{CE} = \text{नियत}} \quad (\text{कोई इकाई नहीं}) \quad \dots(\text{A.2})$$

$$h_{oe} = \frac{\Delta I_0}{\Delta V_0} = \frac{\Delta I_c}{\Delta V_{ce}} \Big|_{I_B = \text{नियत}} \quad (\text{मोम}) \quad \dots(\text{A.4})$$

ऊपर संकेत  $\Delta, Q$  बिन्ड के आसपास धारा या बोल्टेज में सूक्ष्म परिवर्तन प्रदर्शित करता है।  $h$ -पैरामीटर ज्ञात करने के लिये ट्रांजिस्टर को सक्रिय भैंसे में रखा जाता है।

इसी प्रकार कॉम्पन कलक्टर मोड में  $h$ -पैरामीटर ज्ञात करने के लिये  $V_i, V_0, i_i$ , तथा  $i_0$  के उपयुक्त मान उपयुक्त सूत्रों में रखकर चारों  $h$ -पैरामीटरों की गणना की जा सकती है।

$h_{re}$  तथा  $h_{oe}$  इनपुट अभिलक्षणों से  $h_{fe}$  तथा  $h_{ae}$  तथा आउटपुट अभिलक्षणों से ज्ञात किये जाते हैं।

$i_C(\text{mA})$

$$I_B = 15 \mu\text{A}$$


$$\Delta i_c = 2.2 \text{ mA} - 2.1 \text{ mA} \\ = 0.1 \text{ mA}$$

$$\Delta V_{CE} = 12 \text{ V} - 8 \text{ V} = 4 \text{ V}$$

अतः

$$h_{oe} = \left. \frac{\Delta i_c}{\Delta V_{CE}} \right|_{I_B = \text{constant}}$$

$$= \frac{0.1}{4 \text{ V}} = 25 \mu\text{S}$$



चित्र A.22— $h_{fe}$  की गणना


अतः,

$$\Delta i_c = (2.6 - 1.5) \text{ mA} = 1.1 \text{ mA}$$

$$\Delta i_c = (30 - 20) \mu\text{A} = 10 \mu\text{A}$$

$$\text{अतः } h_{fe} = \left. \frac{\Delta i_c}{\Delta i_b} \right|_{V_{CE} = \text{नियत}} = \frac{1.1 \times 10^{-3}}{10 \times 10^{-6}} = 110$$

$h_{oe}$  की गणना (Calculation of  $h_{oe}$ )—चित्र A.23 में  $I_B$  के नियत मान  $I_B = 15 \mu\text{A}$  पर  $i_c$  में परिवर्तन  $\Delta i_c$  तथा  $V_{ce}$  में परिवर्तन  $\Delta V_{ce}$  ज्ञात कर  $h_{oe}$  की गणना की जा सकती है।



चित्र A.23— $h_{oe}$  की गणना (आउटपुट अभिलक्षणों से)

$h_{ie}$  की गणना (Calculations of  $h_{ie}$ )— $h_{ie}$  का मान इनपुट अभिलक्षणों से ज्ञात किया जा सकता है।  $V_{CE}$  के नियत मान पर  $\Delta v_{be}$  तथा  $\Delta i_b$  की गणना करके  $h_{ie}$  का मान ज्ञात कर सकते हैं।



चित्र A.24— $h_{ie}$  की गणना (इनपुट अभिलक्षणों से)

चित्र A.24 से  $V_{CE} = 10$  पर

$$\Delta v_{be} = (0.71 - 0.69) \text{ V} \\ = 0.02 \text{ V}$$

$$\Delta i_b = (20 - 10) \mu\text{A} \\ = 10 \mu\text{A}$$

अतः

$$h_{ie} = \left. \frac{\Delta v_{be}}{\Delta i_b} \right|_{V_{CE} = 10 \text{ V}}$$

$$= \frac{0.02 \text{ V}}{10 \mu\text{A}} \\ = 2 \text{ k}\Omega$$

$h_{re}$  की गणना (Calculation of  $h_{re}$ )—  $h_{re}$  के मान की गणना भी इनपुट अभिलक्षणों पर चारि शीतज (horizontal) लाइन खींची जाये, तो उस पर नियत रहता है।

- (a) धारा लाभ  
 (b) बॉल्टेज लाभ  
 (c) इनपुट प्रतिबाधा  
 (d) आउटपुट प्रतिबाधा

उत्तर : I. सम्पूर्ण  $h$ -पैरामीटर मॉडल धारा—

(a) धारा लाभ ( $A_i$ )—

$$A_i = \frac{h_{je}}{1 + h_{oe} R_L} = \frac{110}{1 + (2 \times 10^{-6} \times 4.7 \times 10^3)}$$



चित्र A.25— $h_{re}$  की गणना (इनपुट अभिलक्षणों से)

चित्र A.25 में शीतज रेखा पर  $I_B = 15 \mu\text{A}$

$$\Delta V_{be} = (0.71 - 0.69) \text{ V} = 0.02 \text{ V}$$

तथा

$$\Delta V_{ce} = (20 - 0) \text{ V} = 20 \text{ V}$$

अतः

$$h_{re} = \frac{\Delta V_{be}}{\Delta V_{ce}} = \frac{0.02 \text{ V}}{20 \text{ V}} = 10^{-3}$$

(c) इनपुट प्रतिबाधा ( $Z_i$ )—

$$Z_i = h_{ie} - \frac{h_{je} h_{re} R_L}{1 + h_{oe} R_L} = \frac{(110)(4.7 \text{ k}\Omega)}{(1.6 \text{ k}\Omega) + [(1.6 \text{ k}\Omega)(20 \mu\text{S}) - (110)(2 \times 10^{-4})] 4.7} \text{ k}\Omega$$

$$= \frac{-517 \times 10^3}{1600 + 47} = -313.9$$

निम्न का मान ट्रांजिस्टर के सम्पूर्ण  $h$ -पैरामीटर मॉडल तथा सरल  $h$ -पैरामीटर मॉडल के द्वारा जात कीजिये तथा प्राप्त नतीजों की तुलना कीजिये—

- (a) धारा लाभ  
 (b) बॉल्टेज लाभ  
 (c) इनपुट प्रतिबाधा  
 (d) आउटपुट प्रतिबाधा

लोड प्रतिरोध  $R_L$  का मान  $4.7 \text{ k}\Omega$  है तथा स्रोत प्रतिबाधा  $R_S$  का मान  $1 \text{ k}\Omega$

$$Z_o = \frac{1}{h_{oe} - \left[ \frac{h_{je} h_{re}}{h_{ie} + R_S} \right]}$$

$$h_{ie} = 1.6 \text{ k}\Omega$$

$$h_{re} = 2 \times 10^{-4}$$

$$h_{fe} = 110$$

$$h_{oe} = 20 \mu\text{S}$$

$$= \frac{1}{20 \times 10^{-6} - \left[ \frac{110 \times 2 \times 10^{-4}}{1.6 \times 10^3 + 1 \times 10^3} \right]} = \frac{1}{20 \times 10^{-6} - 8.46 \times 10^{-6}} = \frac{1}{11.54 \times 10^{-6}} \Omega \\ = 86.66 \text{ k}\Omega$$

## II. सरल $h$ -model तुल्य परिपथ द्वारा—

(1) धारा लाभ,

$$A_v = h_{fe} = 110$$

(2) वोल्टेज लाभ,

$$A_v = -\frac{h_{fe} R_L}{h_{re}} = \frac{110 \times 4.7}{1.6 \text{ k}\Omega} = -313.9$$

(3) इनपुट प्रतिबाधा,

$$Z_i = h_{re} = 1.6 \text{ k}\Omega$$

(4) आउटपुट प्रतिबाधा,

$$Z_o = \frac{1}{h_{re}} = 50 \text{ k}\Omega$$

### तुलना

Parameter	सम्पूर्ण $h$ -parameter model	सरल $h$ -parameter model
	द्वारा	द्वारा
1. $A_v$	100.54	110
2. $A_v$	-313.9	-313.9
3. $Z_i$	1.51 k $\Omega$	1.6 k $\Omega$
4. $Z_o$	86.66 k $\Omega$	50 k $\Omega$

### प्रश्नावली

1. (a) एक स्टेज के प्रवर्धक का परिपथ चित्र खोचिये। बायांसिंग अवयवों पर चिह्न लगाइयो।  
(b) a.c. लोड लाइन क्या है? लोड लाइन के प्रयोग से लाभिक्षण (gain) कैसे निकालेंगे?

(UPBTE 1993)

2.  $h$ -पैरामीटरों की परिभाषा दीजिये। CE विन्यास में द्रौंजिस्टर के अधिलक्षण वक्रों से पैरामीटर्स को कैसे जात करेंगे।

(UPBTE 1994)

3. RC युग्मित प्रवर्धक का आरेख खोचिये तथा उसे समझाइये।

(UPBTE 1995, 96)

4. एक द्रौंजिस्टर द्वारा प्रवर्धन का सिद्धान्त लिखिये। एक सरल प्रवर्धक का परिपथ आरेख खोचिये।

(UPBTE 1997)

5.  $h$ -प्राचलों की परिभाषा दीजिये। CE अभिविन्यास में द्रौंजिस्टर अधिलक्षणों से आप इनका मान किस प्रकार ज्ञात करेंगे।

(UPBTE 1998)

6. RC युग्मित प्रवर्धक पर टिप्पणी लिखिये।

(UPBTE 1998)

7. भार रेखा क्या है। इसे एकल स्टेज प्रवर्धक की धारा एवं बोल्टता लाभियों की गणना करने में किस प्रकार उपयोग में लाया जाता है।

(UPBTE 1999)

8. निम्न पर टिप्पणी लिखिये—

सिंगल स्टेज CE प्रवर्धक में इनपुट सिंगल स्टेज CE प्रवर्धक में इनपुट बोल्टता के सापेक्ष आडट्यूट बोल्टता का कला उक्लमण।

9. प्र० थ० भार लाइन की सहायता से एकल पाद द्रौंजिस्टर प्रवर्धक में बोल्टता कला के उक्लमण की व्याख्या कीजिये।

(UPBTE 2000)

10. द्रौंजिस्टरों के  $h$ -प्राचल पर संक्षिप्त टिप्पणी लिखिये।

(UPBTE 2000)

11. (a) एकल पाद प्रवर्धक का परिपथ आरेख खोचिये तथा उसमें प्रयुक्त प्रत्येक घटक का कार्य बताइये।

- (b) द्रौंजिस्टर को द्वि-पार्श्व (two port) जाल मानकर इसके  $h$ -प्राचलों की गणना कीजिये। इनके प्रस्तुती मान बताइये।

(UPBTE 2001)

12. (a) द्रौंजिस्टर की CE सरचना का परिपथ खोचिये तथा  $h$ -प्रैमाइटर मॉडल बनाइये।

(UPBTE 2002)

- (b) किसी CE प्रवर्धक को  $R_S = 800 \Omega$  के अतिरिक्त प्रतिरोध वाले बोल्टता स्रोत से चलाया जाता है। लोड प्रतिबाधा 2 किलो ओल्ड प्रतिरोध है।  $h$ -प्रैमाइटर प्रवर्धक निम्नवत् दिये गये हैं।  $h_{ie} = 1100 \Omega$ ,  $h_{re} = 2 \times 10^{-4}$  म्हो,  $h_{fe} = 50$ ,  $f_{oe} = 25 \mu\text{A/V}$  प्रवर्धक निवेशी प्रतिबाधा तथा कुल बोल्टता लाभ की गणना कीजिये।

(UPBTE 2002)

हल :  $h_{ie} = 1100 \Omega$ ,  $h_{re} = 2 \times 10^{-4}$  म्हो,  $h_{fe} = 50$ ,  $h_{oe} = 25 \times 10^{-6} \text{ A/V}$ ,  $R_S = 800 \Omega$ ,  $R_L = 2 \text{ k}\Omega$ .

$$\text{निवेशी प्रतिबाधा, } Z_i = h_{re} - \frac{h_{fe} h_{re} R_L}{1 + h_{re} R_L}$$

$$= 1100 \Omega - \frac{(50)(2 \times 10^{-4})(2000 \Omega)}{1 + (25 \times 10^{-6})(2000 \Omega)} \\ = 1100 - 19.05 \\ = 1080.95 \Omega$$

$$\text{बोल्टता लाभ, } A_v = \frac{h_{fe} R_L}{h_{re} + (h_{re} h_{oe} - h_{fe} h_{re}) R_L}$$

$$= \frac{1100 + (1100 \times 25 \times 10^{-6} - 50 \times 2 \times 10^{-4}) 2000}{-50 \times 2000 \Omega} \\ = \frac{-10^5}{1100 + 35} = -88.1$$

# 1

## बहुचरण ट्रांजिस्टर प्रवर्धक (MULTISTAGE TRANSISTOR AMPLIFIER)

### § 1.1. बहुचरण प्रवर्धक की आवश्यकता (Need of a Multistage Amplifier) :

एकल चरण प्रवर्धक से प्राप्त लब्धि या लाभ (gain) व्यावहारिक अनुप्रयोगों के लिये बहुत कम होती है। किसी भी क्षीण सिग्नल को शक्तिशाली सिग्नल में बदलने के लिये जितनी लब्धि (gain) की आवश्यकता होती है, वह एकल चरण प्रवर्धक प्रदान नहीं कर पाता। इस कारण प्रवर्धन के कई चरणों को एक के बाद एक जोड़कर प्रवर्धक (amplifier) की लब्धि (gain) को बढ़ाया जाता है। इसके लिये पहले स्टेज के आउटपुट को दूसरे स्टेज के इनपुट को दे देते हैं तथा इस स्टेज के आउटपुट को अगले स्टेज (चरण) के इनपुट के रूप में देते हैं। इस प्रकार का प्रवर्धक बहुचरण प्रवर्धक (multistage amplifier) कहलाता है।


प्रत्येक इलैक्ट्रॉनिक प्रणाली (system) में बहुचरण प्रवर्धक का प्रयोग किया जाता है। रेडियो रिसीवर, टेलीविजन, रडार इत्यादि के परिपथों में प्रवर्धकों के कई स्टेज जोड़कर बहुचरण प्रवर्धक बनाया जाता है, जिससे सिग्नल का प्रवर्धन अच्छी प्रकार से हो पाता है।

एक ऐसा ट्रांजिस्टर सर्किट जिसमें प्रवर्धन के कई चरण या स्टेज होते हैं, बहुचरण प्रवर्धक कहलाता है।

*"The gain of single stage is not sufficient for practical applications. The voltage level of a signal can be raised to the desired level if we use more than one stage. When a number of amplifier stages are used in succession (one after the other), it is called a multistage amplifier or a cascaded amplifier. Much higher gains can be obtained from the multistage amplifiers."*

### § 1.2. बहुचरण प्रवर्धक की लब्धि (Gain of Multistage Amplifier) :

चित्र 1.1 में प्रवर्धक के तीन स्टेज प्रदर्शित किये गये हैं। इसमें पहले स्टेज के आउटपुट को दूसरे स्टेज के इनपुट से जोड़ा गया है तथा दूसरे स्टेज के आउटपुट को तीसरे स्टेज के इनपुट से जोड़ा गया है। इस प्रकार से कई स्टेजों को जोड़कर बहुचरण प्रवर्धक प्राप्त किया जा सकता है।



चित्र 1.1—बहुचरण प्रवर्धक

यदि प्रथम पद की इनपुट  $V_i$  है तब प्रथम पद की आउटपुट,

$$V_1 = A_1 V_i$$

चौंके प्रथम स्टेज की आउटपुट द्वितीय स्टेज को इनपुट के रूप में दी जाती है, इसलिये द्वितीय स्टेज की आउटपुट,

$$V_2 = A_2 V_i = A_2 A_1 V_i, \quad \text{जो तीसरे स्टेज की इनपुट होगी,}$$

अतः तृतीय स्टेज की आउटपुट,

$$V_o = A_3 V_2 = A_3 A_2 A_1 V_i$$

अतः बहुचरण प्रवर्धक की कुल लम्ब्य (overall gain) —

$$A = \frac{V_o}{V_i} = A_1 \times A_2 \times A_3$$

यदि बहुचरण प्रवर्धक में  $n$  स्टेज प्रयुक्त किये गये हैं तिनकी अलग-अलग वोल्टेज लम्ब्य

क्रमशः  $A_1, A_2, A_3, \dots, A_n$  हैं तो मल्टीप्लिकेशन प्रवर्धक की कुल लम्ब्य,

$$A = A_1 \times A_2 \times A_3 \times \dots \times A_n$$

### 8.1.3. डेसीबल (Decibels) :

प्रायः प्रवर्धक की पॉवर गेन व वोल्टेज गेन का मान डेसीबल (decibels or dB) में व्यक्त किया जाता है जिसके विषय में आप इस खंड में पढ़ेंगें।

प्रवर्धक की पॉवर गेन को डेसीबल में व्यक्त करना (Specifying power gain of amplifier in decibels) —

किसी प्रवर्धक के शक्ति लाभ को निम्न सूत्र द्वारा व्यक्त किया जाता है —

$$A_p = \frac{P_o}{P_i}$$

जहाँ  $P_o$  = आउटपुट पॉवर,  $P_i$  = इनपुट पॉवर

कभी-कभी शक्ति लाभ को बेल (Bel) में व्यक्त करना अधिक सुविधाजनक होता है। बेल (bel) शक्ति लाभ के लघुगणक (logarithm) को कहते हैं। अतः बेल में शक्ति लाभ —

$$\text{power gain in Bel } A_p = \log_{10} \frac{P_o}{P_i} \text{ bels}$$

इस इकाई का नाम Alexander Graham Bell के नाम पर रखा गया है | Bel के दस गुने (ten times) को डेसीबल कहा जाता है।

$$\text{आरा, decibel में शक्ति लाभ (power gain in decibels)} = 10 \log_{10} \frac{P_o}{P_i} \text{ dB}$$

अतः जब पॉवर गेन को डेसीबल में व्यक्त किया जाता है तो उसके आगे dB लिखा जाता है। उदाहरणतः, यदि किसी प्रवर्धक की इनपुट पॉवर 0.5 W तथा आउटपुट पॉवर 50 W है तो पॉवर लाभ

$$A_p = \frac{50 \text{ W}}{0.5 \text{ W}} = 100$$

यदि इस पॉवर लाभ को dB में व्यक्त किया जाये, तो dB में पॉवर लाभ

$$\text{power gain in dB} = 10 \log_{10} \frac{P_o}{P_i} = 10 \log_{10} \frac{50 \text{ W}}{0.5 \text{ W}} = 10 \log_{10} 100 = 10 \times 2 = 20 \text{ dB.}$$

यदि प्रवर्धक का पॉवर लाभ दोगुना हो जाये, तो इसमें 3 dB की वृद्धि होती है (power gain increases by 3 dB for each factor of 2) —

माना कि पॉवर गेन  $A_p = 2$  है, तो में पॉवर गेन

$$10 \log_{10} 2 = 3 \text{ dB}$$

यदि  $A_p = 4$  हो तो dB में पॉवर गेन

$$10 \log_{10} 4 = 6 \text{ dB}$$

यदि  $A_p = 8$  हो तो dB में पॉवर गेन

$$10 \log_{10} 8 = 9 \text{ dB}$$

स्पष्ट है कि जब पॉवर गेन दोगुनी होती है डेसीबल पॉवर लाभगा 3 dB बढ़ जाती है (तालिका 1.1)

तालिका 1.1

Power gain	Power gain (in dB)
1	0 dB
2	3 dB
4	6 dB
8	9 dB
16	12 dB

निगेटिव डेसीबल (Negative Decibels) —

यदि पॉवर गेन 1 से कम हो, तो power loss (attenuation) होता है, तथा dB पॉवर गेन निगेटिव हो जाती है। माना कि इनपुट पॉवर 3 W हो तथा आउटपुट पॉवर 1.5 W हो, तो पॉवर गेन

$$A_p = \frac{1.5 \text{ W}}{3 \text{ W}} = 0.5$$

dB में पॉवर गेन  $10 \log_{10} 0.5 = -3 \text{ dB}$

यदि  $A_p = 0.25$  हो तो dB में पॉवर गेन

$$10 \log 0.25 = -6 \text{ dB}$$

यदि  $A_p = 0.125$  हो तो dB में पॉवर गेन

$$10 \log 0.125 = -9 \text{ dB}$$

उक्त से स्पष्ट है कि पॉवर गेन आधी होने पर डेसीबल पॉवर गेन 3 dB कम हो जाती है (तालिका 1.2)।

पॉवर गेन 10 गुना होने पर डेसीबल गेन में 10 dB की वृद्धि होती है (10 dB increase for each increase in factor of 10)

यदि पॉवर गेन 10 हो तो dB में पॉवर गेन  $10 \log 10 = 10 \text{ dB}$

तालिका 1.2

Power gain	Power gain (in dB)
1	0 dB
0.5	-3 dB
0.25	-6 dB
0.125	-9 dB
0.0625	-12 dB

यदि पॉवर गेन 100 है तो dB में पॉवर गेन

$$10 \log 100 = 20 \text{ dB}$$

यदि पॉवर गेन 1000 है तो dB में पॉवर गेन

$$10 \log 1000 = 30 \text{ dB}$$

समझ है कि जब पॉवर गेन 10 गुना होती है, तो डैसीबल पॉवर गेन में 10 dB की वृद्धि होती है (तालिका 1.3)।

तालिका 1.3

Power gain	Power gain (in dB)
1	0 dB
10	10 dB
100	20 dB
1000	30 dB
10000	40 dB

इसी प्रकार यदि पॉवर गेन 0.1 होती है तो dB पॉवर गेन -10 dB होती है, पॉवर गेन 0.01 होने पर dB पॉवर गेन -20 dB हो जाती है, पॉवर गेन 0.001 होने पर dB पॉवर गेन -30 dB हो जाती है इत्यादि।

प्रधान की बोल्टेज गेन को डैसीबल में व्यक्त करना (Specifying voltage gain of amplifier in decibels)—बोल्टेज लाभ को भी डैसीबल में व्यक्त किया जा सकता है। डैसीबल बोल्टेज लाभ निम्न प्रकार से परिभाषित किया जा सकता है—

$$\text{Voltage gain in decibels} = 20 \log \frac{V_o}{V_i} \quad \text{or} \quad 20 \log A_v$$

$$\text{जहाँ } A_v = \frac{V_o}{V_i} \text{ (voltage gain)}$$

उदाहरणतः यदि  $A_v = 40$ , तो डैसीबल में बोल्टेज लाभ

$$20 \log 40 = 32 \text{ dB}$$

उल्लेखनीय है कि यदि बोल्टेज गेन दोगुनी होती है तो डैसीबल बोल्टेज गेन में 6 dB की वृद्धि होती है (तालिका 1.4) तथा यदि बोल्टेज गेन आधी होती है तो डैसीबल बोल्टेज गेन 6 dB कम हो जाती है (तालिका 1.5)।

तालिका 1.4

Voltage gain	Voltage gain (in decibels)
1	0 dB
2	6 dB
4	12 dB
8	18 dB

यह भी उल्लेखनीय है कि बोल्टेज गेन 10 गुना हो जाती है तो डैसीबल बोल्टेज गेन में 20 dB की वृद्धि होती है (तालिका 1.6)।

तालिका 1.6


Voltage gain	Voltage gain (in decibels)
1	0 dB
10	20 dB
100	40 dB
1000	60 dB

पॉवर गेन तथा बोल्टेज गेन में सम्बन्ध (Relation of power and voltage gains)—यदि किसी प्रवर्धक की इनपुट बोल्टेज  $V_i$  तथा आउटपुट बोल्टेज  $V_o$  हो (चित्र 1.2) तो प्रवर्धक की इनपुट पॉवर

$$P_o = \frac{V_o^2}{R_L}$$

तथा प्रवर्धक की आउटपुट पॉवर

$$P_o = \frac{V_o^2}{R_L}$$



चित्र 1.2—पॉवर गेन तथा बोल्टेज गेन में सम्बन्ध प्राप्त करना

अतः प्रवर्धक की पॉवर गेन

$$A_p = \frac{P_o}{P_i} = \frac{\frac{V_o^2}{R_L}}{\frac{V_i^2}{R_i}} = \left( \frac{V_o}{V_i} \right)^2 \frac{R_i}{R_L}$$

$$= A_v^2 \frac{R_i}{R_L}$$

...(1.1)

यदि इनपुट तथा लोड प्रतिबन्धात्मक मैच हों (If the input and load impedance are matched) —

यदि इनपुट तथा लोड प्रतिबाधाये matched हों (अर्थात्  $R_i = R_L$ )।

$$\text{अतः समीकरण 1.1 से} - A_p = A_v^2 \quad \dots(1.2)$$

अर्थात् पॉवर गेन वोल्टेज गेन का square होती है।

समीकरण 1.2 के दोनों side का log लेने पर

$$\log A_p = 2 \log A_v \quad \dots(1.3)$$

समीकरण 1.3 की दोनों side को 10 से गुणा करने पर

$$10 \log A_p = 20 \log A_v \quad \dots(1.4)$$

समीकरण 1.4 से सह है कि impedance matched system में डैम्पिंग पॉवर गेन तथा डैम्पिंग वोल्टेज गेन का मान सामान (equal) होता है।

यदि इनपुट तथा लोड प्रतिबाधाये मैच न हों (If the input and load impedances are not matched) –

यदि प्रवर्धक की इनपुट व लोड प्रतिबाधाये matched न हों तो लोड प्रतिबाधा इनपुट प्रतिबाधा के तुल्य नहीं होती ( $R_L \neq R_i$ )। इस स्थिति में डैम्पिंग पॉवर गेन व डैम्पिंग वोल्टेज का मान अलग-अलग calculate करना पड़ता है।

बहुचरण की डैम्पिंग जात करना (To find gain of multistage amplifier in dB) –

यदि  $n$  स्टेज जिनकी वोल्टेज गेन क्रमशः  $A_1, A_2, A_3, \dots, A_n$  हैं, को जोड़कर बहुचरण प्रवर्धक बनाया जाये, तो बहुचरण प्रवर्धक की वोल्टेज गेन (decibel) में लग्बिं जात करना (To find gain of multistage amplifier in dB) –

$$A = A_1 \times A_2 \times A_3 \times \dots \times A_n$$

जहां समीकरण का log लेने पर तथा 20 से गुणा करने पर,

$$20 \log A = 20 \log A_1 + 20 \log A_2 + \dots + 20 \log A_n$$

अतः प्रवर्धक की कुल वोल्टेज गेन dB में,

$$A_{dB} = A_{dB_1} + A_{dB_2} + \dots + A_{dB_n}$$

अतः बहुचरण प्रवर्धक का dB में कुल लाभ (gain) सभी स्टेजों के dB में अलग-अलग वोल्टेज लाभ का योग करके प्राप्त किया जा सकता है।

उदाहरणः माना कि किसी दो स्टेज वाले प्रवर्धक के प्रथम स्टेज का वोल्टेज लाभ 100 (अर्थात् 40 dB) है तथा दूसरे स्टेज का वोल्टेज लाभ 200 (अर्थात् 46 dB) है तो इस दो स्टेज प्रवर्धक का कुल लाभ

$$A = 100 \times 200 = 20,000$$

इस प्रवर्धक का dB में कुल वोल्टेज लाभ होगा

$$A_{dB} = 40 \text{ dB} + 46 \text{ dB} = 86 \text{ dB.}$$

**§ 1.4. युग्मन का अर्थ (Meaning of Coupling):**

बहुचरण प्रवर्धक प्राप्त करने के लिये प्रवर्धक के एक स्टेज को आगे-आगे स्टेज से जोड़ा जाता है। एक स्टेज को आगे से जोड़ने के लिये युग्मन युक्ति (coupling device) की प्रयोग किया जाता है। एक स्टेज को दूसरे स्टेज से किसी युग्मन युक्ति के माध्यम से जोड़ने की प्रक्रिया को युग्मन कहते हैं (चित्र 1.3)।



चित्र 1.3—बहुचरण प्रवर्धक के कई स्टेज जोड़ने के लिये युग्मन युक्ति का प्रयोग

### § 1.5. युग्मन की आवश्यकता (Need of Coupling):

निम्न आवश्यकताओं की पूर्ति हेतु किया जाता है—

(1) पहले स्टेज की a.c. आवधि पॉवर को आगे स्टेज की इनपुट में स्थानांतरण (Transfer) करने के लिये।

(2) दोनों स्टेज की d.c. बायासिंग को अलग रखने के लिये अर्थात् यदि दो प्रवर्धकों को बिना युग्मन युक्तियों के जोड़ दिया जाये, तो वे एक-दूसरे की d.c. बायासिंग को डिस्टर्ब कर सकते हैं।

"In a multistage amplifier, a number of single stage amplifier are connected in cascade arrangement, i.e. output of first stage is connected to the input of the second stage through a suitable coupling device and so on. The purpose of coupling device (e.g. a capacitor, transformer, etc.) is :

- (i) to transfer a.c. output of one stage to the input of the next stage and
- (ii) to isolate the d.c. conditions of one stage from the next stage. Each stage consists of one transistor and associated circuitry and is coupled to the next stage through a coupling device. The name of the amplifier is usually given after the type of coupling used."

### § 1.6. युग्मन के प्रकार (Types of Coupling) :

अभी हमने देखा कि बहुचरण प्रवर्धक प्राप्त करने हेतु युग्मन युक्तियों द्वारा एक स्टेज को दूसरे स्टेज से जोड़ा जाता है। इन युग्मन युक्तियों में यह विशेषता होती है कि यह a.c. सिग्नल को एक स्टेज से दूसरे स्टेज को pass होने दे किन्तु d.c. को न होने दे (अर्थात् दोनों स्टेजों की d.c. बायासिंग अलग रहे)।

संघातिक युग्मन होता है जो कि a.c. को तो pass करती है लेकिन d.c. को pass नहीं करती। ऐसा इसलिये क्योंकि संधारित्र (capacitor) का प्रतिघात  $X_c = \frac{1}{2\pi f C}$  होता है। चौंक d.c. की आवृत्ति शून्य होती है, अतः d.c. पर संधारित्र का प्रतिघात (reactance) अनंत होता है तथा d.c. के लिये संधारित्र खुला परिसर (open circuit) की भाँति व्यवहार करता है तथा d.c. को pass नहीं होने देता। उच्च आवृत्तियों पर संधारित्र का प्रतिघात कम होता है तथा संधारित्र उच्च pass कर देता है।

ट्रांसफॉर्मर वह युक्ति है जो विद्युत चुम्कीय येरेण (Electromagnetic induction) के सिद्धांत पर कार्य करती है। यह केवल a.c. पर कार्य करती है, d.c. पर नहीं।

अतः मल्टीस्टेज प्रवर्धकों में युग्मन हेतु मुख्य तौर पर यह दो युक्तियाँ, अर्थात् कैपेसिटर तथा ट्रांसफॉर्मर, प्रयुक्त की जाती हैं।

अतः, मल्टीस्टेज प्रवर्धकों में युग्मन की मुख्यतः निम्न विधियाँ होती हैं—

- (i)  $RC$  युग्मन ( $RC$  coupling)
- (ii) ट्रांसफोर्मर युग्मन (Transformer coupling)
- (iii) प्रत्यक्ष युग्मन (Direct coupling)

### § 1.7. मल्टीस्टेज प्रवर्धकों की आवृत्ति अनुक्रमा वर्क (Frequency Response Curve of Multistage Amplifiers) :

किसी प्रवर्धक का कार्य निवेश संकेत (Input signal) का प्रवर्धन करने का होता है। लेकिन प्रवर्धक को प्राप्त निवेश संकेत किसी एक विशेष आवृत्ति का नहीं होता। इनपुट सिग्नल में आवृत्तियों का परास (range) होता है। उस पौरे परास (range) में से कोई भी आवृत्ति उस इनपुट सिग्नल में हो सकती है।

उदाहरण के तौर पर मूल्य की घनि में 30 Hz से 18 kHz तक की सभी आवृत्तियाँ पायी जाती हैं। इस सिग्नल को ऑडियो सिग्नल भी कहते हैं।

इसलिये किसी प्रवर्धक के लिये आवश्यक है कि वह प्रत्येक आवृत्ति को समान रूप से प्रवर्धित करे। प्रवर्धक का विभिन्न आवृत्तियों पर लाभ (gain) जात करने के लिये ही आवृत्ति अनुक्रमा वर्क खींचा जाता है।

निवेश संकेत की आवृत्ति तथा बोल्ट्टा लाभ (voltage gain) के बीच खींचा गया ग्राफ आवृत्ति अनुक्रमा वर्क कहलाता है। चूंकि आवृत्ति की बहुत बड़ी सीमा के लिये यह ग्राफ खींचा जाता है, इसलिये सेमीलोग ग्राफ पेपर का प्रयोग किया जाता है।


ग्राफ पेपर पर  $x$ -अक्ष पर आवृत्ति तथा  $y$ -अक्ष पर बोल्ट्टे लाभ लेकर इस ग्राफ को खींचा जाता है। किसी प्रवर्धक के आवृत्ति अनुक्रमा वर्क से यह स्पष्ट हो जाता है कि विभिन्न आवृत्तियों पर प्रवर्धक का बोल्ट्टे लाभ (voltage gain) कितना है तथा आवृत्ति की किस रेज़ में इस प्रवर्धक की प्रयोग करना अर्थात् आवृत्ति की किस रेज़ में इस प्रवर्धक को प्रयोग करने पर संतोषजनक (satisfactory) बोल्ट्टे लाभ प्राप्त होगा।

मल्टीस्टेज प्रवर्धकों में विभिन्न किंवित्याँ लगाने के कारण विभिन्न प्रकार के मल्टीस्टेज प्रवर्धकों के आवृत्ति अनुक्रमा वर्क भी भिन्न होते हैं।

अतः, प्रत्येक कलिंग स्कीम के आवृत्ति अनुक्रमा वर्क का अध्ययन करना महत्वपूर्ण है। अगले कुछ खण्डों में लिभन कलिंग स्कीम को परिपथ, उनके घटकों का महत्व तथा उनकी आवृत्ति अनुक्रमा वर्क का विवरण दिया जा रहा है। आपसे अनुरोध है कि इनका ध्यानपूर्वक अध्ययन करें।

**RC युग्मित प्रवर्धकों में प्रत्येक दो स्टेजों में मध्य एक उच्च मान का संधारित  $C_C$  लगाया जाता है जिसको युग्मन संधारित (coupling capacitor) कहा जाता है। यह युग्मन संधारित एक स्टेज के a.c. आउटपुट को दूसरे स्टेज के इनपुट पर युग्मित (couple) करता है तथा दोनों स्टेजों की d.c. बायोसिंग को isolate करता है।**

$C_E$  बायोपास संधारित (by pass capacitor) है। यह एमीटर टर्मिनल के सारे a.c. घटकों को बायोपास कर देता है। यदि  $C_E$  संयोजित नहीं किया जाये तो  $R_E$  पर उत्पन्न a.c. बोल्ट्टे, इनपुट a.c. बोल्ट्टे पर प्रभाव डालेगी (अर्थात्  $V_{BE}$  की कम कर देती क्षमोक्ति ( $V_{BE} = V_B - V_E$  या  $V_{BE} = V_B - I_E R_E$ )। इससे प्रवर्धक का बोल्ट्टे लाभ (voltage gain) घट जायेगा। अतः,  $C_E$  लगाने से a.c. घटक  $R_E$  को बायोपास करके  $C_E$  से पास (pass) हो जाते हैं तथा  $R_E$  से केवल डी. सी. पास होती है। यदि  $C_E$  इनपुट सिग्नल की न्यूनतम आवृत्ति (lowest frequency) को आसानी से पास (pass) कर देता है, तो उच्च आवृत्तियाँ और भी आसानी से पास (pass) हो जायेगी ( $X_C = \frac{1}{2\pi f C}$ )। अतः  $C_E$  के मान का चुनाव इस प्रकार से किया जाता है जिससे न्यूनतम आवृत्ति पर इसका प्रतिशत एमीटर प्रतिरोध  $X_{CE}$ ,  $R_E$  की तुलना में काफी कम



चित्र 1.4- $RC$  युग्मित द्विवरण प्रवर्धक

**RC युग्मित प्रवर्धक में प्रयुक्त मुख्य घटकों का विवरण (Description of Main Components used in  $RC$  Coupled Amplifier)—** $RC$  युग्मित प्रवर्धक का basic building block विभिन्न सिंगल स्टेज प्रवर्धक में प्रवर्धन हेतु ड्रॉन्जिस्टर का के माध्यम से युग्मित (couple) किया जाता है। सिंगल स्टेज प्रवर्धक में प्रवर्धन हेतु ड्रॉन्जिस्टर का प्रयोग किया जाता है। ड्रॉन्जिस्टर की कॉमन एमीटर मोड में संयोजित किया गया है। सप्लाइ वोल्टेज  $V_{CC}$  डी. सी. बायोसिंग हेतु संयोजित की गई है।  $R_1$ ,  $R_2$ , तथा  $R_E$  बायोसिंग प्रतिरोध हैं।  $R_1$ ,  $R_2$  प्रवर्धक को पॉटेंशियल डिवाइडर बायोसिंग प्रदान करते हैं जिससे ड्रॉन्जिस्टर का आपरेटिंग विन्ड प्रवर्धन के समय अपने आउटपुट अभिलक्षणों के सक्रिय क्षेत्र (active region) में रहता है। इस प्रकार इनपुट सिग्नल ठीक प्रकार से प्रवर्धित हो जाता है तथा जब वह प्रवर्धित होकर आउटपुट पर प्राप्त होता है तो उसकी तरंग का आकार ठीक इनपुट तरंग के समान होता है अर्थात् तरंग के आकार में विरूपण (distortion) नहीं होता।

$RC$  युग्मित प्रवर्धकों में प्रत्येक दो स्टेजों में मध्य एक उच्च मान का संधारित  $C_C$  लगाया जाता है जिसको युग्मन संधारित (coupling capacitor) कहा जाता है। यह युग्मन संधारित एक स्टेज के a.c. आउटपुट को दूसरे स्टेज के इनपुट पर युग्मित (couple) करता है तथा दोनों स्टेजों की d.c. बायोसिंग को isolate करता है।

$C_E$  बायोपास संधारित (by pass capacitor) है। यह एमीटर टर्मिनल के सारे a.c. घटकों को बायोपास कर देता है। यदि  $C_E$  संयोजित नहीं किया जाये तो  $R_E$  पर उत्पन्न a.c. बोल्ट्टे, इनपुट a.c. बोल्ट्टे  $V_{BE} = V_B - I_E R_E$ )। इससे प्रवर्धक का बोल्ट्टे लाभ (voltage gain) घट जायेगा। अतः,  $C_E$  लगाने से a.c. घटक  $R_E$  को बायोपास करके  $C_E$  से पास (pass) हो जाते हैं तथा  $R_E$  से केवल डी. सी. पास होती है। यदि  $C_E$  इनपुट सिग्नल की न्यूनतम आवृत्ति (lowest frequency) को आसानी से पास (pass) कर देता है, तो उच्च आवृत्तियाँ और भी आसानी से पास (pass) हो जायेगी ( $X_C = \frac{1}{2\pi f C}$ )। अतः  $C_E$  के मान का चुनाव इस प्रकार से किया जाता है जिससे न्यूनतम आवृत्ति पर इसका प्रतिशत एमीटर प्रतिरोध  $X_{CE}$ ,  $R_E$  की तुलना में काफी कम

हो। व्यवहारिक तौर पर नदूनम आवृति पर  $X_{CE} \leq \frac{R_E}{10}$  हो। आडटप्ट पर जो भी प्रतिरोध संयोजित हो, उसे  $R_L$  से प्रकट किया गया है। अधिकांग, प्रबंधन के कई चरण (stage) प्रयुक्त किये जाते हैं। अतः  $R_L$  द्वारा आले स्टेज का इनपुट प्रतिरोध प्रकट किया जाता है।


**RC युग्मित प्रबंधक की कार्यशाली (Working of RC coupled amplifier)**—

चित्र १.४ में एक द्विचरण RC युग्मित प्रबंधक (Two stage multistage amplifier) का चित्र प्रदर्शित है। इसको two stage इसलिये कहा गया है क्योंकि इसमें प्रबंधक को दो स्टेज (अर्थात् दो ट्रांजिस्टर) हैं।

चित्र को देखने से जात होता है कि पहले स्टेज के कलक्टर पर प्राप्त सिग्नल (जो कि इस स्टेज का आडटप्ट सिग्नल भी है) को आगली स्टेज के बेस पर एक कोल्डिंग संधारित के द्वारा प्रदान (feed) किया जा रहा है अर्थात् दोनों स्टेजों के मध्य एक संधारित  $C_C$  लागा गया है जिसको कोल्डिंग संधारित कहते हैं। इसी प्रकार यदि दो से अधिक स्टेज वाला प्रबंधक होता है तो प्रत्येक दो स्टेज के मध्य कोल्डिंग संधारित प्रयोग किया जाता है।


जब a.c. सिग्नल को पहले स्टेज की बेस पर एलाई किया जाता है तो यह प्रवर्धित होकर कलक्टर प्रतिरोध  $R_C$  पर प्राप्त होता है।  $R_C$  पर प्राप्त इस प्रवर्धित सिग्नल को और अधिक प्रवर्धित करने के लिये इसे आले स्टेज की बेस पर एक युग्मन संधारित  $C$  (coupling capacitor) के माध्यम से दे देते हैं। इस प्रकार दूसरा स्टेज सिग्नल को और अधिक प्रवर्धित कर देता है। इस प्रकार कई स्टेजों (stages) प्रयोग में लाकर सिग्नल को अधिक प्रवर्धित (Amplify) किया जा सकता है।

बहुचरण RC प्रबंधकों में बाइपोलर जंक्शन ट्रांजिस्टरों (BJT) के अतिरिक्त फैल्ड एफेक्ट ट्रांजिस्टर (FET) का भी प्रयोग कर सकते हैं (चित्र १.५)। FET छोटा तथा हल्का होता है। BJT की ओपेशा इसका इनपुट प्रतिरोध भी अधिक प्राप्त होता है।




चित्र १.५—FET का प्रयोग करके RC युग्मित द्विचरण प्रबंधक

**RC युग्मित प्रबंधक का नोल्जे लाय जात करना (To find voltage gain of RC coupled amplifier)—** a.c. बोल्टज लाय जात करने के लिये  $RC$  युग्मित प्रबंधक (चित्र १.६)



चित्र १.६—RC युग्मित प्रबंधक


का a.c. तुल्य परिपथ (चित्र १.७) खोलना पड़ेगा। यह परिपथ खोलने के लिये निम्न बातों का ध्यान रखना पड़ता है—



चित्र १.७—a.c. तुल्य सर्किट

(1) सभी युग्मन संधारित तथा बाइपास संधारित को लघु परिपथत (short circuit) कर दीजिये।

(2) d.c. पावर सप्लाई को भी लघु परिपथ से प्रतिस्थापित (replace) कर दीजिये। a.c. तुल्य सर्किट बनाने के लिये  $V_{CC}$  को लघु परिपथत कर देते हैं जिसके कारण बिन्द (1) (चित्र १.६) पूर्णजित (ground) हो जाता है। इसलिये  $R_1$  तथा  $R_2$  दोनों बेस तथा  $\mu$  (ground) के बीच दिखाये गये हैं (चित्र १.७ देखें)।




चित्र १.८—ट्रांजिस्टरों को h-परिपाप्त मॉडल द्वारा प्रतिस्थापित किया जाना

बिन्दु (1) के भू (Ground) हो जाने के कारण शी  $R_C_1$  को कलवर  $C_1$  तथा भू (ground) के बीच दर्शाया गया है। इसी कारण  $R_{C2}$  को भी  $C_2$  तथा भू (ground) के बीच दर्शाया गया है।


साथ ही सभी संधारित्रों को लघु परिपथ का दिया गया है।  $R_E$  के समान्तर में  $C_E$  - होने के कारण तथा  $C_E$  को लघु परिपथ किये जाने के कारण  $R_E$  परिपथ में नहीं दिखाया गया है।

(चित्र 1.9) अर्थात् किसी प्रतिरोध के समान्तर में लघु परिपथ होने के कारण संयुक्त (combination) का तुल्य प्रतिरोध शून्य हो जाता है। अतः दोनों एप्लीकेट भू-संपर्कित (Grounded) दिखाये गये हैं।



चित्र 1.9—प्रतिरोध  $R_E$  का लघुपथ होना

चित्र 1.8 में ट्रांजिस्टरों के स्थान पर उनका  $h$ -परिमाप मॉडल (चित्र 1.10) ( $h$ -parameter model) दिखाया गया है।



चित्र 1.10—ट्रांजिस्टर का  $h$ -परिमाप सम्पूर्ण

यह लाभग्राहक मॉडल (approximate model) होने के कारण इसमें  $h_{oe}$  तथा  $h_{re}$  को नाप्य (neglect) माना गया है। चित्र 1.7 में ट्रांजिस्टर को  $h$ -model से replace करके चित्र 1.8 आप होता है।

$R_1$  तथा  $R_2$  समानान्तर में हैं इसलिये  $R_B = R_1 || R_2$

इसी प्रकार

$$R_{ac2} = R_{C2} || R_L = \frac{R_{C2} \cdot R_L}{R_{C2} + R_L}$$

जहाँ  $R_{ac2}$  दूसरे स्टेज का प्रत्यावर्ती भार (a.c. load) प्रतिरोध है।

लब्धि या लाभ अलग-अलग ज्ञात करने के लिये प्रत्येक स्टेज की आपको याद होगा कि एकल स्टेज प्रवर्धक का वोल्टेज लाभ होता है—

$$A_{v1} = -\frac{h_{fe} \cdot R_{ac2}}{h_{ie}}$$

इसी कारण दूसरे स्टेज का लाभ  $A_{v2} = -\frac{h_{fe} \cdot R_{ac1}}{h_{ie}}$

पहले स्टेज का लाभ  $A_{v1}$  ज्ञात करने के लिये  $R_{ac1}$  ज्ञात करना पड़ेगा।

चित्र को ध्यान से देखने पर पता चलता है कि पहले स्टेज का a.c. भार प्रतिरोध तीन प्रतिरोधों का समानन्तर संयुक्त रूप है, और वह तीन प्रतिरोध है  $R_{C1}$ ,  $R_B$  तथा  $h_{ie}$ ।

अर्थात्

$$R_{ac1} = R_{C1} || R_B || h_{ie}$$

अतः प्रथम स्टेज का वोल्टेज लाभ,

$$A_{v1} = -\frac{h_{fe} \cdot R_{ac1}}{h_{ie}}$$

अतः two stage amplifier का कुल लाभ,

$$A_{v_m} = A_1 \times A_2$$

यहाँ यह बात अति महत्वपूर्ण है कि  $A_{v1}$  का मान पहले प्रवर्धक के व्यक्तिगत लाभ (अर्थात्


उसके single stage gain) से कुछ कम होता है। इसका कारण यह है कि  $R_{C1}$  के समान्तर में दूसरे स्टेज का निवेश प्रतिबाधा (input impedance)  $h_{ie}$  तथा बेस प्रतिरोध (base resistance)  $R_B$  आ जाता है जिससे उसके  $R_{ac1}$  का मान कम हो जाता है।

ध्यान रखें यदि दो प्रवर्धक युग्मित किये जाते हैं तो दूसरे स्टेज की इनपुट प्रतिबाधा पहले स्टेज की लोड प्रतिबाधा के समानान्तर आ जाती है। इससे प्रथम स्टेज का प्रभावी लोड प्रतिरोध (a.c. लोड प्रतिरोध) कम हो जाता है तथा प्रथम स्टेज का वोल्टेज लाभ भी कम हो जाता है। इसको लोडिंग एफेक्ट कहते हैं।

$RC$  युग्मित प्रवर्धक का आवृत्ति अनुक्रिया कक्ष (Frequency Response Curve of RC Coupled Amplifier) — चित्र 1.11 में  $RC$  युग्मित प्रवर्धक का आवृत्ति अनुक्रिया कक्ष प्रदर्शित है।  $RC$  युग्मित प्रवर्धक के आवृत्ति अनुक्रिया कक्ष को तीन भागों में विभाजित किया गया है—निम्न आवृत्ति रेज (lower frequency range), मध्य आवृत्ति रेज (mid frequency range) तथा उच्च आवृत्ति रेज (high frequency range)।

$RC$  युग्मित प्रवर्धक का आवृत्ति अनुक्रिया कक्ष देखने से पता चलता है कि वोल्टेज लाभ एक निश्चित रेज (मध्य आवृत्ति रेज) के लिये ही नियंत्रित होता है तथा इस रेज में वोल्टेज लाभ को मिड-फ्रीक्वेंसी गेन (mid frequency voltage gain or  $A_{mid}$ ) कहा जाता है। कम आवृत्ति पर (निम्न आवृत्ति परास (range)) तथा बहुत अधिक पर (उच्च आवृत्ति परास (range)) पर वोल्टेज लाभ बहुत कम हो जाता है। मध्य आवृत्ति रेज जोकि लाभग्राहक 50 Hz से 20 kHz तक होती है, में ही वोल्टेज लाभ नियंत्रित रहता है।

$$A_V = V_O/V_I$$



चित्र 1.11—RC युग्मित प्रवर्धक का आवृत्ति अनुक्रिया वक्र

निम्न आवृत्तियों पर बोल्टेज लाभ कम होने के कारण (Why does the voltage gain falls at low frequency)—हम जानते हैं कि सधारित का प्रतिशत आवृत्ति पर निर्भर करता है।

अर्थात्

$$X_C = \frac{1}{\omega C} = \frac{1}{2\pi fC}$$

निम्न आवृत्ति रेज पर gain कम होने के दो मुख्य कारण निम्न हैं—

(i)  $RC$  युग्मित प्रवर्धक में दो स्टेजों को जोड़ने के लिये युग्मन संधारित  $C_C$  को प्रयोग किया जाता है। मध्य आवृत्ति रेज (Mid Frequency range) में आवृत्ति अधिक होने के कारण युग्मन संधारित का प्रतिशत कम होता है और हम इसे लाभ परिषय मान सकते हैं। किन्तु निम्न आवृत्ति रेज में आवृत्ति का मान इतना कम होता है कि जिसके कारण प्रतिशत अवधिक होने के कारण उस पर बोल्टापात (voltage drop) होता है तथा इससे सिग्नल की हानि होता है तथा लाभ घट जाता है। यदि इनपुट पर d.c. सिग्नल पर दिया जाये तो अविधिक अंतर हो जायेगा। इस प्रकार हम देखते हैं कि आवृत्ति को निम्न आवृत्ति रेज में कम करने पर आउटपुट बोल्टेज लाभ कम होने लगते हैं।

(ii) एमीटर संधारित  $C_E$  का कार्य एमीटर धारा के a.c. घटक को बाइपास करना होता है। यदि सिग्नल की आवृत्ति मध्य आवृत्ति परास (mid frequency) में है तो  $C_E$  का प्रतिशत  $\frac{1}{2\pi fC_E}$  कम होता तथा यह a.c. को बाइपास कर देगा। किन्तु यदि सिग्नल की आवृत्ति निम्न आवृत्ति (frequency) रेज में है तो  $C_E$  का प्रतिशत (reactance) बढ़ जाने से वह a.c. घटकों को पूरी तरह से बाइपास नहीं कर पायेगा। अतः a.c. घटकों का कुछ भाग अब एमीटर प्रतिरोध  $R_E$  से भी प्रवाहित होने लगेगा। इस कारण प्रवर्धक का शुद्ध (Net gain) कम हो जायेगा। इस प्रक्रिया को ऋणात्मक धारा फैडबैक (Negative current feedback) भी कहते हैं तथा इसकी विस्तृत

जानकारी आपको प्रवर्धकों में पुनः पराण (feedback in amplifiers) (chapter No. 3) में दी जायेगी।

उच्च आवृत्ति रेज में लाभ कम होने के कारण (Why does gain falls at high frequencies)—जैसा कि आवृत्ति अनुक्रिया वक्र से पता चलता है कि उच्च आवृत्तियों पर (अर्थात् high frequency range) में भी लाभ कम हो जाता है। इसके कारण निम्न हैं—

(i) किसी भी ट्रांजिस्टर के  $\beta$  का मान आवृत्ति पर निर्भर करता है।  $\beta$  का मान अधिक होता है जैसे अधिक  $\beta$  का मान होता है जिससे प्रवर्धक का लाभ बहुत कम हो जाता है।

चित्र 1.12— $\beta$  पर आवृत्ति का प्रभाव

चित्र 1.12)

चित्र 1.13 को ध्यान से दें।

जैसा कि आपने पढ़ा होगा कि ट्रांजिस्टर में दो संधियाँ होती हैं और इन संधियों पर depletion region के कारण ट्रांजिस्टर के तीनों घटनितों के बीच में धारिता (capacitance) उत्पन्न हो जाता है। इसे अंतः इलेक्ट्रॉड धारिता (inter electrode capacitance) कहते हैं। इन धारिताओं (capacitances) को

Capacitance  $C_{bc}$  बीस और कलक्टर के बीच होता है। इसलिये यह इनपुट को अडप्टर से जोड़ देता है। आवृत्ति अधिक होने पर  $C_{bc}$  का प्रतिशत अत्यंत कम हो जाता है।

इससे परिपथ में ऋणात्मक फीडबैक हो जाता है तथा लाभ कम हो जाता है।  $C_{be}$  का प्रभाव इनपुट माइक्रोफोन में होता है। अधिक आवृत्ति पर इसका प्रतिशत कम हो जाता है जिससे प्रवर्धक की इनपुट प्रतिबाधा घट जाती है तथा लाभ कम हो जाता है। यह धारिता को अंतः बायरिंग धारिता (interwinding capacitance) कहते हैं। मध्य आवृत्ति परास में इसका प्रभाव पता नहीं चलता क्योंकि इसका मान बहुत कम होती है (5 to 20 pF) किन्तु उच्च आवृत्ति पर यह महत्वपूर्ण हो जाते हैं तथा इसका प्रतिशत बहुत कम हो जाता है, जिससे लाभ भी कम हो जाता है।

(iii) प्रवर्धक परिपथ की संयोजक तारों की बीच में कुछ संधारिता होती है। इस संधारिता को अंतः बायरिंग धारिता (interwinding capacitance) कहते हैं। मध्य आवृत्ति परास में इसका प्रभाव पता नहीं चलता क्योंकि इसका मान बहुत कम होती है (5 to 20 pF) किन्तु उच्च आवृत्ति पर यह महत्वपूर्ण हो जाते हैं तथा इसका प्रतिशत बहुत कम हो जाता है, जिससे लाभ भी कम हो जाता है।

परास में इसका प्रभाव पता नहीं चलता क्योंकि इसका मान बहुत कम होती है (5 to 20 pF) किन्तु उच्च आवृत्ति पर यह महत्वपूर्ण हो जाते हैं तथा इसका प्रतिशत बहुत कम हो जाता है, जिससे लाभ भी कम हो जाता है।

बोल्टेज लाख एक्सीट (flat) होता है। इस आवृति रेज में परिपथ में जुड़ी धारियों के मान बदलने पर भी आउटपुट बोल्टेज लाखा अप्रभावित रहता है। इस आवृति रेज में कार्लिंगा धारियों का प्रतिशत  $\frac{1}{wC_C}$  का मान बहुत कम होता है तथा आवृति बढ़ने पर यह प्रतिशत प्रथम स्टेज के लोइंग को बढ़ा देता है जिससे लाख घट जाता है। ये दोनों फैक्टर लाखा एक दूसरे को नियन्त्रित कर देते हैं जिससे मध्य आवृति रेज में प्रवर्धक का बोल्टेज लाख लाखा नियन्त्रित रहता है।

इस आवृति रेज में ड्रॉबिस्टर की आनतिक धारियों के प्रतिशत बहुत अधिक हो जाते हैं। क्योंकि स्वयं ये धारियों के साथ समान्तर में होते हैं, अतः इन धारियों की तुल्य धारियों प्रतिशतों के साथ समान्तर में होते हैं, अतः इन प्रतिशतों को इस आवृति रेज में नाप्य मान लेते हैं।

अतः  $RC$  युग्मित रॉबिस्ट्र प्रवर्धक की मध्य आवृति रेज वह रेज है जिसमें सभी धारियों प्रतिशतों को उनसे सम्बन्धित प्रतिशतों की तुलना में नाप्य मानकर उनकी उपेक्षा (neglect) की जा सकती है।

इस प्रकार हम देखते हैं कि  $RC$  युग्मित प्रवर्धक का लाख मध्य आवृति रेज में नियन्त्रित रहता है। यह रेज 50 Hz से लाखा 20 kHz तक की होती है। यदि आवृति को 50 Hz से कम करें, (अर्थात् low frequency range की ओर जायें) या 20 kHz से अधिक (अर्थात् उच्च आवृति रेज की ओर जायें), तो लाख बहुत कम हो जाता है।

बैंड चौड़ाई (Band width) –  $RC$  युग्मित प्रवर्धक की आवृति अनुक्रिया कक्ष देखने से पता चलता है कि उसका लाख मध्य आवृति रेज के लिये ही नियन्त्रित ( $A_{mid}$ ) रहता है। उच्च आवृति तथा निम्न आवृति में यह लाख घट जाता है। इसलिये आवृति को वह सीमा तय करने की आवश्यकता होती है जिसके भौतिक प्रवर्धक के लाख को अच्छा कहा जा सके।

यदि किसी आवृति पर प्रवर्धक की लाख उसकी अधिकतम लाख ( $A_{mid}$ ) की 70.7% से अधिक है तो लाख को अच्छा कहा जा सकता है। मध्य आवृति क्षेत्र के दोनों ओर की आवृत्तियों के बीच मान जहाँ पर प्रवर्धक का लाख अधिकतम लाख का 70.7% हो जाता है, cut off frequency कहलाती है (चित्र 1.11)।

अर्थात्  $f_u$  तथा  $f_L$  कट-ऑफ आवृति है तथा इन पर प्रवर्धक का लाख अधिकतम लाख का 70.7% होगा।

$f_L$  चौंकिंग निम्न ओर पर है, इसलिये इसे न्यून कट ऑफ (Lower cut off frequency) आवृति कहते हैं।

$f_u$  चौंकिंग ऊपर पर है, इसे उच्च कट ऑफ आवृति (Higher cut off frequency) कहते हैं। इन frequencies का अन्तर  $f_u - f_L$  बैंड चौड़ाई या Band width कहलाता है।

बैंड चौड़ाई यह आवृति रेज है जिसमें प्रवर्धक का बोल्टेज लाख उसके अधिकतम लाख का 70.7% या उससे अधिक होता है।

"The range of frequencies over which the voltage gain of an amplifier is equal to (or greater than) 70.7 % of the maximum gain is known as Bandwidth."

ध्यान दें कि कट ऑफ आवृत्तियों पर बोल्टेज लाख अधिकतम लाख से 3 dB कम होता है।

माना कि अधिकतम बोल्टेज लाख (मिड-आवृत्तियों पर) =  $A_{mid}$

$$\text{कट ऑफ आवृत्तियों पर बोल्टेज लाख (dB)} = 20 \log A_{mid}$$

अतः अधिकतम बोल्टेज लाख तथा कट ऑफ आवृत्तियों पर बोल्टेज लाख में बंतर (dB में)

$$= 20 \log A_{mid} - 20 \log (0.707 A_{mid}) \text{ dB}$$

$$= 20 \log \left( \frac{A_{mid}}{0.707 A_{mid}} \right) \text{ dB}$$

$$= 20 \log 1.414 = 20 \log \sqrt{2}$$

अर्थः प्रवर्धक की बोल्टेज लाख आवृति सीमा होती है जिसमें उसका बोल्टेज लाख अधिकतम लाख से 3 dB कम हो जाता है।

'Bandwidth of an amplifier is the range of frequencies at the limits of which its voltage gain falls by 3 dB from the maximum gain.'

हमने देखा कि कट-ऑफ आवृत्तियों पर बोल्टेज लाख अधिकतम बोल्टेज लाख का 0.707 (या  $\frac{1}{\sqrt{2}}$ ) पुनरा हो जाता है। चौंकिंग पॉवर लाख बोल्टेज लाख के वर्ग (square) के समानुपाती होता है, अतः कट-ऑफ आवृत्ति पर योंपॉवर लाख अधिकतम योंपॉवर लाख का आधा होता है।

अतः कट-ऑफ आवृत्तियों को 3 dB आवृत्ति (3 dB frequencies) या अद्वैराकि उक्के करणों से कट-ऑफ आवृत्तियों को 3 dB आवृत्ति (3 dB frequencies) या अद्वैराकि होती है जिसके भौतिक प्रवर्धक के लाख को अच्छा कहा जाता है।

अवृत्ति (Half power frequencies) भी कहा जाता है।

"कट-ऑफ आवृत्तियों तक होती है जिन पर प्रवर्धक का बोल्टेज लाख उसके अधिकतम मान का 70.7% हो जाता है।"

"Cut off frequencies are those frequencies were the voltage gain of an amplifier falls to 70.7 % of its maximum value."

$RC$  युग्मन के युग्मदोष व उन्नयन (Merits and demerits and applications of  $RC$  coupling) –

जुगाई (Merits) –

1. इसका आवृति अनुक्रिया कक्ष बहुत अच्छा होता है तथा इसका लाख पूरे औडियो रेज में लाखा नियन्त्रित रहता है। इस प्रकार आौडियो रेज में प्रयोग करने के लिये कहते हैं।

2. इसमें प्रतिशत तथा संधारितों को प्रयोग होता है जो अस्ति सस्ते होते हैं।

3. प्रतिशत व संधारित जेटे आवार के होने के कारण परिपथ छोटा होता है।

दोष (Demerits) –

1. युग्मन के लिये संधारित का प्रयोग करते हैं। संधारित को प्रतिशत निम्न आवृत्तियों पर बहुत अधिक होता है। अतः निम्न आवृत्तियों के लिये इसका प्रयोग नहीं कर सकते।

2. यह प्रतिबाधा मैचिंग (impedance matching) प्रदान नहीं कर पाता। इसकी आडयूट प्रतिबाधा बहुत अधिक होती है (फ्लोओम में) यदि प्रवर्षक के आउटपुट पर लाउडस्पीकर (loudspeaker) लगा हो, तो सीकर को बहुत कम शाक्ति प्राप्त हो पाती है। (प्रतिबाधा मैचिंग (impedance matching) की अधिक जानकारी पाठ-2 में दी गयी है।)

#### अनुप्रयोग (Applications)—

RC कार्लिंग स्कीम के मुख्य अनुप्रयोग ऑडियो प्रवर्षकों में होता है, जैसे कि—

1. रिकॉर्ड लेचर (record players)
2. टेप रिकॉर्डर (tape recorder)
3. पब्लिक एड्रेस सिस्टम्स (public address system)
4. रेडियो रिसीवर (radio receiver)
5. टीवी वीडियो रिसीवर (television receiver)

"This is the most popular and widely method of coupling because it is cheap and provides excellent audio fidelity over a wide range of frequency. It is usually employed for voltage amplification. A coupling capacitor  $C_C$  is used to connect the output of first stage to the input of the second stage and so on.

The resistances  $R_1$ ,  $R_2$  and  $R_E$  form the biasing and stabilisation network. The emitter bypass capacitor offers low reactance path to the signal. Without it, the voltage gain of each stage would be lost. The coupling capacitor  $C_C$  transmits a.c. signal but blocks d.c. This prevents d.c. interference between various stages and the shifting of operating point.

**Operation.** When a.c. signal is applied to the base of the first transistor, it appears in the amplified form across its collector load  $R_C$ . The amplified signal developed across  $R_C$  is given to base of next stage through coupling capacitor  $C_C$ . The second stage does further amplification of the signal. In this way, the cascaded stages amplify the signal and the overall gain is considerably increased.

Note that total the gain of a practical multistage amplifier is less than the product of the gains of individual stages. It is because when a second stage is made to follow the first stage, the effective load resistance of first stage is reduced due to the shunting effect of the input resistance of second stage. This reduces the gain of the stage which is loaded by the next stage. For instance, in a 3-stage amplifier, the gain of first and second stages will be reduced due to loading effect of next stage. However, the gain of the third stage which has no loading effect of subsequent stage, remains unchanged. The overall gain shall be equal to the product of the gains of three stages.

**Frequency response.** Voltage gain drops off at low and high frequencies whereas it is uniform over mid-frequency range. This behaviour of the amplifier is explained below :

- (i) At low frequencies, the reactance of coupling capacitor  $C_C$  is quite high and hence very small part of signal passes from one stage to

the next stage. Moreover,  $C_E$  cannot shunt the emitter resistance  $R_E$  effectively because of its large reactance at low frequencies. These two factors cause a falling off voltage gain at low frequencies. At high frequencies, the reactance of  $C_C$  is very small and it behaves as a short circuit. This increases the loading effect of next stage and the voltage gain. Moreover, at high frequency, capacitive reactance of base-emitter junction is low which increases the base current. This reduces the current amplification factor  $\beta$ . Due to these two reasons, the voltage gain drops off at high frequencies.

(ii) At mid-frequencies, the voltage gain of the amplifier is constant. The effect of coupling capacitor in this frequency range is such so as to maintain a uniform voltage gain. Thus, as the frequency increases in this range, reactance of  $C_C$  decreases which tends to increase the gain. However, at the same time, lower reactance means higher loading of first stage and hence lower gain. These two factors almost cancel each other, resulting in a uniform gain at mid frequency range.

#### Advantages—

- (i) It has excellent frequency response. The gain is constant over the audio frequency range which is the region of most importance for speech, music etc.
- (ii) It has lower cost since it employs resistors and capacitors which are cheap.
- (iii) The circuit is very compact as the modern resistors and capacitors are small and extremely light.

#### Disadvantages—

- (i) The RC coupled amplifiers have low voltage and power gain. It is because the low resistance presented by the input of each stage to the preceding stage decreases the effective load resistance ( $R_{ac}$ ) and hence the gain.
- (ii) They have the tendency to become noisy with age, particularly in moist climates.
- (iii) Impedance matching is poor. It is because the output impedance of RC coupled amplifier is several hundred ohms whereas that of a speaker is only a few ohms. Hence, little power is transferred to the loudspeaker.


#### Applications—

The RC coupled amplifiers have excellent audio fidelity over a wide range of frequency. Therefore, they are widely used as voltage amplifiers, e.g. in the initial stages of public address system. However, because of poor impedance matching, RC coupling is not used in the final stages."

## 20 इलेक्ट्रॉनिक युक्तियाँ एवं परिपथ

### § 1.9. टांसफॉर्मर युक्ति (Transformer Coupling) :

टांसफॉर्मर युक्ति निषिद्ध में एक प्रवर्धन स्टेज की a.c. अडिप्पुट बोल्टेज को आते प्रवर्धन स्टेज के इनपुट में युक्ति करने हेतु टांसफॉर्मर का प्रयोग किया जाता है। चित्र 1.14 में प्रवर्धन के दो स्टेजों के मध्य टांसफॉर्मर कलिंग प्रदर्शित की गई है।



चित्र 1.14—दो प्रवर्धन स्टेजों को टांसफॉर्मर द्वारा युक्ति करना

प्रतीरोध  $R_C$  का म्यान टांसफॉर्मर की प्राथमिक कुण्डली (primary winding) ने ले लिया है। टांसफॉर्मर के द्वितीयक कुण्डली (secondary winding) को आले स्टेज के बोर्डसे साकिंट की बोल्टेज डिवाइडर (voltage divider) के बीच के बिन्द (या दूसरे शब्दों में  $R_1$  और  $R_2$  के बीच के बिन्द) तथा बेस के बीच में जोड़ा गया है (इस बात को घानपूर्वक समझ लो)  $RC$  युक्ति प्रवर्धक में यह दोनों बिन्द सीधे जुड़े हुये थे, पर टांसफॉर्मर युक्ति प्रवर्धक (transformer coupled amplifier) में इन दोनों बिन्दओं के बीच में टांसफॉर्मर (transformer) की द्वितीयक कुण्डली (secondary winding) है (यदि यह बात याद रख लें, तो इसका सर्किट याद करना अल्पत रसल हो जायेगा)।

यदि चित्र 1.14 का ध्यान से अध्ययन किया जाये तो एक मुख्य बात यह पता चलती है कि किसी युक्ति संघारित को प्रयोग नहीं किया गया है।  $RC$  युक्ति प्रवर्धक में युक्ति संघारित एक स्टेज की dc को दूसरे स्टेज में पहुँचने से रोकता था तो फिर यह कार्य यहाँ कौन करता है? अनुमान (guess) लगा करके देखें।

यदि आपका उत्तर टांसफॉर्मर है तो आपका उत्तर बिल्कुल ठीक है। टांसफॉर्मर की प्राइमरी व सेकेन्डरी कुण्डलियों के बीच में d.c. पथ (path) नहीं होता। प्राइमरी से सेकेन्डरी में सिर्फ a.c. बोल्टेज ही दोस्तर हो सकती है।

टांसफॉर्मर युक्ति प्रवर्धक में प्रयुक्त घटकों का विवरण (Description of main components used in transformer coupled amplifier)—चित्र 1.14 में प्रयुक्त टांसफॉर्मर युक्ति प्रवर्धक में दो नियंत्रित स्टेज प्रवर्धकों को टांसफॉर्मर द्वारा युक्ति किया गया है। प्रत्येक स्टेज में प्रवर्धन हेतु टांजिस्टर का प्रयोग किया गया है। टांजिस्टर को कॉमन एमिटर मोड (CE mode) में संयोजित किया गया है। सालाई बोल्टेज  $V_{CC}$  d.c. बायसिंग हेतु संयोजित की गई है।  $R_1$ ,  $R_2$  तथा  $R_E$  बायसिंग प्रतिरोध हैं, जो कि प्रवर्धक को पोर्टेशनल डिवाइडर बायसिंग प्रदान करते हैं।

दो स्टेजों को युक्ति करने हेतु टांसफॉर्मर को प्रयोग किया गया है। टांसफॉर्मर द्वारा दो स्टेजों के मध्य डी. सी. isolation प्रदान किया जाता है। टांसफॉर्मर को प्रयोग किया गया है। टांसफॉर्मर के माध्यम से pass होते हैं।

टांसफॉर्मर युक्ति प्रवर्धक की कार्यप्रणाली (Working of multistage transformer coupled amplifier)—पहले टांजिस्टर के बेस पर बोल्टेज सिग्नल एलाइंड करने पर वह कलिंग टांसफॉर्मर के प्राइमरी  $P$  पर प्रवर्धित होकर प्राप्त होता है (न्यूमोटिक कलिंग टांसफॉर्मर का प्राइमरी पहले टांजिस्टर के कलक्टर पर संयोजित है)। प्राइमरी  $P$  पर प्राप्त इस बोल्टेज को टांसफॉर्मर के सेकेन्डरी ( $S$ ) के माध्यम से आली स्टेज के बेस में इनपुट करके और अधिक प्रवर्धित किया जाता है।  $RC$  कलिंग की तुलना में टांसफॉर्मर कलिंग का मुख्य लाभ यह है कि  $V_{CC}$  द्वारा सप्लाइ की जाने वाली सम्पूर्ण d.c. बोल्टेज कलक्टर पर उपलब्ध रहती है क्योंकि प्राइमरी बाइंडिंग का d.c. प्रतीरोध बहुत कम होता है (केवल कुछ ओम) (ध्यान दें कि  $RC$  कलिंग स्कीम में प्रतीरोध  $R_C$  पर voltage drop होता है तथा अनावश्यक पावर loss होता है)। जब प्रवर्धक को पावर प्रवर्धक (power amplifier) के रूप में प्रयोग किया जाता है, तो पावर को consider करना महत्वपूर्ण होता है।

कलिंग हेतु टांसफॉर्मर के प्रयोग से न केवल power का loss कम होता है बल्कि उपर्युक्त प्रतिबाधा मैचिंग (impedance matching) भी होती है। टांसफॉर्मर के टर्न-अनुपात (turn-ratio) का उपर्युक्त चुनाव करके किसी भी लोड को प्रवर्धक की आडिप्पुट प्रतिबाधा से मैच (match) किया जा सकता है। इससे लोड को अधिकतम शाक्ति प्राप्त होती है। प्रतिबाधा मैचिंग के विषय में आप अध्याय-2 में विस्तृत रूप से पढ़ो।

टांसफॉर्मर युक्ति प्रवर्धक का आवृत्ति अनुक्रम्य कक्ष (Frequency response curve of transformer coupled amplifier)—टांसफॉर्मर युक्ति प्रवर्धक की आवृत्ति अनुक्रिया (चित्र 1.15) को समझने हेतु टांसफॉर्मर की कार्यप्रणाली तथा तुल्य परिपथ (equivalent circuit) का ज्ञान आवश्यक है। निम्न आवृत्तियों पर टांसफॉर्मर की प्राथमिक (primary) कुण्डली का प्रतिवर्धत (reactance) कम होने के कारण लाभ बहुत कम हो जाता है (तर्कि  $X_L = 2\pi fL$ )। साथ है कि d.c. इनपुट देने पर (अर्थात  $f = 0$  पर) लाभ शून्य हो जायेगा। उच्च आवृत्तियों पर कुण्डली के चक्करों (turns) की धारिता बाइपास संघारित की तरह कार्य करती है तथा लाभ कम हो जाता है। उच्च आवृत्तियों पर टांसफॉर्मर की प्राइमरी व सेकेन्डरी कुण्डलियों के मध्य उपस्थित स्ट्रै-धारितायें (stray capacitances) भी लाभ को कम कर देते हैं। इस प्रकार कुछ आवृत्तियों पर अधिक लाभ प्राप्त होती है तथा कुछ आवृत्तियों पर कम। इसलिये इस प्रकार की युक्ति से तरंग रूप (wave form) में आवृत्ति विरूपण (frequency distortion) हो जाता है।

चित्र 1.15 में एक विशेष आवृत्ति ( $f_r$ ) पर लाभ काफी अधिक है। इसका कारण यह है कि टांसफॉर्मर की कुण्डली का प्रेरकत तथा उसके चक्करों के बीच की धाराता के कारण एक समानात्म अनुनादीय परिपथ (resonance circuit) बन जाता है जिससे लाभ उस प्रियोरिटी पर अधिक हो जाता है। चित्र 1.15 में प्रदर्शित बहुत अधिक होती है जिससे लाभ उस प्रियोरिटी पर अधिक हो जाता है।

आवृति अनुक्रिया यह बीचिया नहीं होता। लाख (gain) बहुत छोटी से आवृति रेख में ही विचरण (variation) होता है। अतः, विषयक आवृतियों पर प्रवर्धन का लाख असम-असम होने के कारण यह प्रवर्धन यह असम-असम होने के कारण विषयक आवृति का समान रूप से विचरित नहीं कर पाता। अतः, ट्रांसफॉर्मर युक्तियां आवृति के ओडियो सिग्नलों के प्रवर्धन हेतु प्रयुक्त नहीं किये जाते। इनको रेडियो आवृति के प्रवर्धन हेतु प्रयुक्त किया जाता है। ट्रांसफॉर्मर कीपिंग को मुख्य रूप से प्रतिबाधा मैचिंग दे भवुत किया जाता है।

ट्रांसफॉर्मर क्लिपिंग के गुण, दोष तथा अनुप्रयोग (Merits, demerits and application of transformer coupling) –

**गुण-**


1. यह बहुत अच्छी प्रतिबाधा मैचिंग (excellent impedance matching) प्रदान करती है।
2. मैचिंग के कारण यह अधिक लाख लाख प्रदान करता है।
3. इसकी दृष्टि अधिक होती है।
4. इसमें power loss कम होता है।

**दोष-**

1. यह बहुत अच्छी प्रतिबाधा मैचिंग के साथ परिवर्तित करती है।
2. मैचिंग के कारण यह अधिक लाख लाख प्रदान करता है।
3. इसकी दृष्टि अधिक होती है।
4. इसमें power loss कम होता है।

**अनुप्रयोग-**

1. मुख्यतः ट्रांसफॉर्मर युक्ति का प्रयोग श्रीतबाधा (impedance) मैचिंग के लिये किया जाता है। अगले पाठ में श्रीत वार प्रवर्धकों के बारे में पढ़ें। यह वार प्रवर्धक बहुवर्त्य प्रवर्धकों में अल्टिम स्टेज के रूप में प्रयोग किये जाते हैं तथा इनका मुख्य कार्य लोड को अधिकतम राफिं प्रदान करना होता है। इसके लिये ट्रांसफॉर्मर प्रयोग करते हैं जो प्रवर्धक की आउटपुट प्रतिबाधा को भार श्रीतबाधा (load impedance) से नैच करते हैं।
2. रेडियो आवृति संकेत (radio frequency signals) प्रवर्धित करने के लिये ट्रांसफॉर्मर युक्ति प्रयोग किया जाता है। यह आवृति रेडियो तथा T.V. माहक (receivers) में किन रूप में होती है—



1. **रेडियो रिसीवर (Radio Receiver)–**  
मध्यम तरंग (medium wave) 550 kHz – 1600 kHz  
क्षुर तरंग (short wave) 3 MHz – 30 MHz
2. **टी.वी. रिसीवर (T.V. Receiver)–**  
54 MHz – 216 MHz

"A coupling transformer is used to feed the output of one stage to the input of the next stage. The primary  $P$  of this transformer is made the collector load and its secondary  $S$  gives input to the next stage.

*Operation. When an a.c. signal is applied to the base of first transistor, it appears in the amplified form across primary  $P$  of the coupling transformer. The voltage developed across primary is transferred to the input of the next stage by the transformer secondary. The second stage provides amplification in an exactly same manner.*

*Frequency response. Frequency response is rather poor, i.e., gain is constant only over a small range of frequency. The output voltage is equal to the collector current multiplied by reactance of primary. At low frequencies, the reactance of primary begins to fall, resulting in decreased gain. At high frequencies, the output voltage and hence gain. It follows, therefore, that there will be disproportionate amplification of frequencies in a complete signal such as music, speech etc. Hence, transformer-coupled amplifier introduces frequency distortion.*

#### Advantages –


- (i) No signal power is lost in the collector or base resistor.
- (ii) An excellent impedance matching can be achieved in a transformer coupled amplifier. It is easy to make the inductive reactance of primary equal to the output impedance of the transistor and reactance of secondary equal to the input impedance of next stage.
- (iii) Due to excellent impedance matching, transformer coupling provides higher gain.

#### Disadvantages –

- (i) It has a poor frequency response, i.e., the gain varies considerably with frequency.
  - (ii) The coupling transformers are bulky and fairly expensive at audio frequencies.
  - (iii) Frequency distortion is higher, i.e., low frequency signals are less amplified as compared to the high frequency signals.
  - (iv) Transformer coupling tends to introduce hum in the output.
- Applications. Transformer coupling is mostly employed for impedance matching.*

### § 1.10. प्रत्यक्ष युक्ति (Direct coupling) :

यदि दो स्टेजों को बिना किसी युक्ति रखिं (coupling device) का प्रयोग किये सीधा जोड़ दिया जाये, तो इस प्रकार के युक्ति को प्रत्यक्ष युक्ति (direct coupling) कहते हैं। (चित्र 1.16)।



चित्र 1.16—द्विटेज प्रत्यक्ष युक्ति प्रवर्धक

चित्र 1.16 से स्पष्ट है कि दोनों स्टेजों को directly जोड़ा गया है क्या किसी युक्ति का प्रयोग नहीं किया गया है।

यदि आरोपित सिग्नल की आवृत्ति बहुत कम हो (10 Hz या उससे कम) तो युक्ति संधारित (coupling capacitor) को प्रयोग नहीं किया जा सकता। क्यों? अनुमान (guess) लायें।

आपने पहा होगा कि संधारित का प्रतिशत (reactance)  $\frac{1}{\omega C}$  होगा है।


अर्थात्

$$X_C = \frac{1}{\omega C} = \frac{1}{2\pi f C}$$

यदि Input a.c. signal की आवृत्ति (frequency) अत्यधिक कम है तो  $X_C$  का मान अधिक होगा। इसलिये कम आवृत्ति वाले सिग्नल के संधारित को प्रतिशत (reactance) का मान अधिक होने के कारण सिग्नल में अत्यधिक हानि (loss) होगा तथा वह प्रवर्धित (amplify) नहीं हो पायेगा। साथ है कि d.c. सिग्नल के प्रवर्धन करने हेतु प्रत्यक्ष युक्ति किया जाता है क्योंकि किसिंग कैमोसिटर या द्रासफॉर्मर d.c. को pass नहीं कर पाते।

इसलिये निम्न आवृत्ति सिग्नलों (विशेषका d.c. सिग्नल) के प्रवर्धन हेतु प्रत्यक्ष युक्ति प्रवर्धक (direct coupled amplifiers) प्रयोग में लाये जाते हैं। इन सर्किटों को निशेषतया अभिलिप्त (especially design) करता है जिससे  $V_{BE}$  तथा  $\beta$  के तापमान से साथ बदलाव होने पर कलटर थारा तथा बोल्टेज पर कोई प्रभाव न पहुँचे।

प्रत्यक्ष युक्ति प्रवर्धक का आवृत्ति अनुक्रिया कक्ष (Frequency response of direct coupling)— आवृत्ति अनुक्रिया कक्ष (1.17) में प्रत्यक्ष युक्ति प्रवर्धक (direct coupling amplifier) का आवृत्ति अनुक्रिया बहु दिखाया गया है। इसकी सबसे खास बात यह है कि निम्न आवृत्ति पर ज्ञाती अनुक्रिया सामान (flat) रहती है अर्थात् ताप Gain नियत रहता है।



चित्र 1.17—प्रत्यक्ष युक्ति प्रवर्धक का आवृत्ति अनुक्रिया कक्ष

of direct coupling)—  
जूँग—

- (1) d.c. प्रवर्धन तथा निम्न आवृत्ति प्रवर्धन हेतु उत्तम होता है।
- (2) डीजिस्टर की आन्तरिक धारिता।

1. सिग्नल बिन्दु ताप के प्रवर्धन से शिफ्ट हो जाता है।
2. उच्च आवृत्तियों का प्रवर्धन नहीं हो पाता।

अनुप्रयोग (Applications)—

जैसे कि बाया जा चुका है कि निम्न आवृत्ति अनुप्रयोगों (Low frequency applications) में प्रत्यक्ष युक्ति प्रयोग में लाते हैं, जैसे—

1. Photo electric Current Amplification.
2. Thermocouple Current Amplification.

"There are many applications in which extremely low frequency (< 10Hz) signals are to be amplified, e.g., amplifying photo-electric current, thermo-couple current, etc. The coupling devices such as capacitors and transformers cannot be used because the electrical sizes of these components become very large at extremely low frequencies. Under such situations, one stage is directly connected to the next stage without any coupling device. This type of coupling is known as direct coupling.

The output from the collector of first transistor is fed to the input of the second transistor and so on. The weak signal is applied to the input of first transistor. Due to transistor action, an amplified output is obtained across the collector load  $R_C$  of next

transistor. This voltage drives the base of the second transistor and amplified output is obtained across its collector load. In this way direct coupled amplifier raises the strength of weak signal.

#### Advantages—

- The circuit arrangement is simple because of minimum use of resistors.
- The circuit has low cost because of the absence of expensive coupling devices.

#### Disadvantages—

- It cannot be used for amplifying high frequencies.
- The operating point is shifted due to temperature variations.

### § 1.11. विभिन्न क्रियां स्कीम की तुलना (Comparison of different type of coupling) :

विभिन्न प्रकार की क्रियांग का तुलना तालिका 1.7 में प्रदर्शित है।

तालिका 1.7


Type of coupling	Coupling device	Frequency response	Cost	Impedance matching	Use
RC coupling	Capacitor	Excellent in audio frequency range	Less	Not good	Voltage amplification
Transformer coupling	Transformer	Poor	More	Excellent	Power amplification & impedance matching
Direct coupling	No coupling device used	Best at low frequencies and d.c.	Least	Good	For low frequency amplification

### § 1.12. टांसफोर्मर एवं प्रतिरोध संधारित्र का संयुक्त युग्मन (Combination of Transformer and RC coupling) :

टांसफोर्मर युग्मन तथा RC युग्मन का संयुक्त संयोजन (combination) भी प्रयुक्त किया जा सकता है। चित्र 1.18 में संयुक्त (combination) युग्मन प्रदर्शित किया गया है। सेज  $Q_1$  को स्टेज  $Q_2$  से RC युग्मित कर दिया गया है। इससे अधिक प्रवर्धन प्राप्त किया जा सकता है। सेज  $Q_2$  को लोड से टांसफोर्मर युग्मित किया गया है। इससे प्रतिबाधा मैचिंग प्राप्त की जाती है।

### § 1.13. डिफरेंस प्रवर्धक (Difference Amplifier) :

डिफरेंस प्रवर्धक वह होता है जिसका आउटपुट का मान उसके दो इनपुट सिग्नलों के अन्तर के समानुभावी होता है। यह एक महत्वर्ण परिपथ है तथा इसको IC OPAMP में उच्च वोल्टेज लाभ उत्पन्न करने हेतु प्रयुक्त किया जाता है।



चित्र 1.18—संयुक्त युग्मन

यदि डिफरेंस प्रवर्धक को दो इनपुट  $v_{in1}$  तथा  $v_{in2}$  दिये जायें, तो आउटपुट सिग्नल  $v_o$  का मान  $v_{in1}$  तथा  $v_{in2}$  के अन्तर के समानुभावी होता है, होगा अर्थात्

$$v_o \propto v_{in1} - v_{in2}$$

$$v_o = A_d (v_{in1} - v_{in2})$$

$A_d$  को प्रवर्धक का डिफरेंशियल प्रवर्धक कहा जाता है।

डिफरेंशियल प्रवर्धक में दो अनुरूपित (matched) ट्रांजिस्टर (BJT या FET) प्रयुक्त किये जाते हैं। डिफरेंशियल प्रवर्धक के चार बन्ध (configuration) होते हैं—


- द्विय इनपुट संयुक्त आउटपुट (dual-input balanced-output)
- द्विय इनपुट असंयुक्त आउटपुट (dual-input unbalanced-output)
- एकल इनपुट संयुक्त आउटपुट (single-input balanced-output)
- एकल इनपुट असंयुक्त आउटपुट (single-input unbalancecd-output)

यदि प्रवर्धक में दो इनपुट सिग्नल प्रयुक्त की तरह द्विय इनपुट (dual input) कहा जाता है। यदि उसमें केवल एक इनपुट प्रयुक्त की जाये तो वह एकल इनपुट (single input) कहलाता है।

यदि आउटपुट वोल्टेज ट्रांजिस्टरों के दो कलकटरों के मध्य प्राप्त की जाये तो वह संयुक्त आउटपुट (balanced output) कहलाती है। यदि आउटपुट किसी एक कलकटर (collector) तथा  $\mu$  (ground) के मध्य ली जाये तो वह असंयुक्त आउटपुट (unbalanced output) कहलाती है।

प्रचलन (Operation)—चित्र 1.19 में dual input-balanced output डिफरेंस प्रवर्धक का परिपथ दिखाया गया है। दो इनपुट सिग्नल  $v_{in1}$  तथा  $v_{in2}$  को ट्रांजिस्टर  $Q_1$  तथा  $Q_2$  की बैस  $B_1$  तथा  $B_2$  पर आरोपित (apply) किया जाता है। आउटपुट वोल्टेज को कलकटरों  $C_1$  तथा  $C_2$  के मध्य प्राप्त किया जाता है।

डिफरेंसियल मोड इनपुट (Differential mode input)—यदि डिफरेंस प्रवर्धक के इनपुट पर आरोपित सिग्नल विपरीत भूवता (opposite polarity) के हों (अर्थात्  $180^\circ$  कलान्तर में हो), तो इन्हे डिफरेंस मोड इनपुट (difference mode input) कहते हैं। इससे एक ट्रांजिस्टर की कलकटर घास बढ़ने पर दूसरे ट्रांजिस्टर की कलकटर घास उत्तीर्ण ही घट जायेगी। यदि  $Q_1$  की



किन्तु 1.19—दृ-इनपुट संयुक्ति डिफेरेंस प्रबन्धक

कलक्टर धारा बढ़ती है तो  $Q_2$  की कलक्टर धारा घट जायगी। इससे  $Q_1$  की कलक्टर वोल्टेज कम हो जायेगी और  $Q_2$  की कलक्टर वोल्टेज बढ़ जायेगी। इस प्रकार दोनों आउटपुट टर्मिनलों के मध्य हिफेरेंस वोल्टेज बढ़ता है। आउटपुट हिफेरेंस वोल्टेज के अनुपात को डिफेरेंशियल मोड लाभ (differential mode gain,  $A_{DM}$ ) कहते हैं।

**कॉमन मोड इनपुट** (Common mode input)—यदि डिफेरेंस प्रबन्धक के इनपुट पर आरोपित सिग्नल का आधारम तथा कला समान हो तो इसे कॉमन मोड इनपुट कहते हैं। इससे दोनों ट्रांजिस्टरों की कलक्टर धारा समान रूप से परिवर्तित होगी। अतः दोनों कलक्टरों पर बोल्टेज समान होगी। अतः दोनों कलक्टरों के मध्य शून्य वोल्टेज ब्रात होगा।

इनपुट के लिये शून्य आउटपुट प्रदान करता है।

वास्तव में कॉमन मोड इनपुट देने पर भी प्रवर्धक के आउटपुट पर बहुत कम मान का सिग्नल प्राप्त होता है। कॉमन मोड आउटपुट सिग्नल तथा कॉमन मोड इनपुट सिग्नल के मानों के अनुपात को कॉमन मोड लाभ (common mode gain,  $A_{CM}$ ) कहा जाता है।

**कॉमन मोड अस्थीकरण अनुपात CMRR** (Common mode rejection ratio)— $A_{DM}$  तथा  $A_{CM}$  के अनुपात को CMRR कहते हैं।


$$\text{CMRR} = \frac{A_{DM}}{A_{CM}}$$

यहाँ,  $A_{DM}$  : डिफेरेंशियल मोड लाभ

$A_{CM}$  : कॉमन मोड लाभ

ध्यान रखें कि एक अच्छे हिफेरेंस प्रबन्धक के CMRR का मान उच्च होना चाहिये।

अन्तरण प्रबन्धक का बोल्टेज लाभ (Voltage gain of difference amplifier)—  
बोल्टेज लाभ ज्ञात करने के लिये हिफेरेंस प्रबन्धक का a.c. तुल्य परिपथ बनाते हैं (किन्तु 1.20)।



किन्तु 1.20—ac तुल्य परिपथ

इसमें सभी d.c. वोल्टेज स्रोतों को लघुपरिषिथ (short circuit) कर देते हैं तथा ट्रांजिस्टर के स्थान पर उसका  $h$ -परामिटर तुल्य परिपथ बना देते हैं। चूंकि दोनों ट्रांजिस्टर Matched होते हैं, इसलिये दोनों का  $h_{ie}$  तथा  $h_{fe}$  समान लिया गया है।

$$V_{in1} - i_{b1} h_{ie} - (i_{e1} + i_{e2}) R_E = 0$$

$$V_{in1} - i_{b1} h_{ie} - h_{fe} (i_{b1} + i_{b2}) R_E = 0 \quad [\text{चूंकि } i_c \equiv h_{fe} i_b]$$

$$V_{in1} = (h_{ie} + h_{fe} R_E) i_{b1} + R_E h_{fe} i_{b2} \quad \dots(1)$$

$$V_{in2} = R_E h_{fe} i_{b1} + (h_{ie} + h_{fe} R_E) i_{b2} \quad \dots(2)$$

$$\text{समीकरण (1) व (2) को हल करने पर।}$$

$$i_{b1} = \frac{(h_{ie} + h_{fe} R_E) V_{in1} - R_E (h_{fe}) V_{in2}}{(h_{ie} + h_{fe} R_E)^2 - (h_{fe} R_E)^2} \quad \dots(3)$$

$$i_{b2} = \frac{(h_{ie} + h_{fe} R_E) V_{in2} - R_E h_{fe} V_{in1}}{(h_{ie} + h_{fe} R_E)^2 - (h_{fe} R_E)^2} \quad \dots(4)$$

आउटपुट बोल्टेज,

$$V_o = V_{C2} - V_{C1} = -R_C i_{C2} - (-R_C i_{C1}) = R_C (i_{C1} - i_{C2}) \quad (\text{चूंकि } i_c = h_{fe} i_b)$$

समीकरण (3) व (4) का मान रखने पर,

$$= h_{fe} R_C \left[ \frac{(h_{ie} + h_{fe} R_E + R_E h_{fe})(V_{in1} - V_{in2})}{(h_{ie} + h_{fe} R_E)^2 - (h_{fe} R_E)^2} \right]$$

$$= h_{fe} R_C \left[ \frac{(h_{ie} + 2h_{fe} R_E)(V_{in1} - V_{in2})}{(h_{ie})(h_{ie} + 2h_{fe} R_E)} \right]$$

$$V_0 = \frac{h_{fe} R_C}{h_{ie}} (V_{in_1} - V_{in_2})$$

$$A_d = \frac{V_0}{V_{in_1} - V_{in_2}} = \frac{h_{fe} R_C}{h_{ie}}$$

अतः

अनुप्रयोग—


- (i) ऑपेरेशनल प्रवर्धक
- (ii) वोल्टेज रेगुलेटर
- (iii) वैलेस माइलेट/डिमाइलेटर
- (iv) वीडियो प्रवर्धक
- (v) ECL लॉजिक गेट

संख्यातात्पर प्रश्न (Numerical Questions)

प्रश्न 1 : एक बहुचरण प्रवर्धक का कुल वोल्टेज लाख 65 dB है। यदि प्रथम स्टेज में 5 mV इनपुट

दिया जाता है तो प्रवर्धक के आउटपुट की गणना कीजिये।

हल : चित्र 1.21 देखें—

प्रवर्धक का dB लाख,  $A_{dB} = 20 \log_{10} \frac{V_o}{V_i}$ 

$$65 = 20 \log_{10} \frac{V_o}{V_i}$$

चित्र 1.21

$$\log_{10} \frac{V_o}{V_i} = \frac{65}{20} = 3.25$$

$$\frac{V_o}{V_i} = \text{Antilog}(3.25) = 0.1778 \times 1000$$

$$\frac{V_o}{V_i} = 177.8$$

$$V_o = 177.8 \times V_i = 177.8 \times 5 \text{ mV}$$

= 889 mV = 0.889 V

प्रश्न 2 : एक RC युक्ति प्रवर्धक का कुल वोल्टेज लाख 80 dB है। यदि द्वितीय स्टेज का वोल्टेज लाख 150 है तो प्रथम स्टेज का वोल्टेज लाख ज्ञात करें।

हल : द्वितीय स्टेज का वोल्टेज लाख  $A_2 = 150$ 

$$\text{dB में द्वितीय स्टेज का वोल्टेज लाख, } A_{dB2} = 20 \log_{10} 150$$

$$20 \times 2.1761 = 43.52$$

अतः प्रथम स्टेज का वोल्टेज लाख  $A_{dB1} = A_{dB2} = 80 - 43.52 = 36.48 \text{ dB}$ 

प्रश्न 3 : एक ट्रांजिस्टर प्रवर्धक के दो स्टेज हैं। यदि पहले स्टेज का वोल्टेज लाख 50 dB तथा दूसरे स्टेज को वोल्टेज लाख 100 है जो कुल लाख ज्ञात कीजिये।

हल : प्रथम स्टेज का वोल्टेज लाख,  $A_{dB1} = 50 \text{ dB}$ द्वितीय स्टेज का वोल्टेज लाख,  $A_{dB2} = 100$ 

$$\text{dB में द्वितीय स्टेज का वोल्टेज लाख, } A_{dB2} = 20 \log_{10} 100 = 20 \times 2 = 40 \text{ dB}$$

$$\text{अतः कुल लाख } A_{dB1} + A_{dB2} = 50 + 40 = 90 \text{ dB}$$

प्रश्न 4 : एक मल्टीस्टेज प्रवर्धक में तीन पद हैं। विभिन्न पदों के dB वोल्टेज लाख निम्न प्रकार हैं।

प्रथम पद : 11 dB  
द्वितीय पद : 19 dB  
तीसरा पद : 10 dBप्रवर्धक का कुल लाख dB में ज्ञात  $A_v = \frac{V_o}{V_i}$  में अनुल कीजिये।

हल : प्रवर्धक का कुल लाख dB में,

$$A_{dB} = A_{dB1} + A_{dB2} + A_{dB3} = 11 + 19 + 10 = 40 \text{ dB}$$

$$\text{अतः } 20 \log_{10} \frac{V_o}{V_i} = 40 \text{ dB या } \log_{10} \frac{V_o}{V_i} = 2$$

$$\text{अतः } A_v = \frac{V_o}{V_i} = 100$$

प्रश्न 5 : एक प्रवर्धक की इनपुट शक्ति 20 mW है जबकि आउटपुट शक्ति 2 W है। इसकी इक्सोबल लाख (decibel gain) ज्ञात कीजिये।

$$\text{हल : dB में शक्ति लाख} = 10 \log_{10} \frac{P_{out}}{P_{in}}$$

$$= 10 \log_{10} \frac{2000}{20} = 10 \log_{10} 100 \\ = 10 \times 2 = 20 \text{ dB}$$

प्रश्न 6 : एक RC युक्ति प्रवर्धन में मध्य आवृति रेंज में वोल्टेज लाख 1414 है। उच्च तथा निम्न कर्ट ऑफ आवृत्तियों पर वोल्टेज लाख क्या होगा?

हल : उच्च तथा निम्न कर्ट-ऑफ आवृत्तियों पर वोल्टेज लाख, मध्य आवृति वोल्टेज लाख का  $70.7\%$  या  $\frac{1}{\sqrt{2}}$  गुना होता है।

$$\text{अतः } A_{cutoff} = \frac{A_{in}}{\sqrt{2}} = \frac{1414}{\sqrt{2}} = \frac{1414}{1.414} = 1000$$

प्रश्न 7 : चित्र 1.22 (a) में एक RC युक्ति प्रवर्धक प्रदर्शित किया गया है। निम्न की गणना कीजिये—

- (a) इनपुट प्रतिविशेष (Z<sub>i</sub>) (b) आउटपुट प्रतिविशेष (Z<sub>o</sub>) (c) वोल्टेज लाख ( $A_{in}$ )

दोनों ट्रांजिस्टरों के लिये  $h_{fe} = 120$  तथा  $h_{ie} = 1.1 \text{ k}\Omega$ 

हल : चित्र 1.22(b) में RC युक्ति प्रवर्धक का a.c. तुल्य परिवय प्रदर्शित किया गया है। इसके लिये—

(1) d.c. लोटों को लघुपथित कर दिया गया है।

(2) संधारित्रों को लघुपथित कर दिया गया है। एमटर प्रतिरोध के समानान्तर में बायपास संधारित्र है। अतः वह लघुपथित हो जाते हैं तथा a.c. तुल्य सर्किट में प्रदर्शित नहीं किये जाते।

(3) ट्रांजिस्टरों को उनके  $h$ -पैरामीटर मॉडल से प्रतिस्थापित कर दिया गया है।

इन्हुंने प्रतिबाधा—a.c. परिपथ में 5.6 K तथा 56 k $\Omega$  के प्रतिरोध समानान्तर में आ जाते हैं। यह पहले ट्रांजिस्टर की इन्हुंने प्रतिबाधा  $h_{ie}$  के भी समानान्तर में होते हैं। अतः

$$Z_t = 5.6 \text{ k}\Omega \parallel 56 \text{ k}\Omega \parallel 1.1 \text{ k}\Omega = 0.905 \text{ k}\Omega$$

$$\bullet V_{CC} = 10 \text{ V}$$

प्रश्न 8 : एक महत्वीस्टेज प्रवर्धक के तीन पर्दों के dB गेन निम्न प्रकार हैं—1 dB, 18 dB, 14 dB प्रवर्धक का कुल dB लाभ क्या है? इस decibel में तथा  $A_v = \frac{V_o}{V_i}$  में व्यक्त कीजिये।

हल : (a) प्रथम स्टेज की गेन = 1 dB  
दूसरे स्टेज की गेन = 18 dB  
तीसरे स्टेज की गेन = 14 dB

$$(b) \text{dB में समूह लाभ} = 33 \text{ dB}$$

$$20 \log_{10} A_v = 33 \text{ dB}$$

$$\log_{10} A_v = \frac{33}{20}$$

$$\log_{10} A_v = 1.65$$

$$A_v = \text{Antilog}(1.65)$$

$$\text{अतः } A_v = \frac{V_o}{V_i} = 44.67$$

### प्रस्तावना-1

1. मल्टीस्टेज प्रवर्धक क्या होता है? विभिन्न प्राप्ति विधियों की कार्य-प्रणाली समझाइये।
2. एक द्विपर्दीय RC पुग्मित प्रवर्धक के वोल्टेज लाभ की गणना कीजिये।
3. RC पुग्मित प्रवर्धक तथा दूसरोंमें प्रवर्धक का आवृत्ति अनुक्रिया बद्ध खोचिये तथा उसे समझाइये।

(b) आड्योट्र प्रतिबाधा चित्र 1.22 (b) से

$$Z_o = 3.3 \text{ k}\Omega \parallel 2.2 \text{ k}\Omega = 1.32 \text{ k}\Omega$$

(c) वोल्टेज लाभ—

$$\text{द्वितीय स्टेज को वोल्टेज लाभ, } A_2 = -\frac{h_{fe} R_{ac2}}{h_{ie}}$$

$$\text{जहाँ } R_{ac2} = 3.3 \text{ k}\Omega \parallel 2.2 \text{ k}\Omega = 1.32 \text{ k}\Omega$$

$$\text{अतः } A_2 = -\frac{120 \times 1.32 \times 10^3}{1.1 \times 10^3} = -144.$$


$$\text{प्रथम स्टेज का वोल्टेज लाभ, } A_1 = -\frac{h_{fe} R_{ac1}}{h_{ie}}$$

$$\text{जहाँ } R_{ac1} = 6.8 \text{ k}\Omega \parallel 56 \text{ k}\Omega \parallel 5.6 \text{ k}\Omega \parallel 1.1 \text{ k}\Omega = 0.798 \text{ k}\Omega$$


$$\text{अतः } A_1 = -\frac{120 \times 0.798 \times 10^3}{1.1 \times 10^3} = -87.06$$

$$\text{अतः कुल लाभ } A_1 \times A_2 = (-87.06) \times (-144) = 12.536$$

$$Z_t = 5.6 \text{ k}\Omega \parallel 56 \text{ k}\Omega \parallel 1.1 \text{ k}\Omega = 0.905 \text{ k}\Omega$$



(a) RC पुग्मित प्रवर्धक



(b) A.C. तुल्य परिपथ

चित्र 1.22

$$Z_t = 5.6 \text{ k}\Omega \parallel 56 \text{ k}\Omega \parallel 1.1 \text{ k}\Omega = 0.905 \text{ k}\Omega$$

$$\bullet V_{CC} = 10 \text{ V}$$

समझाइये।


(UPPTE 1997)

## 2

# ट्रांजिस्टर ऑडियो शक्ति प्रवर्धक (TRANSISTOR AUDIO POWER AMPLIFIER)

### § 2.1. शक्ति प्रवर्धकों की आवश्यकता (Need of Power Amplifiers) :

किसी भी इलैक्ट्रॉनिक्स सिस्टम को अन्तिम स्टेज एक शक्ति प्रवर्धक होता है। उदाहरण के तौर पर एक पब्लिक एड्वैस सिस्टम को लेते हैं। जब कोई व्यक्ति माइक्रोफोन पर बोलता है, तो माइक्रोफोन उसकी ध्वनि तरंगों को विद्युत तरंगों में बदल देता है। इस विद्युत सिग्नल की वोल्टेज बहुत कम (लगभग कुछ मिली वोल्ट) होती है। इसलिये, यदि इन विद्युत सिग्नलों को सीधे लाउडस्पीकर में दे दिया जाये, तो लाउडस्पीकर इनको फिर से ध्वनि तरंगों में नहीं बदल पायेगा। अतः, पहले विद्युत तरंगों को प्रवर्धित करके उनके मान को बढ़ाया जाता है। इसके लिये मल्टी स्टेज वोल्टेज प्रवर्धक प्रयोग करते हैं। किन्तु वोल्टेज प्रवर्धकों को आउटपुट वोल्टेज भी लाउडस्पीकरों को ड्राइव नहीं कर पाता। इसलिये वोल्टेज प्रवर्धक का आउटपुट एक शक्ति प्रवर्धक को दिया जाता है जो लाउडस्पीकर को शक्ति प्रदान करने में सक्षम होता है। शक्तिप्रवर्धक की आउटपुट पॉवर को लाउडस्पीकर में फीड करने पर लाउडस्पीकर उसे ध्वनि तरंगों में बदल देता है।



चित्र 2.1—पब्लिक एड्वैस सिस्टम

“वह ट्रांजिस्टर प्रवर्धक जो ऑडियो आवृत्ति सिग्नलों के पॉवर स्तर को बढ़ाता है, ट्रांजिस्टर ऑडियो पॉवर प्रवर्धक कहलाता है।”

*“A transistor amplifier which raises the power level of audio frequency signals is known as transistor audio power amplifier.*

*A practical amplifier always consists of a number of stages that amplify a weak signal until sufficient power is available to operate a loudspeaker or other output device. The first few stages in this multistage amplifier have the function of only voltage amplification. However, the last stage is designed to provide maximum power. This final stage is known as power stage.”*

### § 2.2. वोल्टेज प्रवर्धक तथा पॉवर प्रवर्धक में अंतर (Difference Between Voltage Amplifier and Power Amplifier) :

एक वोल्टेज प्रवर्धक का डिज़ाइन इस प्रकार किया जाता है जिससे अधिकतम वोल्टेज प्रवर्धन प्राप्त हो जबकि पॉवर प्रवर्धक अधिकतम आउटपुट पॉवर प्राप्त करने हेतु डिज़ाइन किये जाते हैं। वोल्टेज प्रवर्धक व पॉवर प्रवर्धकों में अंतर तालिका 2.1 में प्रदर्शित हैं जबकि इनके पैरामीटर्स की तुलना तालिका 2.2 में की गई है।

तालिका 2.1—वोल्टेज प्रवर्धक तथा पॉवर प्रवर्धक में अन्तर  
(Difference Between Voltage Amplifier and Power Amplifier)

वोल्टेज प्रवर्धक	शक्ति प्रवर्धक		
(i) वोल्टेज प्रवर्धक का मुख्य कार्य सिग्नल को रेखीय (विना विरूपण के) प्रवर्धन (designed to achieve maximum voltage amplification)।	(i) शक्ति प्रवर्धक का मुख्य कार्य अपने आउटपुट पर रेखीय (विना विरूपण के) प्रवर्धन (designed to achieve maximum power amplification)।		
(ii) इसमें प्रयुक्त ट्रांजिस्टर का आकार छोटा होता है (ordinary transistor of low size)।	(ii) पॉवर ट्रांजिस्टर का आकार अपेक्षाकृत बड़ा होता है क्योंकि इसमें अधिक ऊर्जा उत्पन्न होती है और इसको dissipate करना आवश्यक होता है। (the size of power transistor is made considerably larger to dissipate the heat produced in the transistor during operation)।		
(iii) चैंक इसका मुख्य कार्य उच्च वोल्टेज ताप प्रदान करने का होता है इसलिये उच्च $\beta$ के मान वाले ट्रांजिस्टर का प्रयोग किया जाता है। इसके लिये ट्रांजिस्टर का बेस पला कर दिया जाता है। (transistors with high $\beta$ , i.e., thin base are used in this amplifier)।	(iii) चैंक इसका मुख्य कार्य अधिकतम शक्ति प्रदान करने का है इसलिये निम्न $\beta$ के मान वाले ट्रांजिस्टर प्रयोग करते हैं। इसके लिये ट्रांजिस्टर के बेस को मोटा कर दिया जाता है। (Transistors with comparatively smaller $\beta$ , i.e., thicker base are used in this type of amplifier)।		
(iv) वोल्टेज प्रवर्धकों में $RC$ युग्मन प्रयोग करते हैं (RC coupling is used)।	(iv) शक्ति प्रवर्धकों में दृसंपार्सर युग्मन प्रयोग करते हैं (transformer coupling is used)।		
(v) इसमें इनपुट वोल्टेज का मान अचर निम होता है (मिली वोल्ट या माइक्रोबोल्ट में) (they receive low input voltages)।	(v) इसको वोल्टेज प्रवर्धकों द्वारा प्रवर्धित की गई वोल्टेज इनपुट के रूप में प्राप्त होती है। अतः इसकी इनपुट वोल्टेज उच्च होती है (they receive amplified voltages)।		
(vi) लोड प्रतिरोध $RC$ का मान प्रतिवाधा $R_{in}$ की तुलना में बहुत अधिक होता है (A comparatively high load $RC$ is used in the collector)।	(vi) लोड प्रतिरोध $RC$ का मान कम होता है (lower value of $RC$ is used)।		
तालिका 2.2—वोल्टेज प्रवर्धकों व शक्ति प्रवर्धकों के ऐपोनीटर्स की तुलना			
S. No.	Particular	Voltage amplifier High ( $> 100$ ) High (4–10 k $\Omega$ ) usually $RC$ coupling	Power amplifier low (20 to 50) low (5 to 20 $\Omega$ ) transformer coupling High (2–4 V) High ( $> 100$ mA) high
1.	$\beta$		
2.	$RC$		
3.	Coupling		
4.	Input voltage	low (a few mV)	High (2–4 V)
5.	Collector current	low ( $\approx 1$ mA)	High ( $> 100$ mA)
6.	Power output	low	high
7.	Output impedance	High ( $\approx 12$ k $\Omega$ )	low (200 $\Omega$ )

एक महत्वपूर्ण प्रश्न यह उठता है कि क्या पॉवर प्रवर्धक वास्तव में पॉवर का प्रवर्धन कर सकता है? जी नहीं, वास्तव में कोई भी युक्ति पॉवर का प्रवर्धन नहीं कर सकती क्योंकि पॉवर के प्रवर्धन का idea ही भौतिकी के मूल सिद्धान्तों का उल्लंघन है। पॉवर प्रवर्धक आउटपुट परिपथ पर संयोजित d.c. पॉवर सलाई से पॉवर लेकर उसे useful a.c. सिग्नल पॉवर में परिवर्तित करता है।

यह पॉवर लोड (लॉडडस्मीकर) को फ़िड की जाती है। पॉवर प्रवर्धक के आउटपुट पर उत्पन्न पॉवर इनपुट सिग्नल द्वारा कन्ट्रोल की जाती है। इस प्रकार हम कह सकते हैं कि पॉवर प्रवर्धक एक प्रकार का d.c. to a.c. converter है, जिसका action इनपुट सिग्नल द्वारा कन्ट्रोल किया जाता है।

चैंक पॉवर प्रवर्धक प्लटीसेज वोल्टेज प्रवर्धक से प्राप्त उच्च वोल्टेज सिग्नल (अर्थात् large signals) का प्रवर्धन करता है, अतः इसको large signal amplifier कहना अधिक उचित होगा। चैंक पॉवर प्रवर्धक d.c. power को a.c. power में कनवर्ट करता है, अतः इसको पॉवर प्रवर्धक कहा जाता है।

### § 2.3. शक्ति प्रवर्धकों में प्रतिबाधा मैचिंग का महत्व (Importance of Impedance Matching in Power Amplifiers) :

मैचिंग का अर्थ (Meaning of Matching)—कई इलैक्ट्रॉनिक उपकरणों में (जैसे रेडियो, टेलीविजन, टीवी, पॉलिकॉमोट आदि) अन्तम आउटपुट घनि के रूप में होती है। अतः एक लाउडस्पीकर को पॉवर प्रवर्धक के लोड के रूप में प्रयोग किया जाता है। शक्ति प्रवर्धक का कार्य इसके लोड के रूप में लोड लाउडस्पीकर को अधिक से अधिक शक्ति (Power) प्रदान होता है। “अधिकतम शक्ति स्थानात्मक प्रमेय (maximum power transfer theorem) के अनुसार किसी नेटवर्क के आउटपुट terminals पर लोड लोड प्रतिरोध  $R_L$  को अधिकतम शक्ति

आउटपुट तब प्राप्त होती है, जो लोड प्रतिरोध  $R_L$  का मान नेटवर्क के आनतिक प्रतिरोध (लोड टर्मिनल से देखने पर) अर्थात् स्रोत प्रतिरोध  $R_S$  के तुल्य हो अर्थात्  $R_L = R_S$ "

"The output power obtained from a network is maximum when the load resistance  $R_L$  is equal to the internal resistance of the network  $R_S$  as seen from the terminals of the load."


अधिकतम शक्ति स्थानान्तरण प्रयोग (maximum power transfer theorem) के आधार पर हम कह सकते हैं कि शक्ति प्रबंधक से लाउडस्पीकर को अधिकतम शक्ति तभी प्रदान की जा सकती है जब शक्ति प्रबंधक को आउटपुट प्रतिबाधा लाउडस्पीकर की इनपुट प्रतिबाधा के समान हो। दूसरे शब्दों में हम इसी बात को ऐसे भी कह सकते हैं कि शक्ति प्रबंधक की आउटपुट प्रतिबाधा लाउडस्पीकर की प्रतिबाधा से मैच करे (मैच करना मतलब समान होना)। यदि ये दोनों प्रतिबाधाएँ समान नहीं होंगी (अर्थात् मैच नहीं करेंगी) तो लाउडस्पीकर को अधिकतम पॉवर प्राप्त नहीं होगी अर्थात् लाउडस्पीकर को कम शक्ति प्राप्त होगी।

हम जानते हैं कि ट्रांजिस्टर की आउटपुट प्रतिबाधा किलोओम में होती है जबकि लाउडस्पीकर की प्रतिबाधा लागता 4 से 24 ओम के बीच होती है। यदि पॉवर प्रबंधक को सीधा लाउडस्पीकर से जोड़ दिया जाये तो लाउडस्पीकर को बहुत कम शक्ति प्राप्त हो जायेगी।

प्रतिबाधा मैचिंग प्राप्त करना (To get impedance matching by transformer) – चित्र 2.2 को देखें, दृंगफार्मर के सैकेन्डरी टर्मिनल पर प्रतिरोध  $R_2$  लागता है, अर्थात्

$$V_2 = I_2 R_L \quad \text{या} \quad \frac{V_2}{I_2} = R_L$$

अब हम यह देखेंगे कि यदि दृंगफार्मर के प्राइमरी साइड से देखें, तो इस लोड का Impedance कितना प्रतीत होगा अर्थात् यदि दृंगफार्मर के प्राइमरी साइड पर  $V_1$  तथा  $I_1$  का ratio लिया जाये, तो इसका मान क्या होगा अर्थात्  $R_L'$  को दृंगफार्मर के प्राइमरी साइड से देखें पर इसका मान कितना होगा। माना यह मान  $R_L'$  होगा।



$$\text{या } R_{L'} = \left(\frac{N_1}{N_2}\right)^2 R_L \dots (2.1)$$

उक्त समीकरण से स्पष्ट है कि किसी दृंगफार्मर के सैकेन्डरी टर्मिनल पर लोड  $R_L$  का मान दृंगफार्मर के प्राइमरी साइड से देखने पर  $\left(\frac{N_1}{N_2}\right)^2 R_L$  होता है। स्पष्ट है कि यह मान दृंगफार्मर

की टर्न रेशियो (turn ratio) पर निर्भर करता है। मान लीजिये कि दृंगफार्मर की सैकेन्डरी पर 5 Ω का लाउडस्पीकर लगा है। यदि हम 20 : 1 टर्न रेशियो का स्टेप, स्टेप डाउन दृंगफार्मर प्रयोग कर रहे हैं, तो दृंगफार्मर की प्राइमरी साइड से देखने पर प्रतिरोध का मान  $\left(\frac{20}{1}\right)^2 \times 5$  अर्थात् 2 kΩ होगा, यदि टर्न रेशियो बढ़ाकर 40 : 1 कर दिया जाये तो प्राइमरी साइड से देखने पर प्रतिरोध

का मान  $\left(\frac{40}{1}\right)^2 \times 4 = 8 \text{ k}\Omega$  होगा। इस प्रकार उचित टर्न अनुपात (turn ratio) का स्टेप डाउन दृंगफार्मर प्रयोग करके निम्न मान के  $R_L$  को उच्च आउटपुट प्रतिबाधा वाले ट्रांजिस्टर से मैच किया जा सकता है तथा load को अधिक पॉवर दृंगफार्मर की जा सकती है।

उदाहरण: एक 16 Ω के लाउडस्पीकर को 10 kΩ आउटपुट प्रतिरोध वाले ट्रांजिस्टर के साथ मैच करना है। दृंगफार्मर का क्या अनुपात (turn ratio) क्या होना चाहिये?

$$\text{हल: प्रसन के अनुसार,} \quad R_L = 16 \Omega$$

$$R_{L'} = 10 \text{ k}\Omega$$

समीकरण 2.1 के अनुसार

$$\left(\frac{N_1}{N_2}\right)^2 = \frac{R' L}{R_L} = \frac{10,000}{16} = 625$$

$$\frac{N_1}{N_2} = \sqrt{625} = 25 : 1$$

"The last stage of a multistage amplifier is the power stage. Here, an effort is made to transfer maximum power to the output device, e.g., a loudspeaker. For maximum power transfer, the impedance of power source should be equal to that of load. Usually, the impedance of an output device is a few ohms whereas the output impedance of transistor is several kilo-ohms. In order to match the impedance, a step-down transformer of proper turn ratio is used. The impedance of secondary of the transformer is made equal to the load impedance and primary impedance equal to the output impedance of transistor. The output device (e.g., loudspeaker) connected to the secondary has a small resistance  $R_L$ . The load  $R_L'$  appearing on the primary side will be :

$$R_{L'} = \left(\frac{N_1}{N_2}\right)^2 R_L$$

For instance, suppose the transformer has turn ratio  $N_1 : N_2 :: 10 : 1$ . If  $R_L = 100 \Omega$ , then load appearing on the primary is :

$$R_{L'} = \left(\frac{10}{1}\right)^2 \times 100 \Omega = 10 \text{ k}\Omega$$

Thus the load on the primary side is comparable to the output impedance of the transistor. This results in maximum power transfer from transistor to the

*primary of transformer. This shows that low value of load resistance (e.g., speaker) can be stepped-up to a more favourable value at the collector of transistor by using appropriate turn ratio of the transformer."*

### § 2.4. पॉवर प्रवर्धक का कलक्टर दक्षता (Collector Efficiency of Power Amplifier) :

पॉवर प्रवर्धक का मुख्य उद्देश्य आउटपुट पर अधिकतम पॉवर प्रदान करना होता है। चूँकि पॉवर सलाई से पॉवर माप करके उसको a.c. पॉवर आउटपुट में कार्बॉर्ट करता है, अतः पॉवर प्रवर्धक द्वारा d.c. सलाई से प्राप्त ऊर्जा को a.c. आउटपुट पॉवर में बदलने की क्षमता ही पॉवर प्रवर्धक की दक्षता का माप होती है। इसको पॉवर प्रवर्धक की कलक्टर दक्षता के नाम से जाना जाता है।

"पॉवर प्रवर्धक से प्राप्त a.c. आउटपुट पॉवर तथा पॉवर प्रवर्धक को बैटरी द्वारा सलाई की गई d.c. पॉवर के अनुपात को उसकी कलक्टर दक्षता कहा जाता है।"

"The ratio of a.c output power to the d.c. power supplied by the battery of a power amplifier is known as its collector efficiency."

जब कोई पॉवर प्रवर्धक d.c. सलाई से इनपुट पॉवर का अधिकतर भाग a.c. में परिवर्तित कर देता है तो उसकी दक्षता उच्च मानी जाती है। अतः कलक्टर दक्षता  $\eta$  को निम्न प्रकार से परिभाषित करते हैं—

$$\eta = \frac{\text{Output a.c. Power}}{\text{Input d.c. Power}} = \frac{P_o(\text{a.c.})}{P_i(\text{d.c.})} = \frac{P_0}{V_{cc} I_{CQ}} \quad \dots (2.2)$$

जहाँ  $\eta$  = कलक्टर दक्षता  
 $V_{cc}$  = d.c. सलाई बोल्टेज  
 $I_{CQ}$  = कलक्टर धारा का Q-point पर मान अर्थात् कलक्टर धारा का वह मान जब

मान लोजिये कि बैटरी द्वारा 10 W राहिं सलाई की जाये, तथा a.c. आउटपुट पॉवर 3 W हो, तो दक्षता 30 % होगी। शक्ति प्रवर्धक से अधिकतम कलक्टर दक्षता प्राप्त करना ही उद्देश्य होता है।

यहाँ एक बात विशेष रूप से उल्लेखनीय है कि चौंकि पॉवर प्रवर्धक d.c. पॉवर को a.c. पॉवर में कलक्टर करता है, इसीलिये इसको पॉवर प्रवर्धक कहा जाता है। इनपुट सिग्नल सिर्फ आउटपुट पॉवर को कन्ट्रोल करता है, तथा आउटपुट पॉवर इनपुट सिग्नल के समानुपाती नहीं होती। वास्तव में a.c. पॉवर इनपुट d.c. पॉवर सलाई द्वारा प्रदान की जाने वाली पॉवर की तुलना में इतनी कम होती है कि दक्षता की गणना में इस पर निचार (Consideration) ही नहीं किया जाता।

"The main criterion for a power amplifier is not the power gain rather it is maximum a.c. power output. Now, an amplifier converts d.c. power from supply into a.c. power output. Therefore, the ability of a power amplifier to convert d.c. power from supply into a.c. output power is a measure of its effectiveness. This is known as collector efficiency."


The ratio of a.c. output power to the zero signal power (i.e., d.c. power) supplied by the battery of a power amplifier is known as collector efficiency.

*Collector efficiency means how well an amplifier converts d.c. power from the battery into a.c. output power. For instance, if the d.c. power supplied by the battery is 10 W and a.c. output power is 5 W, then collector efficiency is 50%. The greater the collector efficiency, larger is the a.c. power output. It is obvious that for power amplifiers, maximum collector efficiency is the desired objective."*

### § 2.5 पॉवर प्रवर्धकों को वर्गीकरण (Classification of Power Amplifiers) :

पॉवर प्रवर्धकों को कई आधार पर वर्गीकृत किया जा सकता है। पॉवर प्रवर्धक एकल-सिरा (single ended) या द्विसिरा (double ended) हो सकते हैं।

(i) एकल सिरा शक्ति प्रवर्धक (Single ended power amplifier) – एकल सिरा पॉवर प्रवर्धक से तात्पर्य यह है कि आउटपुट एक सिरे को permanently ground करके उस सिरे के सापेक्ष ली जाती है। इस स्थिति में एक या अनेक ट्रांजिस्टरों को Parallel में कनेक्ट करके लोड को ड्राइव किया जाता है। चित्र 2.3 में एक सिरा पॉवर प्रवर्धकों को प्रदर्शित किया गया है।



(a) Series feed सिंगल ट्रांजिस्टर एक-सिरा प्रवर्धक  
 चित्र 2.3-एक सिरा शक्ति प्रवर्धक


(ii) द्विसिरा पॉवर प्रवर्धक (Double ended power amplifier) – द्विसिरा प्रवर्धक को पुष-पुल स्टेज (push pull stage) भी कहा जाता है। इसमें दो ट्रांजिस्टर होते हैं। इन दोनों लोप के ट्रांजिस्टरों में धारा विपरीत दिशा में प्रवाहित होती है जबकि लोड में add हो जाती है (चित्र 2.14 देखें)।

पॉवर प्रवर्धकों को इस आधार पर भी वर्गीकृत किया जा सकता है कि इनपुट के एक पूरे चक्र में आउटपुट सिग्नल इस चक्र के किन्तु भाग में प्राप्त होता है।

यह इस बात पर निर्भर करता है कि प्रचालन बिन्ड ट्रांजिस्टर के आउटपुट अभिलक्षणों में किस स्थान पर स्थिर (fix) किया गया है। उमर्जक्त आधार पर पॉवर प्रवर्धकों का वर्गीकरण निम्न है—


(i) वर्ग A प्रवर्धक (Class A Amplifier) — वर्ग A प्रवर्धक में आउटपुट सिग्नल इनपुट अभिलक्षणों के मध्य में स्थिर (fix) करते हैं (चित्र 2.4)।

आवश्यकता होती है। एक घनात्मक अद्वितीय के लिये तथा दूसरी घनात्मक अद्वितीय के लिये। इन दोनों अद्वितीयों को संयुक्त करना पुण्य पुल प्रचालन (push pull operation) कहलाता है, जिन 2.14 देखें। जिसको आप इस पाठ के आले भाग में पढ़ें।



**घनात्मक:** Class A प्रवर्धकों में प्रचालन बिन्द (Operating Point) पर  $V_{CE}$  का मान  $V_{CC}$  का लगभग आधा होता है। इसलिये जब कोई a.c. सिग्नल प्रयुक्त नहीं किया जाता तो भी उसमें काफी पॉवर का व्यय होता है ( $P_{DQ} = V_{CC} \cdot I_{CQ}$ )। इस कारण इसकी दक्षता (efficiency) काफी कम होती है। यदि लोड ब्रेंडी में लगा हो तो अधिकतम दक्षता 25% और यदि द्रांसफार्मर के माध्यम से लगा हो तो अधिकतम दक्षता 50% प्राप्त होती है।

चित्र (2.3) में दिखाये गये एकल सिरा प्रवर्धक Class A प्रवर्धक का ही उदाहरण है।  
**2. वर्ग B प्रवर्धक** (Class B amplifier)-वर्ग B प्रवर्धक में आउटपुट सिग्नल इनपुट (Operating Point) को d.c. लोड लाइन के एक सिरे पर रखा जाता है (चित्र 2.5) अर्थात्  $I_{CQ} = 0$ । इससे यह लाभ होता है कि जब a.c. सिग्नल आपोपित (Apply) नहीं किया जाता होता, तब पॉवर का व्यय शून्य हो जाता है ( $P_{DQ} = V_{CC} \cdot I_{CQ} = 0$ ) अर्थात् शून्य संकेत स्थिति (zero signal condition) में पॉवर व्यय नहीं होती। इससे प्रवर्धक की दक्षता बढ़ जाती है। इसकी दक्षता अधिकतम 78-5% तक पहुँच जाती है।





(a) वर्ग B आपरेशन

(b) प्रवर्धक में d.c. bias level तथा आउटपुट

4. वर्ग C प्रवर्धक (Class C amplifier) – इसमें आउटपुट सिग्नल इनपुट चक्र के आधे से भी कम चक्र में प्राप्त होता है। (अर्थात् 180° से भी कम) (चित्र 2.7)।

इस प्रकार के प्रवर्धक को दूर्वृद्धि परियोग (tuned circuits) में प्रयोग किया जाता है (जैसे रेडियो, दूरसंचार इत्यादि)। सामान्यतः इसका उपयोग अधिक शक्ति प्रदान करने के लिये नहीं किया जाता। अतः इसकी दक्षता अधिक महत्व नहीं रखती।

"In class C operation, the output signal varies for a full 360° of the cycle, cycle i.e., for 180° of the signal, while for class AB operation, the output signal swing occurs between 180° and 360°."



**§ 2.6. एकल सिरा शक्ति प्रवर्धक (Single Ended Power Amplifier) या द्रांसफार्मर युक्ति प्रवर्धक वर्ग-ए शक्ति प्रवर्धक (Transformer Coupled Class-A Power Amplifiers):**

एकल सिरा प्रवर्धक या द्रांसफार्मर युक्ति पर्याप्त वर्ग-ए शक्ति प्रवर्धक का परिपथ चित्र 2.8 में प्रदर्शित है। एकल सिरा पॉवर प्रवर्धक से तात्पर्य यह है कि आउटपुट एक सिरे को permanently ब्राउन करके उस सिरे के सारे लोड जाती है। इस प्रवर्धक को क्लास-ए लोड में ऑपरेट किया जाता है अर्थात्  $Q$ -बिन्द को द्रांसफार्मर के आउटपुट अधिकतमों के मध्य में स्थिर किया जाता है, जिससे आउटपुट सिग्नल इनपुट के पूर्ण चक्र (अर्थात् 360°) के लिये प्राप्त होता है। आउटपुट प्राप्त

करने के लिये द्रांसफार्मर का प्रयोग किया गया है ताकि प्रतिबाधा मैचिंग हो जाये तथा लोड को अधिकतम पॉवर प्राप्त हो जाये।

### ट्रांसफार्मर

उद्देश्य—जैसा कि पहले भी बताया जा चुका है कि लोड को अधिकतम ऊर्जा प्रदान करने हेतु ट्रांजिस्टर की आउटपुट प्रतिबाधा लोड प्रतिबाधा से मैच करनी चाहिये। शक्ति प्रवर्धकों में लोड के रूप में प्राप्त लोडस्मीकरण या इसरफेन लगा होता है।

### जैडन

यदि लोड को एक स्टेप डायन द्रांसफार्मर के सेकेंडरी में लगायें तो प्राइमरी की तरफ से देखने पर उसकी प्रतिबाधा अधिक हो जायेगी (इस प्रतिबाधा को  $R_L'$  या सन्तर्भित प्रतिबाधा (Reflected Impedance) भी कहते हैं। इस प्रकार द्रांसफार्मर की सहायता से प्रतिबाधा मैचिंग की जाती है और लोड को अधिकतम शक्ति प्राप्त हो जाती है।

**एकल सिरा (क्लास A)** शक्ति प्रवर्धक के गुण तथा दोष (Merits and Demerits of single ended (Class A) amplifier) – चौंके क्लास A शक्ति प्रवर्धकों में आउटपुट धारा इनपुट के सम्पूर्ण चक्र के लिये प्रवाहित होती है, अतः आउटपुट तरंग इनपुट तरंग के समान होती है। अतः क्लास A शक्ति प्रवर्धकों में न्यूनतम दistorion होता है (अन्य शक्ति प्रवर्धकों की तुलना में) किन्तु इनका मुख्य दोष यह होता है कि इनकी पॉवर आउटपुट कम होती है तथा कलक्टर दक्षता भी कम होती है (लागभा 25 % से 50 %)।

"Fig. 2.8 is the circuit diagram of a power amplifier Q, which receives its input signal from a preamplifier or driver. An output transformer T delivers audio power to the speaker.  $R_1$  and  $R_2$  provide voltage-divider bias to Q.  $R_E$  is required for bias stabilization, and  $C_E$  is a bypass capacitor for  $R_E$  to prevent degeneration of the audio signal. Proper operation of this stage as a class A amplifier requires the bias to be properly set so that input signal be amplified without distortion by Q. For maximum transfer of audio power to the speaker, transformer T must match the output impedance of Q to the input impedance of the speaker."

### § 2.7. ग्राफिकल विधि द्वारा क्लास A प्रवर्धक की आउटपुट पॉवर तथा अधिकतम


#### कलक्टर दक्षता की गणना करना (Calculations of Output Power and Collector Efficiency of Class A Power Amplifier)

हम जानते हैं कि कलक्टर दक्षता  $\eta = \frac{\text{a.c. आउटपुट पॉवर}}{\text{d.c. इनपुट पॉवर}}$

जहाँ

$$P_{\text{d.c.}} = V_{cc} I_c$$

$$= \frac{P_{\text{a.c.}}}{P_{\text{d.c.}}}$$



चित्र 2.8—एकल सिरा शक्ति प्रवर्धक

नोट करें कि पॉवर प्रवर्धक के कलक्टर परिपथ में d.c. इनपुट पॉवर कलक्टर साझाई बोल्टेज  $V_{CC}$  तथा d.c. कलक्टर धारा  $I_C$  का युणनफल होता है।

$$P_{\text{a.c.}} = V_{cc} (\text{rms}) \times I_C (\text{rms})$$


$$= \frac{1}{2} \left( \frac{V_{cc}(p-p)}{\sqrt{2}} \right) \times \frac{1}{2} \left( \frac{I_C(p-p)}{\sqrt{2}} \right)$$

$$\therefore \text{r.m.s. मान} = \frac{1}{2} \left( \frac{\text{peak to peak मान}}{\sqrt{2}} \right)$$

आतः कलक्टर दक्षता

$$\eta = \frac{V_{cc}(p-p) \times I_C(p-p)}{8V_{cc} I_c} \quad \dots(2.3)$$

(i) **Series fed क्लास-A प्रवर्धक की अधिकतम कलक्टर दक्षता की गणना (calculation of maximum efficiency of series fed class-A Power Amplifier)**—Series fed प्रवर्धक में लोड डिरेक्ट कलक्टर परिपथ से कैनेक्टेड रहता है (चित्र 2.9 (a)) तथा द्रांसफार्मर कॉलिंग का प्रयोग नहीं किया जाता। हालांकि यह परिपथ सामान्यतः पॉवर प्रवर्धन हेतु प्रयुक्त नहीं किया जाता क्योंकि इसकी दक्षता कम होती है। चित्र 2.9 (b) में इस परिपथ की d.c. लोड लाइन प्रदर्शित है।



(a) Series fed क्लास A (एकल सिरा पॉवर प्रवर्धक)

चित्र 2.9

जब a.c. सिग्नल apply किया जाता है तो आउटपुट धारा व बोल्टेज ऑपरेटिंग बिन्ड के दोनों ओर परिवर्तित होते हैं। बोल्टेज तथा धारा की अधिकतम सिमेट्रिकल स्वेंग (symmetrical swing) शाप्त करने हेतु (अर्थात् अधिकतम आउटपुट पॉवर प्राप्त करने हेतु) Q-बिन्ड को d.c. लोड लाइन के बीचों-बीच (centre me) होना चाहिये (चित्र 2.9 (b))।  $|V_{CE}| = \frac{V_{CC}}{2R_C}$ ,  $V_{CE} = \frac{V_{CC}}{2}$  पर स्थित होगा। अतः (चित्र 2.9

$$\text{पॉवर} = \frac{V_{CC}(p-p)}{2R_C} = \frac{V_{CC}}{2}$$

अधिकतम  $V_{cc}(p-p) = V_{cc}$

$$\text{अधिकतम } I_c(p-p) = \frac{V_{cc}}{R_c}$$

अधिकतम a.c. आउटपुट पॉवर  $P_o(\max)$

$$= \frac{V_{cc}(p-p) \times I_c(p-p)}{8}$$

$$= \frac{V_{cc} \times V_{cc}/R_c}{8} = \frac{V_{cc}^2}{8R_c}$$

$$\text{इनपुट d.c. पॉवर} = V_{cc} \times I_c$$


$$= V_{cc} \left( \frac{V_{cc}}{2R_c} \right) = \frac{V_{cc}^2}{2R_c}$$

अतः, अधिकतम कलक्टर दक्षता  $\eta = \frac{P_o(\max)}{P_{dc}} = \frac{V_{cc}^2}{2R_c} \times 100$

$$= \frac{V_{cc}^2/8R_c}{V_{cc}^2/2R_c} \times 100 = 25\%$$

उस गणना से स्पष्ट है कि Class-A series fed पॉवर प्रबर्धक की अधिकतम कलक्टर दक्षता 25 % होती है तथा वास्तव में इसका मान इससे भी कम होता है। इसी कारण series fed Class-A प्रबर्धक को पॉवर प्रबर्धक की अधिकतम कलक्टर दक्षता की गणना

(calculation of maximum collector efficiency of transformer coupled class-A Power Amplifier) – कलास- $A$  प्रबर्धक में लोड को ट्रांसफार्मर के द्वारा couple किया जा सकता है। ट्रांसफार्मर कलास- $A$  से प्रतिबाया मौद्रिक ग्राफ जो जाती है तथा d.c. power loss भी कम हो जाता है क्योंकि ट्रांसफार्मर की प्राइमरी कुण्डली का प्रतिरोध बहुत कम होता है।



(a) ट्रांसफार्मर युक्त कलास- $A$  शक्ति प्रबर्धक  
चित्र 2.10

(b) बी० सी० लोड लाइन

चित्र 2.10 (a) में ट्रांसफार्मर युक्ति कलास- $A$  (एकल सिरा) शक्ति प्रबर्धक प्रदर्शित है तथा इसकी d.c. लोड लाइन चित्र 2.10 (b) में प्रदर्शित है।

शून्य सिग्नल स्थिति में (अर्थात् जब a.c. सिग्नल apply न किया हो अर्थात् जब परिपथ में केवल d.c. धाराये मवाहित हो रही हों) (i.e., under zero signal conditions), कलक्टर परिपथ में प्रभावी प्रतिरोध ट्रांसफार्मर की प्राइमरी कुण्डली का होता है। इसको नाप्य माना जा सकता है (क्योंकि प्राइमरी कुण्डली के d.c. प्रतिरोध का मान अन्ततः कम होता है)। अतः d.c. लोड लाइन एक vertical रेखा होती है (जो  $V_{ce}$  से प्रारम्भ होती है) चित्र 2.10 (b) देखें।

इस परिपथ की a.c. लोड लाइन भी चित्र में प्रदर्शित है। चूँकि इसका a.c. लोड

$$R_{L'} = \left( \frac{N_1}{N_2} \right)^2 R_L \text{ होगा, अतः a.c. लोड लाइन का slope} \left( -\frac{1}{R_{L'}} \right) \text{ होगा तथा वह ऑपरेटिंग बिन्ड से pass होगी।}$$

अधिकतम a.c. पॉवर आउटपुट (तथा अधिकतम कलक्टर दक्षता) प्राप्त करने हेतु Q-बिन्ड को a.c. लोड लाइन के मध्य में स्थिर किया जाना चाहिये।

चित्र 2.10 (b) से स्पष्ट है कि घनत्वक अर्द्धचक्र के शिखर (peak of positive half cycle) पर कलक्टर धारा का मान  $2I_c$  है तथा कलक्टर-एमीटर बोल्टेज  $V_{ce}$  का मान शून्य है। निओट्रिन शिखर पर कलक्टर धारा शून्य है तथा  $V_{ce} = 2V_{cc}$  है।

अतः peak-to-peak कलक्टर -एमीटर बोल्टेज,

$$V_{ce}(p-p) = 2V_{cc} - 0 = 2V_{cc}$$

तथा peak-to-peak कलक्टर धारा,

$$I_c(p-p) = 2I_c - 0 = 2I_c$$

d.c. पॉवर इनपुट

$$P_{dc} = V_{cc} \times I_c$$

अधिकतम a.c. पॉवर आउटपुट

$$P_{a.c.(\max)} = \frac{V_{ce}(p-p) \times I_c(p-p)}{8} = \frac{2V_{cc} \times 2I_c}{8} = \frac{1}{2} V_{cc} \times I_c$$

अतः अधिकतम कलक्टर दक्षता

$$\eta = \frac{P_{a.c.(\max)}}{P_{dc}} = \frac{V_{cc} I_c/2}{V_{cc} I_c} \times 100 = 50\%$$

उस गणना से स्पष्ट है कि ट्रांसफार्मर युक्ति कलास- $A$  शक्ति प्रबर्धक की अधिकतम दक्षता 50 % होती है अर्थात् d.c. पॉवर सलाई से शायद इनपुट शक्ति का अधिकतम 50 % ही आउटपुट a.c. पॉवर में परिवर्तित हो सकता है। वास्तव में, आउटपुट ट्रांसफार्मर में power losses तथा ट्रांजिस्टर में power dissipation के कारण कलक्टर दक्षता 50 % से भी कम होती है।

§ 2.8. ऊषा विसर्जन कक्ष (Heat Dissipation Curve) :

पिछों खण्ड में हमने देखा कि शक्ति प्रबर्धक को दी जाने वाली d.c. पॉवर का कुछ भाग a.c. पॉवर में कनवर्ट होता है। शेष पॉवर lost हो जाती है। यह पॉवर कलक्टर प्रतिरोध, आउटपुट

#### 48. विसर्जन घृतपानों पर ग्रहण

यांसमान में इथा ट्रांजिस्टर द्वारा उभया विसर्जन के कारण (ला होती है)। यदि ट्रांजिस्टर को उत्सव द्वारा पौर्व  $P_{dc}$  से तथा इसमें से  $P_{ac}$  में कमचर्ट की जाने वाली पौर्व  $P_{a.c.}$  द्वारा ब्रॉड की जाए तो सब है कि ग्रृह पौर्व ( $P_{dc} - P_{a.c.}$ ) ट्रांजिस्टर में उभया के रूप में विसर्जित हो जायेगा। अतः उभया के रूप में विसर्जित पौर्व

$$P_{dis} = P_{dc} - P_{a.c.}$$

जहाँ  $P_{dis} =$  ट्रांजिस्टर में उभया के रूप में विसर्जित पौर्व

$$P_{dc} = \text{ट्रांजिस्टर द्वारा प्रति a.c. पौर्व}$$

$$P_{a.c.} = \text{ट्रांजिस्टर द्वारा प्रति a.c. पौर्व}$$

यदि प्रवर्धक में a.c. इनपुट नहीं हो तो a.c. आउटपुट की गति नहीं होगी ( $P_{a.c.} = 0$ )।

इसका अर्थ यह हुआ कि यदि a.c. इनपुट नहीं हो तो a.c. आउटपुट की गति नहीं होगी ( $P_{a.c.} = 0$ )। यदि प्रवर्धक प्रति a.c. सिग्नल आरोपित नहीं किया जाता है तो ट्रांजिस्टर में अधिकतम ऊर्जा उत्पन्न होती है।

ट्रांजिस्टर में ग्रृह सक्रियता में d.c. द्वारा दी गयी शक्ति

$$P_{dc} = V_{CE} I_{CQ}$$

जहाँ  $I_{CQ}$  Q-बिन्ड पर कलक्टर पौर्व का d.c. मान है। अतः, ट्रांजिस्टर में विसर्जित हो सकने वाली अधिकतम ऊर्जा  $P_{dis}(\max) = V_{CE} I_{CQ}$ । अतः, कलाप A और रेटिंग में पौर्व ट्रांजिस्टर की पौर्व विसर्जन शक्ति यदि किसी परिपथ में पौर्व ट्रांजिस्टर की zero signal power dissipation 4 W है तो इस परिपथ में ऐसा पौर्व ट्रांजिस्टर प्रयुक्त किया जाया तो उसके नष्ट होने की सम्भावना है।

उक्त बातों से सब है कि यदि किसी प्रवर्धक में Q-बिन्ड पौर्व विसर्जन शक्ति 4 W से अधिक हो। तो उक्त बातों से सब है कि यदि ट्रांजिस्टर द्वारा प्रयुक्त किया जाया तो उसके नष्ट होने की सम्भावना है।

यदि विसर्जन शक्ति का पौर्व ट्रांजिस्टर द्वारा प्रयुक्त किया जाये तो हमें इस ट्रांजिस्टर को पौर्वपद्धति में लाना चाहिये कि विसर्जन शक्ति का पौर्व ट्रांजिस्टर की पौर्व विसर्जन शक्ति नहीं होती है। अतः, ट्रांजिस्टर में विसर्जित हो सकने वाली अधिकतम ऊर्जा अधिकतम ऊर्जा  $P_{dis}(\max) = V_{CE} I_{CQ}$ । अतः, विसर्जन शक्ति का पौर्व ट्रांजिस्टर की पौर्व विसर्जन शक्ति नहीं होती है।

*"If in an amplifier, the quiescent power dissipation  $P_{DQ}$  is 4 W, the transistor needs a power dissipation rating of at least 4 W. On the other hand, if we are given a power transistor with a dissipation rating of 4 W, we must ensure  $P_{DQ}$  does not exceed 4 W. This is an important factor that must be considered while designing a power amplifier. Assume that dissipation rating of a power transistor is 4 W. While designing the amplifier, we first plot its collector dissipation curve. We take some arbitrary values of  $V_{CE}$  and calculate corresponding values of  $I_C$  so that we always have  $V_{CE}I_C = P_D = 4$  W. The power amplifier, its Q-point must lie below this curve."*

#### 8.2.9. हीट सिंक का महत्व (Importance of Heat Sink):

चैंपिंग पौर्व ट्रांजिस्टर में उच्च घार्यों (high currents) प्रवाहित होती है, अतः, यह घर्वालन के समय गर्म (heat up) हो जाते हैं। चैंपिंग ताप बढ़ने से ट्रांजिस्टर में घर्वालन रनअवे (thermal runaway) हो सकता है, अतः, यह घर्वालन है कि मीमूल रखने हेतु ट्रांजिस्टर में उत्पन्न ऊर्जा को बहाव रखा जाता है।


विं 2.11 में एक पौर्व ट्रांजिस्टर के आउटपुट अधिकतम प्रतिरोध है।

माना कि इसकी पौर्व विसर्जन रेटिंग (power dissipation rating) 4 W है। यद्यपि जो डिवाइट करते समय हम इसका कलक्टर

विसर्जन वक्र (या ऊर्जा विसर्जन वक्र) (heat dissipation curve) plot करते हैं। यदि  $V_{CE}$  के कुछ कालानिक मान लेकर  $I_C$  के मान की गणना करें (यह मानकर कि  $P_{dis} = V_{CE}I_C = 4$  W हो), तो निम्न तालिका प्राप्त होती है—

$P_{dis}$	$V_{CE}$	$I_C = \frac{4 \text{ (W)}}{V_{CE} \text{ (V)}} \times 1000 \text{ mA}$
4 W	5 V	800 mA
4 W	10 V	400 mA
4 W	15 V	266 mA
4 W	20 V	200 mA
4 W	25 V	160 mA

इस तालिका को अउटपुट अधिकतमों पर plot करने से याद रख एक हाइपरबोला प्राप्त होता है (विं 2.11)। इस वक्र को ऊर्जा विसर्जन वक्र (Heat dissipation curve) पी कहते हैं। यदि इस ट्रांजिस्टर को पौर्व प्रवर्धक में प्रयोग करें तो Q-बिन्ड मर्दव इस वक्र के नीचे होना चाहिये विसर्जन वक्र से ऊर्जा जायेगा कि ट्रांजिस्टर में उत्पन्न होने वाली अधिकतम ऊर्जा का मान ट्रांजिस्टर की पौर्व रेटिंग से कम है। यदि Q-बिन्ड इस वक्र (curve) से ऊर्जा जायेगा तो प्रवर्धक में ऐसा ऊर्जा ट्रांजिस्टर की पौर्व रेटिंग से अधिक हो जायेगी, जिससे ट्रांजिस्टर नष्ट हो सकता है।




११ भारु की शीट (metal sheet usually aluminium) पर फिक्स कर दिया जाता है, जिसे "The metal sheet that serves to dissipate the additional heat from power transistor to the surrounding is called heat sink."

पानु की शीट बिसेक माध्यम से पॉवर ड्रॉजिस्टर की अतिरिक्त ऊम्हा को बाहरी वातावरण को संचरित किया जाता है, हीट सिंक कहलाती है।

"The metal sheet that serves to dissipate the additional heat from power transistor to the surrounding is called heat sink."

ड्रॉजिस्टर के अंदर अधिकारा ऊम्हा कलक्टर जंक्शन पर उत्पन्न होती है। हीट सिंक surface area को बढ़ाती है जिससे ऊम्हा आसानी से कलक्टर जंक्शन से विसर्जित हो जाती है। परिणाम, कलक्टर जंक्शन का ताप कम हो जाता है। अतः ड्रॉजिस्टर को थर्मल राइट राइटर जंक्शन से विसर्जित हो जाती है। परिणाम, सिंक एक अच्छा साधन है। ध्यान दें कि हीट सिंक की क्षमता उसके पदार्थ, volume, ब्रैशफल, आकार, केस व सिंक के सम्मर्क इत्यादि पर निर्भर करती है। चित्र 2.12 में कुछ हीट सिंक प्रदर्शित हैं। Finned aluminium हीट सिंक (चित्र 2.12 (a)) ऊपर हीट राइटर प्रति यूनिट कॉस्ट (best heat transfer per unit cost) प्रदान करती है।



चित्र 2.12—हीट सिंक व्यवस्थाएँ

यदि इस सिंक को ड्रॉजिस्टर कोइसिंग के ऊपर लगा दिया जाय तो केस का सतह क्षेत्र (Surface area) बढ़ जाता है तथा ऊम्हा तेजी से संचरित होती है।

चित्र 2.12 (b) power tab transistors में एक अन्य प्रकार की heat sink दिखाई गई है। एक metal tab लगा हुआ है जिससे ऊम्हा तेजी से बाहर निकल सकती है। इस प्रकार Chasis से ऊम्हा को इलेक्ट्रोनिक उपकरण की चैमिस (Chassis) से जोड़ा जा सकता है। इस प्रकार Chasis से ऊम्हा तेजी से बाहर निकल जाती है।

बड़े शाक्त ड्रॉजिस्टर में संग्रहक (collector) को सीधा case से जोड़ देते हैं तथा इस Case को Chassis से बांध कर ऊम्हा का तेजी से विसर्जन हो जाता है (चित्र 2.12 (c))।

यह बात नोट करें कि सिर्फ हीट सिंक का प्रयोग ड्रॉजिस्टर थर्मल राइटर से बचाने के लिये पर्याप्त नहीं है। ड्रॉजिस्टर परिषय डिजाइन करते समय कुछ अन्य बातें पर भी ध्यान दिया जाना चाहिये जैसे कि ऑपरेटिंग बिन्ड का चुनाव, बाहरी वातावरण का ताप, ड्रॉजिस्टर का प्रकार इत्यादि। ड्रॉजिस्टर में permissible power dissipation एक अत्यंत महत्वपूर्ण विशिष्टा है। किसी ड्रॉजिस्टर की permissible power rating की गणना निम्न सम्बन्ध द्वारा की जा सकती है—

$$P_{\text{total}} = \frac{T_{\max} - T_{\text{amb}}}{\theta}$$

जहाँ  $P_{\text{total}}$  = ड्रॉजिस्टर में विसर्जित कुल पॉवर (total power dissipated in the transistor),  $T_{\max}$  = अधिकतम जंक्शन ताप जो कि जर्मेनियम ड्रॉजिस्टर में  $90^{\circ}\text{C}$  व मिलिकॉन ड्रॉजिस्टर में  $150^{\circ}\text{C}$  होता है (maximum junction temperature)

$$T_{\text{amb}} = \text{थर्मल प्रतिरोध } \theta \text{ का मात्रक } ^{\circ}\text{C/Watt} \text{ होता है तथा ड्रॉजिस्टर डाटा बुक में इसका मान दिया होता है। थर्मल प्रतिरोध का निम्न मान होने का अर्थ है कि जंक्शन से वातावरण की ओर ऊम्हा आसानी से प्रवाहित हो सकती है। साथ ही कि जितना अधिक बड़ा ड्रॉजिस्टर का case होगा, थर्मल प्रतिरोध का मान उतना ही कम होगा व ऊम्हा आसानी से संचरित हो सकेगी। हीट सिंक के प्रयोग से  $\theta$  का मान घट जाता है तथा पॉवर डिसीप्रेशन बढ़ जाता है। ध्यान दें कि कलक्टर-बेस जंक्शन ऊम्हा जंक्शन से केस, केस से हीट सिंक व हीट सिंक से वातावरण को संचरित होती है।$$

"As power transistors handle large currents, they always heat up during operation. Since transistor is a temperature dependent device, the heat generated must be dissipated to the surroundings in order to keep the temperature within permissible limits. Generally, the transistor is fixed on a metal sheet (usually aluminium) so that additional heat is transferred to the metal sheet.

Most of the heat within the transistor is produced at the collector junction. The heat sink increases the surface area and allows heat to escape from the collector junction easily. The result is that temperature of the transistor is sufficiently lowered. Thus heat sink is a direct practical means of combating the undesirable thermal effects e.g. thermal runaway. The ability of any heat sink to transfer heat to the surroundings depends upon its material, volume, area, shape, contact between case and sink and movement of air around the sink. Finned aluminium heat sinks yield the best transfer per unit cost.

The use of heat sink alone may not be sufficient to prevent thermal runaway under all conditions. In designing a transistor circuit, consideration should also be given to the choice of (i) operating point (ii) ambient temperatures which are likely to be encountered and (iii) the type of transistor e.g. metal case transistors are more readily cooled by conduction than plastic ones. Circuits may also be designed to compensate automatically for temperature changes and thus stabilise the operation of the transistor components."


### ११.१० पुरु प्रवर्धक (Push Pull Amplifier) :

Class B प्रचालन में ड्रॉजिस्टर केवल सिग्नल के आधे चक्र में ही चालन (conduct) करता है। अतः पूर्ण चक्र में आउटपुट आपूर्त करने के लिये दो ड्रॉजिस्टर का प्रयोग आवश्यक है जो जिपरित चक्रों में चालन करें, ताकि उनके प्रचालन को संयुक्त (Combine) करके आउटपुट सिग्नल का पूर्ण चक्र आपूर्त किया जा सके।

चैकिं परिपथ का एक भाग प्रथम अद्वचक्र में सिगनल को उच्च (High) की ओर खिचता है (push करता है) तथा दूसरे अद्वचक्र में परिपथ का दूसरा भाग सिगनल को न्यून (Low) की ओर खिचता है (pull करता है), इसलिये परिपथ को पुश पुल (push pull) परिपथ का नाम और धूमका देता है।

(phase splitter) का कार्य कर रहा है।

यदि आप इस पाठ को प्रारम्भ से पढ़ रहे हैं तो आप यह बताने की इच्छिता में तो होंगे ही कि आउटपट टंसफर्मर क्या कार्य करता है? जी हाँ, इसका कार्य प्रतिवादा मौचिंग करता है। इस



### चित्र 2.13—पुश पुल परिपथ का ब्लॉक डायग्राम

परिपथ की दक्षता भी अच्छी प्राप्त होती है।

**परिपथ** (Circuit)—चित्र 2.14 में दो npn ट्रांजिस्टरों को Push Pull प्रवालन के लिये जोड़ा गया है। चौकि दोनों ट्रांजिस्टरों को अलग-अलग अर्ड्डचक्रों में प्रयुक्त करना है इसलिये यह आवश्यक है कि दोनों ट्रांजिस्टरों की बेस पर विपरीत शुद्धीयता (opposite polarity) वाले सिग्नल प्रयुक्त होने चाहिये। परन्तु निवेश संकेत (input signal) तो केवल एक होता है तथा इसको दो विररीत शुद्धता (polarity) वाले सिग्नलों में बदलना आवश्यक होता है। यह कार्य केन्द्र टैपित विररीत शुद्धता (center tapped transformer) करता है अर्थात् ट्रांसफार्मर यहाँ पर कला विभाजक ट्रांसफार्मर (center tapped transformer) करता है अर्थात् ट्रांसफार्मर यहाँ पर कला विभाजक

**परिपथ** (Circuit) — नवम 2.14 में npn ट्रांजिस्टर का प्रारंभिक सिद्धांत दर्शाया गया है। चौंक दोनों ट्रांजिस्टरों को अलग-अलग अर्द्धचक्रों में प्रयुक्त करना है इसलिये यह आवश्यक है कि दोनों ट्रांजिस्टरों की बेस पर विपरीत धुर्वयता (opposite polarity) वाले सिग्नल प्रयुक्त होने चाहिये। परन्तु निवेश संकेत (input signal) तो केवल एक होता है तथा इसको दो विवरित धुर्वता (polarity) वाले सिग्नलों में बदलना आवश्यक होता है। यह कार्य केन्द्र ऐपिटर द्वारा सफार्मर (center tapped transformer) करता है अर्थात् ट्रांसफार्मर यहाँ पर कला विभाजक

47

वारी-बारी से एक-एक अद्वितीय में चालन करते हैं। इन दो द्राऊस्टर के एमोटर टर्मिनल को एक साथ जोड़ा गया है। परिपथ में प्रयुक्त इनपुट ट्रांसफार्मर में सैन्टर-टैप सेकेंड्री कुण्डली है जो कि दो ट्रांजिस्टर इनपुट्स को लिपरिट धूकता वाले सिग्नल उपलब्ध कराती है। आउटपुट ट्रांसफार्मर की प्राइमरी कुण्डली भी सेन्टर टैप है। दोनों ट्रांजिस्टरों के कलकटर टर्मिनलों को इस ट्रांसफार्मर के माध्यम से d.c. सालाइ VCC से जोड़ा गया है। लोड प्रतिरोध (सामान्यतः लाउडस्पीकर) को आउटपुट ट्रांसफार्मर के सेकेंड्री पर संयोजित किया गया है।

$R_L$  को ट्रांजिस्टर की आउटपुट प्रतिवाप से मैच किया जा सके। मैचिंग की स्थिति में, प्रवर्धक द्वारा लोड को अधिकतम पाँकर प्रदान की जाती है।  $R_1$  तथा  $R_2$  बार्यसिंग प्रतिरोध हैं, तथा इसको सहायता से ट्रांजिस्टर के अपरेटिंग बिन्ड को इस प्रकार स्थिर किया जाता है, जिससे ट्रांजिस्टर क्लास- $B$  मोड में ऑपरेट करते हैं।

**काय-प्रणाली-प्रथम अद्वचक में**  $Q_1$  का बैस धनात्मक (positive) होने के कारण उसमें चालन (conduction) होता है। किन्तु  $O_2$  का बैस ऋणात्मक (base negative) होने के कारण वह कट ऑफ (cut off) में रहता है। इसलिये  $Q_1$  की कलटर धारा  $i_{c1}$  के कारण धनात्मक अद्वचक में लोड पर आठपट प्राप्त होती है।

दूसरे अद्वितीय में  $O_2$  की बेस धनात्मक होमे के कारण उसमें चालन (conduction) होता है किन्तु  $O_1$  की बेस ऋणात्मक होमे के कारण वह कट ऑफ (Cut off) हो जाता है। इस प्रकार  $O_2$  की कलेक्टर धारा  $i_{c2}$  के कारण ऋणात्मक अद्वितीय में लोड पर आउटपुट प्राप्त होती है।

पुरा पुल प्रवर्धक के योग (Advantage of push pull amplifier in comparison of Single Ended Amplifier)—पुरा-पुल प्रवर्धक के सिंगल एडेंड प्रवर्धक की तुलना में अनेक लाभ होते हैं—

The diagram shows a circuit with three main vertical sections. The left section is labeled "Phase splitting input transformer". The middle section contains two parallel branches, each labeled "Push pull circuit connection". The right section is labeled "Push pull output transformer". A load resistor  $R_L$  (Load) is connected across the output terminals of the final stage.

चित्र 2.14—पुशा पुल प्रवर्थक

व्यवस्थित किया जाता है। इस कारण इसकी दक्षता अधिकतम 78·5% तक हो सकती है।

(ii) अधिक पॉवर प्रदान करने की स्थिता (Provides greater power output)—पुल कलास-B प्रवर्धक, एकल सिरा प्रवर्धक के मुकाबले चार गुनी अधिक पॉवर प्रदान करने की स्थिता रखता है।

(iii) हार्मोनिक विलयण कम करना (Reduces harmonic distortion)—वर्ग B प्रवर्धक में सम हार्मोनिक्स (even harmonics) एक-दूसरे को प्रभावहीन कर देते हैं तथा केवल विषम हार्मोनिक्स ही रह जाते हैं, जिसके कारण विलयण कम हो जाता है।

(iv) अत्यधिक विरूपण कम करना (Reduces non-linear distortion)—कलैवर्स धाराओं के डी. सी. घटक आउटपुट ट्रांसफर्मर के क्रोड में चुम्बकीय दृष्टि से एक-दूसरे का विरोध करते हैं जिससे क्रोड के संतुत (saturate) होने की प्रवृत्ति नहीं होती जिससे ट्रांसफर्मर के चुम्बकीय (magnetisation) वर्क की अत्यधिकता या क्रक्कता के कारण अत्यधिक विरूपण की सम्भावना भी कम हो जाती है।

(v) ड्री. सी. शक्ति के रिप्पल का प्रभावहीन होता (Ripples in d.c. supply does not affect d.c. power)

**नहीं है तो भी पुरा पुल कर्नेक्शन में उमिका बोल्टेज (ripple voltage) के प्रभाव समाप्त हो जाते हैं क्योंकि उमिका बोल्टेज के कारण उत्सव धारा में द्रांसफॉर्मर की कुण्डली में विपरीत दिशाओं में बहती है। अतः, पुरा पुल कर्नेक्शन में कम value का (अर्थात् स्स्ट्र) कैपेसिटर फिल्टर लगाकर भी काम चलाया जा सकता है।**

**पुश पुल प्रवर्धक के दोष** (Demerits of push pull connection) –

नहीं है तो दोनों अद्यतनों में प्रवर्धन असमान हो जाता है (unequal amplification due to unmatched BJTs)।

इस परिपथ में दो समान व विपरीत शुल्का के (equal and opposite) बोल्टेज की आवश्यकता होती है। अतः पुरा परिपथ में इस प्रकार के बोल्ट्स उत्पन्न करने हेतु

(iii) इंटीवर स्ट्रेज आवश्यक होता है (requires driver stage to produce equal and opposite voltages) -  
जारी न महंगी दूसरे कम्पोनेंटों की आवश्यकता होती है (requires bulky and

पुश पुल प्रवर्धक की आउटपुट में सम-हारमोडिल्स क्यों समाप्त हो जाते हैं (Why do even harmonics cancel out in the output of push pull amplifier) — शक्ति प्रवर्धकों द्वारा expensive transformers)।

अधिक आगम के सिग्नल (large signal) प्रवाहित किये जाते हैं। प्रवर्धकों में हार्मोनिक विरुद्ध (harmonic distortion) ट्रांजिस्टर के अरेबीय (non-linear) अधितश्शों के कारण होता है। पुरु-पुल प्रवर्धक में यह विकल्प काफी सीमा तक कम हो जाता है।

यदि हम प्रवर्धक के इनपुट पर ० आवृत्ति का सिग्नल लगाते हैं, तो हमें दोनों राजिस्टरों की बैस

$$I_{b2} = I_b \sin(\omega t + \pi)$$

ट्रांजिस्टर की non-linearity के कारण इनपुट के sinusoidal सींसे के बचपूर्व आउटपुट पर हारमोनिक terms (अर्थात् मूल आवृति के उच्च आवृति युग्म (multiples of fundamental frequency) भी उत्पन्न होते हैं। अतः ट्रांजिस्टर  $Q_1$  तथा  $Q_2$  की कलरक्सर धाराओं को निम्नवत् लिखा जा सकता है—।

$$i_{c2} = I_0 - I_1 \sin \omega t + I_2 \sin 2\omega t - I_3 \sin 3\omega t + \dots \quad \dots \quad (2.7)$$

ये दोनों धारायें आउटपुट ट्रांसफॉर्मर में विपरीत दिशाओं में प्रवाहित होती हैं। अतः कुल आउटपुट धारा  $i_2$  इन धाराओं के अन्तर ( $i_c - i_{c2}$ ) के समानुपत्ति होगी। अतः

$$+ I_3 \sin (3\omega t + 3\pi) + \dots$$

$$i_L = K(i_{c_1} - i_{c_2})$$

$$= 2K(I_1 \sin \omega t + I_3 \sin 3\omega t + I_5 \sin 5\omega t) + \dots \quad (3.8)$$

आवृत्तिपृष्ठ धारा की समीकरण 2.8 से सहज होता है कि पुरु-पुल प्रवालन में सम-हारमोनिक्स (even harmonics) समाप्त हो जाते हैं। विषम-हारमोनिक्स (odd harmonics) में समान्यतः गीसरे हारमोनिक के कारण अधिक विरूपण उत्पन्न होता है क्योंकि पाँचवें तथा अन्य उच्च हारमोनिक्स का आयाम इतना कम हो जाता है कि वे नगण्य माने जा सकते हैं। पुरु-पुल के ठीक चालन देखिये  $O_1$  तथा  $O_2$  दो जिस्टरों के अभिलक्षणों का समान (identical) होना जाता आवश्यक है अन्यथा निर्गत में सम-हारमोनिक्स (even harmonics) भी प्रकट हो जाते हैं।

**पुण्य पुल परिपथ हेतु ड्राइवर स्टेज** (Driver stages for push pull circuit) — पुण्य पुल प्रवर्धक में दो ट्रांजिस्टर (Class-B या Class-AB मोड में) योग किये जाते हैं जिनमें एक धनात्मक अर्धचक्र में तथा दूसरा क्राण्टात्मक चक्र में आउटपुट प्रदान करता है। इन दोनों अर्ध चक्र को संयुक्त (combined) करके पृष्ठ चक्र या पृष्ठ किया जाता है।

चूंकि प्रवर्धक को केवल एक इनपुट सिग्नल प्राप्त होता है, अतः इसमें दो विपरीत भूवता संकेत (opposite polarities लिमिटेड) (100% उत्तरांश-विपरीत तथा 100% दक्षिणांश-विपरीत) होते हैं।

ज्ञानविद्या अस्त्रालय (१०० कलानार कालागांव) प्राप्त करने की आवश्यकता होता है।

किये जाते हैं -


इसके लिये सेंटर ट्रैड शो सफर्मरि

**चित्र 215—इडवर स्टेज**

\* चैकिं पार प्रवर्षक उच्च सिनल handle करते हैं अब इन्हीं आउटपुट में इनपुट आवृति के सारणीक्स भी उपस्थित होते हैं। अत यदि इनपुट सिनल  $y = v \sin \omega t$  हो, तो आउटपुट सिनल निम्नवत् व्याप्त किया जा सकता है—

प्रत्येक चक्र के लिये दो बाराबर तथा  $180^\circ$  कलान्तर पर विस्थापित बोल्टेज ग्राफ होती है, जो पुरा पुल प्रवर्धक के इनपुट सिरों को दे दी जाती है।

180° कलान्तर के दो सिग्नल आप करने के लिये BJT भी प्रयुक्त कर सकते हैं (चित्र 2.16) इसमें इनपुट के समान करा (phase) में ऑडिट्यूट उत्पर्जक (emitter) से, तथा 180° कलान्तर पर ऑडिट्यूट संग्रहक (collector) से प्राप्त की जा सकती है।  $R_C$  तथा  $R_E$  का मान समायोजित करके दोनों सिग्नलों का आयाम भी समान किया जा सकता है।



**चित्र 2.16—दांजिस्टर का प्रयोग करके इंडिवर स्टेज**

*"The push-pull amplifier is a power amplifier and is used in the output stages of electronic circuits. It is used whenever high output power at high*


Both transistors are operated in class B mode (or Class AB mode). The centre-tapped secondary of driver transformer  $T_1$  supplies equal and opposite voltages to the base circuits of two transistors.

*Circuit operation. The input signal appears across the secondary of driver transformer. During the first half-cycle of the signal, end A becomes positive and*

end B negative. This will make the base-emitter junction of  $Q_2$  reverse biased and that of  $Q_1$  forward biased. The circuit will conduct current due to  $Q_1$  only. Therefore, this half-cycle of the signal is amplified by  $Q_1$  and appears in the upper half of the primary of output transformer. In the next half-cycle of the signal,  $Q_2$  is forward biased whereas  $Q_1$  is reverse biased. Therefore,  $Q_2$  conducts. Hence, this half-cycle of the signal is amplified by  $Q_2$  and appears in the lower half of the output transformer primary. The centre-tapped primary of the output transformer combines two collector currents to form a sine wave output in the secondary."

**§ 2.11. क्रॉस-ओवर विस्थापन व उसका समाधान (Cross-OVER Distortion and Its Reduction).**

आम जानते हैं कि क्सास-ब मोड में डॉजिस्टर को कट-ऑफ ब्रेक के समीप व्याप किया जाता है (चित्र 2.17 (a)) चौंके इसमें प्रचालन बिन्दु को d.c. लोड लाइन के एक सिरे पर रखा जाता है अतः एमीटर-बेस जंक्शन को कोई बायासिंग वोल्टेज नहीं मिलती (cut-off or zero bias)। अतः डॉजिस्टर की बेस एमीटर जब तक इनपुट सिग्नल 0 से लाभा 0.7 V तक नहीं पहुँचता (अर्थात् डॉजिस्टर की बेस एमीटर मन्थ का पोटेंशियल बैरियर पार नहीं होता) तब तक डॉजिस्टर में धारा प्रवाहित नहीं होती।



अतः यदि पुणे पुल स्टेज के ट्रांजिस्टर को कट-ऑफ पर (क्लास B-मोड) बायपस किया जाये, तो धारा तरंगाकार चित्र 2.17 (b) जैसा भाष्ट होता है। धारा में tGaps उस समय उत्पन्न होते हैं, जब ताकि तरंगत की polarity change होती है तथा जब सिग्नल zero क्रोस करता है, जिससे आउटपुट

समझ है कि जब भी इनपुट सिग्नल शून्य पार करता है आउटपुट सिग्नल विरूपित (distorted) हो जाता है तथा उसमें क्लिपिंग (clipping) आ जाती है। यह क्लिपिंग उस समय होती है जब इनपुट सिग्नल शून्य (0 V) को पार करता है (या cross करता है)। इसलिये इसको क्रॉस ओवर विरूपण (cross over distortion) कहते हैं।

**क्रॉस ओवर विरूपण (Cross over distortion)** को कम करना—यदि प्रवालन बिन्दु को व.ड.ऑफ (cut off) क्षेत्र से थोड़ा-सा ऊपर खा जाये अर्थात् ड्रॉजिस्टर को हल्की सी d.c. अम्बायर्सिंग दे दी जाये (slightly forward biased) (चित्र 2.17 (c)), जिससे a.c. सिग्नल की अनुपस्थिति में भी थोड़ी सी कल्पवर्त धारा प्रवाहित होती रहे तो क्रॉस ओवर विरूपण (cross over distortion) समाप्त हो जाता है।


एक प्रकार से देखा जाये तो यह Class-AB प्रचालन हो गया क्योंकि कलक्टर धारा 180° से अधिक किन्तु 360° से कम के लिये प्रवाहित होने लगेगी। लेकिन यह प्रचालन Class-B के बहुत करीब होने के कारण Class B प्रचालन ही मान लिया जाता है (चित्र 2.17 (c))। "The waveform in Fig. 2.17 shows the distortion, which occurs when transistors in a push-pull stage are dc-biased to cut-off. If there is cutoff (zero bias on the base-emitter of a silicon transistor, no current flows in the transistor until the input-signal voltage rises to about 0.7 V. Therefore there is a period of time, when the signal is rising from 0 to 0.7 V, that the transistor will not conduct. If the transistors of a push-pull stage are biased at cutoff, the current

waveform will appear as in Fig. 2.17 (b). The gaps in current, represent the time when the signal polarity is changing, and when the signal is crossing over to activate one transistor while the other is turning off. No current flows during this time. The resulting current waveform is a distortion of the input waveform and is known as cross-over distortion. Therefore, to eliminate crossover distortion, the transistors in a push-pull stage are not biased class B (at cutoff), but are forward-biased slightly so that a small collector current flows even in the absence of any signal. However, they are biased close enough to cutoff to designate their mode of operation as class B.

The low level of forward bias on  $Q_2$  and  $Q_3$  keeps the transistor on and its collector currents very low in the absence of signal. When a signal is applied,  $Q_1$  and  $Q_2$  conduct alternately on each half-cycle of the incoming signal. The average collector current is therefore low without signal and much higher in the presence of a signal."

### § 2.12. पूरक सममिति शक्ति प्रबंधक (Complementary Symmetry Power Amplifier) :

यदि दो पूरक (complementary) ट्रांजिस्टर (अर्थात् एक pnp तथा एक npn) का प्रयोग करके पुरा पुल प्रबंधक बनाया जाये, तो कला विभाजन (phase splitting) ट्रांसफॉर्मर को प्रयोग



चित्र 2.18—पूरक सममिति पुरा पुल परिपथ

किये बिना ही पौरे चक्र में आउटपुट प्राप्त हो जाती है। ऐसा परिपथ पूरक सममिति पुरा पुल परिपथ (complementary symmetry push pull circuit) कहलाता है (चित्र 2.18)। नोट करें कि इस परिपथ में दो पॉवर सलाई प्रयुक्त की गई है क्योंकि दोनों ट्रांजिस्टर को उत्पुत्त बायोसिंग प्रदान करनी पड़ती है।

ट्रांजिस्टर विपरीत प्रकार के होने के कारण (बर्थार्ट एक npn तथा दूसरा pnp) अलग-अलग उत्पन्नकर्मों में चालन (conduct) करें।


इनपुट सिग्नल के पार्श्वित्र अद्विचक में ट्रांजिस्टर  $Q_1$  (npn) चालन करेगा जबकि ट्रांजिस्टर

$Q_2$  (pnp) कट ओफ में रहेगा। इनपुट के निगेटिव अद्विचक में  $Q_2$  चालन करेगा जबकि  $Q_1$  कट ओफ में रहेगा। इस प्रकार npn ट्रांजिस्टर इनपुट के पार्श्वित्र अद्विचकों को व pnp ट्रांजिस्टर इनपुट के निगेटिव अद्विचकों को प्रवर्धित करेगा। इस प्रकार आउटपुट पूर्ण चक्र (full cycle) के लिये प्राप्त होगी।

चूंकि  $Q_1$  तथा  $Q_2$  के action एक दूसरे के पूरक (complementary) हैं तथा परिष �symmetrical है, अतः इसको complementary symmetry push pull amplifier कहा जाता है।

चित्र 2.18 को modify करके केवल एक पॉवर सलाई प्रयुक्त complementary symmetry push pull प्रबंधक बनाया जा सकता है (चित्र 2.19)।

चित्र 2.19—केवल एक पॉवर सलाई प्रयुक्त  
Complementary symmetry power amplifier



चित्र 2.19—केवल एक पॉवर सलाई प्रयुक्त  
Complementary symmetry power amplifier

1. महंगा center tapped ट्रांसफॉर्मर प्रयोग करने की आवश्यकता नहीं होती।
2. Transformer क्वारा प्रदान कला विभाजन (phase splitting) अर्थात् input signal को दो निपरित polarity वाले signals में बदलना का कार्य बहुत जटिल होता है। इसमें कला विभाजन की आवश्यकता नहीं होती।
3. I.C. (इंटीग्रेटेड सर्किट) में ट्रांसफॉर्मर बनाना सम्भव नहीं होता। चूंकि इसमें ट्रांसफॉर्मर प्रयुक्त नहीं है इसलिये I.C. पर बनाये जा सकते हैं।
4. ट्रांसफॉर्मर के प्रयोग न होने से प्रबंधक की आवृत्ति अनुक्रिया बेहतर हो जाती है।

#### सीमाएं (Limitations)—

1. इसमें भी क्रास ओवर विल्डप्पण (cross over distortion) की समस्या होती है। इस समस्या को Class-AB प्रचालन द्वारा कम कर सकते हैं।
2. दो डी. सी. बोल्टेज स्रोत (d.c. voltage sources) की आवश्यकता पड़ती है।

"The complementary-symmetry circuit uses two transistors with identical characteristics. One transistor is a PNP, the other an NPN.  $Q_1$  is an NPN,  $Q_2$  a PNP transistor, each connected as an emitter follower, with the emitters connected together. The load  $R_L$  in the emitter circuit is common to  $Q_1$  and  $Q_2$ . The collector of  $Q_1$  goes to a positive supply. The collector of  $Q_2$  receives its d.c. voltage from a negative supply. The bases of  $Q_1$  and  $Q_2$  connected together, receive the input signal from some external circuit. Assume that the d.c. bias keeps  $Q_1$  and  $Q_2$  just cut off. When a sine wave is applied to the input of this amplifier, During the positive half cycle the base of  $Q_1$  is driven positive relative to its emitter, turning on  $Q_1$ , the NPN transistor.

$Q_1$  remains on during this positive half cycle, and the current waveform in  $Q_1$  is shown in fig. 2.18 (a). During the positive half cycle,  $Q_2$  the PNP transistor, remains reverse-biased and is cut off. During the negative half cycle  $Q_2$  is forward-biased by the signal and turns on while  $Q_1$  is cut off. Current in  $Q_2$  is opposite in direction to current in  $Q_1$ . This is so because  $Q_1$  is an NPN,  $Q_2$  a PNP transistor. The voltage developed across  $R_L$  is a sine wave, like the input. Since the actions of  $Q_1$  &  $Q_2$  complement each other and the circuit is symmetrical, the arrangement is called complementary symmetry.

Complementary-symmetry amplifiers require very careful design to prevent thermal runaway and destruction of the power transistors. Unbalance or leakage in power transistors can cause multiple failures. Diode stabilization is frequently employed as thermal compensation. These conditions are mainly found in direct coupling from driver to output stages."

### § 2.13. बूट-स्ट्रैपिंग का अर्थ (Bootstrapping) :

चित्र 2.20 (a) में एमीटर श्रितोरण के फ़ोस वोल्टेज को  $V_E$  द्वारा प्रदर्शित किया गया है। इस वोल्टेज का मान बैस वोल्टेज  $V_{BB}$  में से बैस एमीटर वोल्टेज  $V_{BE}$  के मान को घटाकर प्राप्त किया जा सकता है।

चूंकि  $V_{BE}$  का मान लगभग 0.7 V नियत (Constant) है अतः  $V_{BB}$  के मान परिवर्तित होगा। उदाहरणतः यदि  $V_{BB}$  को 2 V से 10 V कर दिया जाये, तो  $V_E$  का मान 1.3 V से 9.3 V हो जायेगा। यानि एमीटर वोल्टेज बैस वोल्टेज के अनुसार Change हो रही है। इस प्रकार का Operation Bootstrapping कहलाता है जहाँ एक वोल्टेज का मान दूसरी Voltage का अनुसार करता है।

चित्र 2.20 (a) तथा 2.20 (b) में अन्तर को भी Notice करें। चित्र 2.20 (b) में emitter को भूमध्यकृत कर दिया है। अब emitter voltage का मान शून्य पर रिसर हो जायेगा। इसलिये


$$V_E = V_{BB} - V_{BE}$$

बैस वोल्टेज में परिवर्तन करने पर इमीटर वोल्टेज पर कोई प्रभाव नहीं पड़ेगा। इसलिये चित्र 2.20(b) में एमीटर इन्युट वोल्टेज से बूट-स्ट्रैपिंग नहीं है।

**§ 2.14. ट्रांसफॉर्मर रहित आडियो शक्ति प्रबंधक (Transformer Less Audio Power Amplifiers) :**

I.C. ट्रेक्नालॉजी जी ने के पश्चात ऐसे परिषय अधिक प्रचलित (popular) होने लगे जिसमें प्रेरक (inductors) तथा ट्रांसफॉर्मर को प्रयोग न होता है। इसका मुख्य कारण यह है कि I.C. में प्रेरक तथा ट्रांसफॉर्मर निर्मित (fabricate) करना सम्भव नहीं है।


पुश पुल प्रबंधकों में आउटपुट ट्रांसफॉर्मर को कार्य लोड प्रतिबाधा को ट्रांजिस्टर की आउटपुट प्रतिबाधा से घेच करना का होता है। यदि इस ट्रांसफॉर्मर के स्थान पर एमीटर फॉलोअर परिपथ (emitter follower circuit) लगा प्रयोग किया जाये, तो ट्रांसफॉर्मर रहित पुश पुल प्रबंधक प्राप्त हो जाता है।



चित्र 2.20

चित्र 2.21—डार्लिंगटन ट्रांजिस्टर प्रयोग करके ट्रांसफॉर्मर रहित पुश पुल प्रबंधक व्यवहारिक संस्करण (practical version) दिखाया गया है। इसमें ट्रांजिस्टरों के स्थान पर darlington pair को प्रयोग किया गया है तथा आउटपुट एमीटर फॉलोअर से प्राप्त की गई है।

डार्लिंगटन जोड़ (Darlington pair)—यदि दो ट्रांजिस्टरों को चित्र (2.22 (a)) के अनुसार जोड़ दिया जाये तो यह संकेत एक ऐसे ट्रांजिस्टर की तरह व्यवहार करता है (2.22 (b)) जिसका धारा लाभ (current gain)  $\beta_0$  दोनों अलग-अलग ट्रांजिस्टरों के धारा लाभ (current gain)  $\beta_1$  और  $\beta_2$  के गुणनफल के बाबत होता है  $\beta_0 = \beta_1 \beta_2$ ।



चित्र 2.22

एक डार्लिंगटन ट्रांजिस्टर कैम्ब्रिजन से बहुत अधिक थारा लाभ (current gain) प्राप्त हो सकता है (कई हजार)। इस प्रकार इस सर्किट अधिक थारा लाभ (current gain) प्राप्त की जा सकती है।


ऐट्रेटर फॉलोवर-लोड को ऐट्रेटर फॉलोवर के आउटपुट से जोड़ा गया है। ऐट्रेटर फॉलोवर का आउटपुट प्रतिरोध बहुत कम होता है तथा वह लोड के प्रतिरोध से आसानी से मेच हो जाता है।

### § 2.15. कुछ प्रचलित ऑडियो पॉवर प्रवर्धक ICs का वर्णन (Mention of Some Popular Audio Power Amplifier ICs):

एक ऑडियो प्रवर्धक को ऑडियो सिग्नल के प्रवर्धन हेतु प्रयुक्त किया जाता है। पॉवर प्रदान करने की शक्ति के अनुसार ऑडियो प्रवर्धकों को निम्नवत् वर्गीकृत कर सकते हैं—

- निम पॉवर- शून्य से 50 mW
- मीडियम पॉवर- 50 mW से 500 mW
- हाई-पॉवर- 500 mW से अधिक

ऑडियो पॉवर प्रवर्धक ICs का ब्लॉक डायग्राम चित्र 2.23 में प्रदर्शित है। कुछ प्रचलित ऑडियो पॉवर ICs का वर्णन निम्नवत् है—




चित्र 2.23—ऑडियो पॉवर प्रवर्धक IC का सालॉफ्ट ब्लॉक डायग्राम

(i) दार्शन LM 380 ऑडियो पॉवर प्रवर्धक (Type LM 380 audio power amplifier)—दार्शन LM 380 एक ऑडियो पॉवर प्रवर्धक है जिसको नैशनल सोनीकॉर्परेशन द्वारा निर्मित किया गया है। इसके 8 Ω लोड को न्यूनतम 2.5 W (rms) पॉवर प्रदान करने हेतु डिजाइन किया गया है। इसकी प्रमुख विशेषताएं निम्नवत् हैं—


- यह fixed gain (50 या 34 dB) प्रवर्धक है।
- रॉटर्सार्क प्रोटेक्शन (short circuit protection)।
- उच्च शिखर थारा शक्ति (1.3 A maximum) (high peak current capability)।

- उच्च प्रतिरोध (150 kΩ) (high impedance)।
  - 100 kHz बैंडविड्थ।
- चित्र 2.24 (a) में LM 380 का पिन डायग्राम प्रदर्शित है जिससे स्पष्ट है कि यह 14 पिन DIP पैकेज है। इनपुट स्ट्रेज को पॉवर सल्वाइ + V<sub>CC</sub> से decouple करने हेतु एक बाइपास कैपेसिटर लगाया जाता है। इनपुट स्ट्रेज को पॉवर सल्वाइ + V<sub>CC</sub> से decouple करने हेतु एक बाइपास कैपेसिटर लगाया जाता है।



(a) IC LM380 का पिन डायग्राम

$$V_{CC} = +15 \text{ V}$$



(b) IC LM380 का ऑडियो प्रवर्धक के रूप में प्रयोग

चित्र 2.24

कैपेसिटर बाइपास टर्मिनल (पिन 1) व माउडन (पिन 7) के मध्य कॉक्टेन्ट किया जाता है। पिन 3, 4, 5 व पिन 10, 11, 12 माउडन हीट-सिक पिन हैं। यौंकि LM380 ड्यूअल इन-लाइन पैकेज होता है, अतः दोनों लाइनों की तीन-लीन सेटर रिनो से कॉपरली-इ-फ्रेम बोडिकर हीट-सिक के रूप में प्रयुक्त किया जाता है। LM380 को 10 से 22 V सल्वाइ वोल्टेज द्वारा ऑर्सेट किया जा सकता है।

चित्र 2.24 (b) में LM380 का ऑडियो प्रवर्धक के रूप में संयोजन प्रदर्शित है। इसमें प्रवर्धक को non-inverting mode में संयोजित किया गया है। Inverting टर्मिनल को माउडन से संयोजित किया गया है।

LM380 को ऑडियो प्रवर्धक के अतिरिक्त अन्य अनुप्रयोगों जैसे जीवोपाद प्रवर्धक, इंटरकॉम, लाइन ड्रॉइवर, अलार्म, अल्ट्रासोनिक ड्रॉइवर, टीवी साउंड सिस्टम AM-FM रेडियो, सर्वो ड्रॉइवर इत्यादि में भी प्रयोग किया जाता है।

(ii) LM391 ऑडियो पॉवर प्रबंधक (The Type LM391 Audio Power Driver)—  
ऑडियो प्रबंधक से उपलब्ध आउटपुट पॉवर I.C. की विसर्जन शक्ति पर निर्भर करती है। सामान्यतः यह लागभा 10 W होती है। इससे अधिक पॉवर आउटपुट हेतु external पॉवर ट्रांजिस्टर कैनेट किये जाते हैं। LM391 एक ऐसे ही I.C. का उदाहरण है, जो कि external पॉवर ट्रांजिस्टर को इवार कर सकता है। इस युक्ति के तीन मुख्य स्टेज हैं—इनपुट स्टेज, गेन स्टेज व आउटपुट स्टेज। इनपुट स्टेज एक pnp डिफरेंशियल प्रबंधक होता है, जो स्टेज में CE कार्नफिल्डेशन में प्रबंधक का प्रयोग किया जाता है जबकि आउटपुट स्टेज एमीटर फ़ालोअट होता है।

### संख्यात्मक प्रश्न (Numerical Questions)

प्रश्न 1: एक पॉवर ट्रांजिस्टर जो कि क्लास A मोड में प्रबलित है, कि शूच्य सिग्नल पॉवर डिसिपेशन 10 W है। यदि a.c. पॉवर आउटपुट 4 W है, तो क्लवटर दक्षता ज्ञात करें।

हल: शूच्य सिग्नल पॉवर डिसिपेशन,  $P_{d.c.} = 10 \text{ W}$

$$\text{a.c. पॉवर आउटपुट, } P_0 = 4 \text{ W}$$

समीकरण 2.2 के अनुसार क्लवटर दक्षता

$$\eta = \frac{P_0}{P_{d.c.}} \times 100 \% = \frac{4}{10} \times 100 \% = 40 \%$$

प्रश्न 2: एक पॉवर ट्रांजिस्टर 4 W शक्ति विसर्जित करता है। यदि  $T_{J\max} = 90^\circ\text{C}$ , तो वातावरण का यह अधिकतम ताप ज्ञात करें, जिस पर इस ट्रांजिस्टर को ऑपरेट किया जाना चाहिये। ( $\theta = 10^\circ\text{C/W}$ )

हल:  $P_{\text{total}} = 4 \text{ W}$

$$T_{J\max} = 90^\circ\text{C}$$

$$\theta = 10^\circ\text{C/W}$$

समीकरण 2.5 के अनुसार

$$P_{\text{total}} = \frac{T_{J\max} - T_{\text{amb}}}{\theta}$$

समीकरण 2.2 के अनुसार

$$\eta = \frac{P_0}{P_{d.c.}} \times 100 \% \\ \text{बूँदक} \\ I_C = 20 \text{ mA}$$

समीकरण 2.2 के अनुसार

$$\eta = 15 \%$$

$$V_{CC} = 10 \text{ V}$$

$$I_C = 20 \text{ mA}$$

$$P_{d.c.} = 10 \text{ V} \times 20 \text{ mA}$$

$$= 200 \text{ mW}$$

अतः a.c. आउटपुट  $P_0 = \frac{\eta}{100} \times P_{d.c.}$

$$= \frac{15}{100} \times 200 \text{ mW} = 30 \text{ mW}$$

प्रश्न 3: एक  $8 \Omega$  लाइटस्पॉटर लोड को 5 k $\Omega$  आउटपुट प्रतिबाधा वाले प्रबंधक से मैच करने हेतु प्रयुक्त मौर्च्छा ट्रांसफॉर्मर का टर्न अनुपात ज्ञात कीजिये।

हल: प्रश्न के अनुसार

$$R_L' = 8 \Omega$$

$$R_L' = 5 \text{ k}\Omega = 5000 \Omega$$

समीकरण 2.1 के अनुसार

$$R_L' = \left( \frac{N_1}{N_2} \right)^2 R_L$$

अतः

$$\frac{N_1}{N_2} = \sqrt{\frac{R_L'}{R_L}}$$

$$\Rightarrow \frac{N_1}{N_2} = \sqrt{\frac{5000}{8}} \\ \left( \frac{N_1}{N_2} \right) = 25$$

$$\Rightarrow N_1 : N_2 = 25 : 1$$

अतः, 25 : 1 ratio का ट्रांसफॉर्मर (स्टेप डाउन) प्रयोग करना पड़ेगा।

प्रश्न 4: एक ट्रांसफॉर्मर का टर्न अनुपात 20 : 1 है। यदि इसके सेकेन्डरी पर 12  $\Omega$  का सोड लगाते हैं, तो प्राइमरी की ओर से देखने पर effective resistance कितना होगा।

हल: प्रश्न के अनुसार  $R_L = 12 \Omega, \frac{N_1}{N_2} = 20$

समीकरण 2.1 के अनुसार

$$R_L = \left( \frac{N_1}{N_2} \right)^2 \times R_L = (20)^2 \times 12 = 4800 \Omega = 4.8 \text{ k}\Omega$$

प्रश्न 5: एक पॉवर प्रबंधक में क्लवटर दक्षता 15 % है। यदि इस प्रबंधक में  $V_{CC} = 10 \text{ V}$  तथा  $I_C = 20 \text{ mA}$  है, तो a.c. आउटपुट पॉवर ज्ञात कीजिये।

हल: प्रश्न के अनुसार  $\eta = 15 \%$

$$V_{CC} = 10 \text{ V}$$

$$I_C = 20 \text{ mA}$$

$$P_{d.c.} = 10 \text{ V} \times 20 \text{ mA}$$

$$= 200 \text{ mW}$$

अतः a.c. आउटपुट  $P_0 = \frac{\eta}{100} \times P_{d.c.}$

$$= \frac{15}{100} \times 200 \text{ mW} = 30 \text{ mW}$$

प्रश्न 6: एक बहुचरण प्रबंधक के अनियन्त्रित स्टेज में ट्रांसफॉर्मर युक्त प्रयुक्त किया गया है। यदि ट्रांजिस्टर की आउटपुट प्रतिबाधा  $1 \text{ k}\Omega$  है तथा सीकर का प्रतिरोध  $10 \Omega$  है तो लोड को अधिकतम शक्ति स्थानान्तरित करने हेतु ट्रांसफॉर्मर की टर्न अनुपात (turn ratio)  $\left( \frac{N_P}{N_S} \right)$  ज्ञात कीजिये।

हल: अधिकतम ऊर्जा स्थानान्तरण हेतु ट्रांजिस्टर की आउटपुट प्रतिबाधा का मान लोड प्रतिबाधा के अनुरूप होनी चाहिये। ट्रांसफॉर्मर से प्राइमरी से लोड प्रतिबाधा का प्रभावी मान  $R_L'$  ट्रांजिस्टर की आउटपुट प्रतिबाधा के तुल्य होना चाहिये।

हम जानते हैं कि,  $R_{L'} = \left(\frac{N_P}{N_S}\right)^2 R_L$ .

जैसे कि  $R_0 = 1\text{k}\Omega$ , अतः  $R_L'$  को भी  $1\text{k}\Omega$  होना चाहिये।

$$1\text{k}\Omega = \left(\frac{N_P}{N_S}\right)^2 10\Omega$$

$$\frac{1000}{10} = \left(\frac{N_P}{N_S}\right)^2 \\ \frac{100}{10} = \left(\frac{N_P}{N_S}\right)^2 \\ N_P = 10 N_S$$

या

$$N_P = 10$$

अतः एक  $10 : 1$  अनुपात का अपचायी (step down) ट्रांसफॉर्मर प्रयुक्त करना चाहिये।

**प्रश्न 7 :** एक पॉवर प्रबर्धक की संग्रहक दक्षता  $20\%$  है। इस परिपथ को एक रिडिंग निसीवर में प्रयुक्त किया जाता है जिसका आउटपुट  $500\text{ mW}$  है। संग्रहक क्षय पॉवर ज्ञात कीजिये।

**हल :** प्रसन के अनुसार कलक्टर दक्षता  $\eta = 20\%$  आउटपुट

पॉवर  $P_o = 500\text{ mW}$

हम जानते हैं की कलक्टर दक्षता

$$\eta = \frac{P_{a.c.}}{P_{d.c.}} = 20\%$$

अतः

$$\frac{20}{100} = \frac{500}{P_{d.c.}}$$

या

$$P_{d.c.} = 2500\text{ mW}$$

इनुट d.c. की पॉवर =  $2500\text{ mW}$

आउटपुट a.c. पॉवर =  $500\text{ mW}$

अतः संग्रहक क्षय पॉवर,

$$P_{dis} = P_{d.c.} - P_{a.c.} = 2500 - 500 = 2000\text{ mW}$$

अतः

$$P_{dis} = 2\text{ W}$$

### प्रश्नावली-2

1. बैलेज तथा शक्ति प्रबर्धक में अन्तर स्पष्ट कीजिये।

2. प्रतिबाधा मैटिंग से क्या तत्पर्य है?

3. शक्ति प्रबर्धक की कलक्टर दक्षता क्या होती है?

4. एकल त्रिसा शक्ति प्रबर्धक की कार्यप्रणाली समझाइये।

5. शक्ति प्रबर्धक का वार्किंग कीजिये।

6. शक्ति प्रबर्धकों में हीट सिंक के महत्व को स्पष्ट कीजिये।

7. पुण्युल प्रबर्धकों की कार्य प्रणाली समझाइये। इसके एकल त्रिसा प्रबर्धक की तुलना में उपयोग लिखिये

8. क्रोस ऑवर विल्यूम का अर्थ समझावे।

9. पूल समिति पुण्युल प्रबर्धक की कार्यप्रणाली व उपयोग लिखिये।

10. ट्रांसफॉर्मर गहर शक्ति प्रबर्धक का चित्र बनाइये तथा उसका महत्व समझदेये।

11. किसी एक ऑडियो प्रबर्धक I.C. का चर्णन कीजिये।

12. शक्ति प्रबर्धक परिपथ में ऊपर अधिक्षम (heat sink) किया जाता है—

- (अ) शक्ति निर्माण बढ़ने हेतु

- (ब) ट्रांजिस्टर का शक्ति क्षय कम करने हेतु

- (स) शक्ति प्रबर्धक का बोल्टना प्रबर्धन बढ़ने हेतु

- (द) ट्रांजिस्टर की कलक्टर की ऊपर क्षय के खाल बढ़ने हेतु। (UPBTE 98)

- एक त्रिसा शक्ति प्रबर्धक में लाइड्योक्ट के सिरों पर  $40\text{ सी.}$  शक्ति कैसे उत्पन्न होती है? समझाइये।

- यह भी समझाइये कि शक्ति प्रबर्धकों को वृहत् सेनेता प्रबर्धक क्यों कहते हैं? (UPBTE 98)

- अतः उच्च तदूपता वाले प्रबर्धक के लिये, यदि शक्ति निर्माण के आयाम पर आधिक ऊपर नहीं दिया जाये तो प्रबर्धक का प्रचलन बर्ग होना चाहिये।

- (अ) वर्ग A  
(स) वर्ग AB  
(ब) वर्ग B  
(द) वर्ग C

- प्रबर्धकों का वार्किंग दीजिये। समस्वरित बोल्टता प्रबर्धक किस श्रेणी में आता है? क्या एक शक्ति प्रबर्धक वास्तव में शक्ति को प्रबर्धन करता है? अपने उत्तर की चारोंवित विवेचना कीजिये। (UPBTE 98)

15. 16. (अ) शक्ति प्रबर्धक में इम्पीडेंस मैटिंग से आप क्या समझते हैं?  
(ब) पुण्युल प्रबर्धक के बीच का अन्तर बताइये। कस्टम्स-A पुण्युल प्रबर्धक का परिपथ (UPBTE 2000)

17. (अ) बोल्टता तथा शक्ति प्रबर्धकों के बीच का अन्तर बताइये। कस्टम्स-B पुण्युल प्रबर्धक का परिपथ आरेख बनाइये।  
(ब) एकल त्रिसा (single ended) कस्टम्स-A शक्ति प्रबर्धक का परिपथ आरेख खींचिये तथा उसके कार्य प्रणाली समझाइये। (UPBTE 2003)

18. दान-कर्सक प्रबर्धक का कार्यकारी सिद्धान्त समझाइये। एकल अन्तरक शक्ति प्रबर्धक की तुलना में उसके लाभ क्या है? दान-कर्सक प्रबर्धक का कार्यकारी सिद्धान्त समझाइये। एकल अन्तरक शक्ति प्रबर्धक की तुलना में उसके लाभ क्या है? (UPBTE 2004)

19. पुण्युल प्रबर्धक का परिपथ आरेख खींचिये तथा इसमें समझाइये कि—  
(अ) उचित बायांसिटा कैसे प्राप्त की जाती है?  
(ब) सम-हारमोनिक्स से मुक्त  $40\text{ सी.}$  शक्ति कैसे लोड के ऊपर उत्पन्न होती है?

- (UPBTE 2005)

20. (अ) परिणामित विल्यूम शक्ति प्रबर्धक को समझाइये तथा इसका एक उपयोग बताइये।  
(ब) एक उच्चीय शक्ति प्रबर्धक का कार्यविधि समझाइये तथा इसके निर्माण की ओरेक्ट विधि से गणना करना भी समझाइये। (UPBTE 2006)

# 3 फीडबैक प्रवर्धक (FEEDBACK AMPLIFIERS)

है। इसको चित्र 3.1 (a) में प्रदर्शित किया गया है। प्रवर्धक इनपुट सिग्नल में  $180^\circ$  की फेज शिफ्ट करता है। आउटपुट सिग्नल को फीडबैक नेटवर्क  $180^\circ$  की फेज शिफ्ट करके इनपुट को देता है। अतः दोप की कुल phase shift  $180^\circ + 180^\circ = 360^\circ$  की होती है जिससे साझ है कि फीडबैक सिग्नल  $V_f$  इनपुट सिग्नल  $V_s$  के समान कला में होता है तथा उसको सहायता (aid) करता है (और अतः फीडबैक सिग्नल के कारण प्रवर्धक को शाव होने वाली प्रभावी इनपुट बढ़ जाती है।)

## § 3.1. परिचय (Introduction) :

एक व्यवहारिक प्रवर्धक की गेन कई लाख होती है अर्थात् आउटपुट इनपुट का कई लाख गुना होता है। परिणामतः यदि इनपुट में हल्का सा disturbance होगा तो यह आउटपुट पर प्रवर्धित रूप में प्रकट हो जायेगा। अतः ताप में अक्समात् परिवर्तन या स्ट्रैटोपिस्ट्रक या स्ट्रैटोपोलिटिक फीडबैक के कारण प्रवर्धकों के आउटपुट पर अवांछित शोर (hum) उत्पन्न होत है। अतः प्रत्येक उच्च गेन वाले प्रवर्धक के आउटपुट पर सिग्नल के साथ-साथ noise उत्पन्न करने की प्रवृत्ति होती है। आउटपुट पर उत्पन्न यह Noise अवांछित (undesirable) होती है।

प्रवर्धकों के आउटपुट पर Noise का सार निगेटिव फीडबैक (Negative feedback) की सहायता से काफी कम किया जा सकता है। इस पाठ में आपको फीडबैक की विभिन्न विधियों व उनके प्रभाव के विषय में बताया जायेगा।

*"A practical amplifier has a gain of nearly one million, i.e., its output is one million times the input. Consequently, even a very small disturbance at the input will appear in the amplified form in the output. There is a strong tendency in amplifiers to introduce hum due to sudden temperature changes or stray electric and magnetic fields. Therefore, every high gain amplifier tends to give noise along with signal in its output. The noise in the output of an amplifier is undesirable and must be kept to as small a level as possible.*

*The noise level in amplifiers can be reduced considerably by the use of negative feedback, i.e., by injecting a fraction of output in phase opposition to the input signal."*

## § 3.2. फीडबैक (Feedback) :


किसी युक्ति की आउटपुट (तोल्डेज या शरा) का कुछ भाग (fraction) इनपुट में वापस हो दिया जाता है (अर्थात् फीड दिया जाता है) (injected or feedback), तो इसे फीडबैक कहते हैं। कीडबैक प्रक्रिया प्रयोग करने वाले प्रवर्धक फीडबैक प्रवर्धक कहलाते हैं।

*"The process of injecting a fraction of output energy of same device back to its input is known as feedback."*

## § 3.3. फीडबैक के प्रकार (Types of Feedback) :

फीडबैक का पहला वर्गीकरण इस आधार पर होता है कि फीडबैक सिग्नल (अर्थात् आउटपुट से वापस इनपुट को दिया जाने वाला सिग्नल) इनपुट के समान कला (phase) में होता है या विवरित करता है। इस आधार पर फीडबैक तिन दो प्रकार के होते हैं—

(i) बनात्मक फीडबैक (Positive feedback)—यदि फीडबैक सिग्नल इनपुट सिग्नल के समान कला (same phase) में होता है (तथा उसको aid करता है), तो इसे बनात्मक फीडबैक कहते हैं।



चित्र 3.1


उल्लेखनीय है कि पॉजिटिव फीडबैक प्रवर्धक के गेन को बढ़ा देती है। किन्तु इससे अस्थिरता च विरुद्धप्रण बढ़ जाता है। अतः पॉजिटिव फीडबैक को प्रवर्धकों में प्रयोग नहीं किया जाता। पॉजिटिव फीडबैक का मुख्य अनुप्रयोग दोलनों (oscillators) में है जिसको आप अगले अध्याय में पढ़ेंगे।

(ii) निगेटिव फीडबैक (Negative feedback)—यदि फीडबैक सिग्नल इनपुट सिग्नल (input signal) के विपरीत कला (opposite phase) में होता है (अर्थात् इनपुट सिग्नल तथा फीडबैक कहलाते हैं। इसको चित्र 3.1 (b) में प्रदर्शित किया गया है। इससे स्थ है कि प्रवर्धक इनपुट सिग्नल में  $180^\circ$  को कला शिफ्ट देता है जबकि फीडबैक नेटवर्क कोई फेज शिफ्ट प्रदान नहीं करता है। अतः फीडबैक सिग्नल इनपुट सिग्नल की विपरीत कला में ( $180^\circ$  out of phase) होता है तथा प्रवर्धक के प्रभावी इनपुट को घटा देता है। आप देखें कि निगेटिव फीडबैक के अनेक लाभ

है जैसे विलम्बण का कम होना, गेन में रिस्ट्रो, बैंडविडथ बढ़ना, तथा इनपुट व आउटपुट प्रतिबाध में सुधार होना। इन्हीं गुणों के कारण निओट्रिव फोडबैक को प्रवर्धकों में प्रयोग किया जाता है।

फोडबैक का वांछिता है कि फोडबैक संकेत (feedback signal) आउटपुट बोल्ट्टा (output voltage) के समानुपाती है या आउटपुट धारा (output current) के। इस आधार पर फोडबैक निम्न दो प्रकार के होते हैं—

- (i) वोल्टेज फोडबैक (Voltage feedback)—यदि फोडबैक संकेत आउटपुट बोल्ट्टा के समानुपाती होता है तो इसे बोल्टेज फोडबैक कहते हैं। इस प्रकार का फोडबैक आउटपुट यार्मिनलों के समानात्तर लिया जाता है (चित्र 3.2 (a))।



(a) शैर्पी बोल्टेज फोडबैक  
(b) धारा फोडबैक

चित्र 3.2


(ii) धारा फोडबैक (Current feedback)—इसमें फोडबैक सिग्नल आउटपुट धारा के समानुपाती होता है। इस प्रकार का फोडबैक सिग्नल आउटपुट से श्रेणी क्रम में लिया जाता है (चित्र 3.2 (b))।

फोडबैक सिग्नल इनपुट के समानात्तर में या श्रेणी में दिया जा सकता है। इस प्रकार फोडबैक सिग्नल चार प्रकार से दिया जा सकता है—

- श्रेणी बोल्टेज फोडबैक (चित्र 3.3(a))।
  - समानात्तर बोल्टेज फोडबैक (चित्र 3.3 (b))।
  - श्रेणी धारा फोडबैक (चित्र 3.3 (c))।
  - समानात्तर धारा फोडबैक (चित्र 3.3 (d))।
- फोडबैक के सम्बन्ध में निम्न महत्वपूर्ण बिन्दुओं का ध्यान रखें—
- निओट्रिव बोल्टेज फोडबैक से प्रवर्धक का गेन घट जाता है।
  - निओट्रिव बोल्टेज फोडबैक से काफी कम होता है।
  - आउटपुट का वह भाग जिसे इनपुट को फोडबैक किया जाता है, फोडबैक फ्रैक्शन  $\beta$  का प्रवर्धक को इनपुट को प्राप्त होने वाली प्रथावी इनपुट बोल्टेज सिग्नल बोल्टेज से काफी कम होता है।

मान सदा 0 तथा 1 के मध्य होता है ( $0 < \beta \leq 1$ )।

फोडबैक के साथ प्रवर्धक की गेन ओपन लूप गेन (closed loop gain) भी कहा जाता है, जबकि फोडबैक के बिना प्रवर्धक की गेन ओपन लूप गेन (open loop gain)



(a) शैर्पी धारा फोडबैक  
(b) समानात्तर धारा फोडबैक

चित्र 3.3

कहलाती है। ऐसा इसलिये क्षमोंकि प्रवर्धक तथा फोडबैक परिपथ एक लूप बनाते हैं। यदि फोडबैक परिपथ को disconnect कर दिया जाये, तो लूप open हो जाती है, तथा तब प्रवर्धक की गेन A को ओपन लूप गेन कहा जाता है। जब फोडबैक परिपथ को कनेक्ट कर दिया जाता है तो लूप बन्द (close) हो जाती है तथा इस स्थिति में गेन को कलोन लूप गेन  $A_f$  कहा जाता है।

### § 3.4. निगेटिव फोडबैक का प्रवर्धक के लाभ पर प्रभाव (Effect of Negative Feedback on the Gain of Amplifier) :

चित्र 3.4 में प्रदर्शित बोल्टेज श्रेणी फोडबैक परिपथ का ध्यान से अध्ययन करें। इस प्रवर्धक का बिना फोडबैक के गेन A है। इस प्रवर्धक में फोडबैक फ्रैक्शन  $\beta$  का निओट्रिव फोडबैक लगाने पर (अर्थात् आउटपुट बोल्टेज  $V_o$  का  $\beta$  धारा निगेटिव बोल्टेज फोडबैक से प्रवर्धक को प्राप्त होने वाली प्रथावी इनपुट बोल्टेज सिग्नल बोल्टेज से काफी कम होता है। निगेटिव फोडबैक लगाने पर अर्थात् बोल्टेज  $\beta V_o$  को इनपुट बोल्टेज के विपरीत कला में फोडबैक करने पर) प्रवर्धक का गेन  $A_f$  हो जाता है। निगेटिव फोडबैक लगाने पर प्रवर्धक की इनपुट को प्राप्त होने वाली वास्तविक बोल्टेज apply की गई बोल्टेज से कम होती है।



(c) श्रेणी धारा फोडबैक  
(d) समानात्तर धारा फोडबैक

चित्र 3.3

फोडबैक न लाने पर प्रवर्धक की इनपुट को प्राप्त बोल्टेज

$$V_i = V_s$$
... (i)

निगेटिव फोडबैक लगाने पर प्रवर्धक की इनपुट को बायां वास्तविक बोल्टेज

$$V_i = V_s - V_f = V_s - \beta V_0$$

$$\Rightarrow \beta = \frac{1}{20} = 0.05$$

यदि फोडबैक सिग्नल न लागे तो प्रवर्धक का लाभ

$$A = \frac{V_0}{V_i} = \frac{V_0}{V_i + \beta V_0} \quad \{\text{क्योंकि } V_f = 0\} \quad \dots(\text{iii})$$

यदि फोडबैक सिग्नल लगाये तो प्रवर्धक का लाभ (फोडबैक प्रवर्धक का लाभ),

$$A_f = \frac{V_0}{V_i}$$

$$A_f = \frac{V_0}{V_i + \beta V_0} \quad (\text{समीकरण (ii) से}) \quad \dots(\text{iv})$$

समीकरण (iv) की RHS के numerator व denominator को  $V_i$  से भाग देने पर

$$A_f = \frac{V_0}{1 + \beta V_0} \quad \dots(\text{v})$$

समीकरण (v) में समीकरण (iii) का मान रखने पर

$$A_f = \frac{A}{1 + \beta A} \quad \dots(\text{vi})$$

इस समीकरण से स्पष्ट है कि निगेटिव फोडबैक लगाने से प्रवर्धक का बोल्टेज लाभ  $(1 + \beta A)$  गुना कम हो जाता है।

**उदाहरण :** यदि किसी प्रवर्धक का बिना फोडबैक लगाने के प्रवर्धक का बोल्टेज लाभ  $A = 90$  और उसका फोडबैक क्रैक्शन  $0.1$  है (अर्थात्  $\beta = 0.1$ ) तो प्रवर्धक के साथ उसका लाभ होगा,

$$A_f = \frac{A}{1 + \beta A} = \frac{100}{1 + 90 \times 0.1} = \frac{100}{1 + 9} = 10$$

हल : यदि एक समीकरण के प्रवर्धक का लाभ कम हो जाता है तो फिर इसे प्रयोग करने का क्या कायदा ? एक समीकरण के प्रवर्धक के निषादन (performance) में अतिविक सुधार आ जाता है। प्रवर्धक की Gain को तो अधिक स्टेज लगाकर भी बढ़ाया जा सकता है।

**उदाहरण :** एक मर्टीस्ट्रेज प्रवर्धक का कुल लाभ  $140$  है। यदि इस प्रवर्धक पर निगेटिव फोडबैक apply की जाती है तो इसका लाभ घटकर  $17.5$  हो जाता है फोडबैक क्रैक्शन  $\beta$  का मान ज्ञात करें।

हल : प्रमाण के अनुसार

$$A = 140$$

$$A_f = 17.5$$

समीकरण 3.1 के अनुसार

$$A_f = \frac{A}{1 + \beta A}$$

$$17.5 = \frac{140}{1 + 140\beta}$$

$$\beta = \frac{1}{20} = 0.05$$

### 8.3.4. निगेटिव फोडबैक के लाभ (Advantages of Negative Feedback) :

हमने देखा कि निगेटिव फोडबैक से अनेक लाभ प्राप्त की जाती है। किन्तु इस कीमत पर हमें निगेटिव फोडबैक से ये प्रवर्धक का लाभ काफी जट जाता है। किन्तु इस

(i) लाभ में स्थिरता (Stability of gain)—प्रवर्धक के बोल्ट्टा लाभ (voltage gain) को स्थिर (stable) कहता है। अर्थात् पावर सलाई बोल्ट्टा (power supply voltage) या ट्रांजिस्टर के परिमाप (parameter) जैसे  $\beta$  इत्यादि के परिवर्तित होने पर भी लाभ परिवर्तित नहीं होता। इससे प्रवर्धक बहुत ढंग से कार्य कर सकता है।

(ii) विल्यम्प में कमी (Reduces distortion)—विल्यम्प (distortion) वशा शोर (noise) को कम करता है। प्रवर्धक के आड्यूट पर शोर कम होने से प्रवर्धक के निषादन (performance) में सुधार आता है।

(iii) इनपुट प्रतिबाधा का बढ़ाना (Increases input impedance)—बोल्टेज ब्रेणी स्टेज को लोड नहीं कर पाता (अर्थात् भारण प्रभाव (loading effect) कम हो जाता है)। प्रवर्धक की इनपुट प्रतिबाधा जितनी अधिक होगी, भारण प्रभाव (loading effect) को प्रभाव उठाना ही कम होगा।

(iv) आउटपुट प्रतिबाधा का कम आगा (Reduces output impedance)—बोल्टेज ब्रेणी निगेटिव फोडबैक आउटपुट प्रतिबाधा (output impedance) को कम करता है। इससे यह लाभ होता है कि प्रवर्धक अपने लोड का अधिक पावर देने में सक्षम होता है।

(v) बैंडविड्थ का बढ़ाना (Increases bandwidth)—बैंड बैंडविड्थ (bandwidth) को बढ़ाता है। इससे प्रवर्धक अधिक आवृत्ति परास (frequency range) को प्रवर्धित कर सकता है।

### 8.3.5. निगेटिव फोडबैक का लाभ के स्थानिक पर प्रभाव (Effect of Negative Feedback on Stability of Gain) :

जैसा कि बताया जा चुका है कि पांच सालाई बोल्टेज के बदलने पर, ट्रांजिस्टर के पैरामीटर (जैसे  $\beta$ ) या ताप के बदलने से प्रवर्धक का लाभ (gain) बदलने लगता है। इससे प्रवर्धक की निषादन (performance) पर विपरीत प्रभाव पड़ता है। यदि प्रवर्धक का लाभ स्थिर रहे, तो वह एक अच्छा प्रवर्धक माना जा सकता है।

निगेटिव फोडबैक प्रवर्धक का गेन निम्न सूत्र द्वारा दिया जाता है (समीकरण 3.1)—

$$A_f = \frac{A}{1 + \beta A}$$

यदि  $\beta A$  का मान  $1$  से बहुत अधिक कर दिया जाये ( $\beta A >> 1$ ) तो उक्त समीकरण में  $\beta A$  की ऊलना में  $1$  को neglect किया जा सकता है। तब समीकरण 3.1 को निम्नत लिखा जा सकता है—

$$A_f = \frac{A}{1 + \beta A}$$

$$\dots(3.2)$$

स्पष्ट है कि  $A\beta >> 1$  होने पर प्रवर्धक का गेन केवल फोडबैक फ्रैक्शन  $\beta$  पर निर्भर करता है। फोडबैक परिपथ सामान्यतः एक बोल्टज डिवाइडर (resistive network) होता है जो कि ताप में प्रतिशत, दॊजिस्टर पैरामीटर में परिवर्तन तथा आवृत्ति से अप्रभावित रहता है। अतः निम्निकौन से प्रवर्धक की लाख में अत्यधिक स्थिरता आ जाती है।

यदि यह condition ( $A\beta >> 1$ ) पूर्ण नहीं भी होती है, तो भी गेन के स्थायित्व में सुधार आता है। माना कि प्रवर्धक की गेन  $A$  है तथा उसमें  $dA$  परिवर्तन होता है। अतः प्रवर्धक की गेन में प्रतिशत परिवर्तन (बिना फोडबैक के)  $\frac{dA}{A}$  होगा। अब हम यह देखें कि मूल प्रवर्धक में प्रतिशत बदलाव  $\frac{dA}{A}$  होने पर फोडबैक प्रवर्धक में प्रतिशत बदलाव  $\frac{dA_f}{A_f}$  का मान क्या होगा।

$$\text{फोडबैक प्रवर्धक का लाख } T, A_f = \frac{A}{1 + A\beta}$$

इसका  $A$  के सापेक्ष (respect) differentiate करने पर

$$\frac{dA_f}{dA} = \frac{(1 + A\beta) \cdot \frac{d}{dA}(A) - A \cdot \frac{d}{dA}(1 + A\beta)}{(1 + A\beta)^2}$$

$$\frac{dA_f}{dA} = \frac{1 + A\beta - A\beta}{(1 + A\beta)^2} = \frac{1}{(1 + A\beta)^2}$$

$$\frac{dA_f}{dA} = \frac{1}{A} \cdot \frac{A}{1 + A\beta} \cdot \frac{1}{1 + A\beta}$$

$$\frac{dA_f}{dA} = \frac{1}{A} \cdot A_f \cdot \frac{1}{1 + A\beta}$$

$$\frac{dA_f}{A_f} = \frac{dA}{A} \cdot \frac{1}{1 + A\beta}$$

फोडबैक के बिना लाख में प्रतिशत बदलाव  $\frac{dA}{A}$ ,

$$\frac{dA_f}{A_f} = \frac{dA}{A} \cdot \frac{1}{1 + A\beta}$$

इसलिये, प्रतिशत बदलाव क्रमात्मक फोडबैक लागते से कम हो जाता है। इससे लाख अधिक स्थिर हो जाता है।

उदाहरण : माना कि प्रवर्धक ( $A = 900$ ) में प्रतिशत बदलाव (बिना फोडबैक) 20% हो अर्थात्  $\frac{dA}{A} = \frac{20}{100}$  है। यदि इस प्रवर्धक में  $\beta = 0.01$  का फोडबैक लागता जाये तो फोडबैक प्रवर्धक में बदलाव,

$$\frac{dA_f}{A_f} = \frac{1}{900 \times 0.01 + 1} \times \frac{20}{100} = \frac{20}{10 \times 100} = \frac{2}{100} = 2\%$$

तो प्रतिशत बदलाव 20% से मात्र 2 प्रतिशत रह गया।

### 3.6. निमोनिक फोडबैक का प्रवर्धक की बैंड चैडर्ड पर प्रभाव (Effect of Negative Feedback on Band width of Amplifier) :


चित्र 3.5 में एक प्रवर्धक का बिना फोडबैक के तथा फोडबैक के साथ आवृत्ति अनुक्रम चक्र प्रदर्शित किया गया है। इस चित्र में—

$$f_1 = \text{बिना फोडबैक के निम्न कट ऑफ आवृत्ति}$$

$$f_2 = \text{बिना फोडबैक के उच्च कट ऑफ आवृत्ति}$$

$$f_{1f} = \text{फोडबैक के साथ निम्न कट ऑफ आवृत्ति}$$

$$f_{2f} = \text{फोडबैक के साथ उच्च कट ऑफ आवृत्ति}$$



चित्र 3.5—फोडबैक का बैंड चैडर्ड पर प्रभाव

क्रांतिकरणीय फोडबैक करते ऑफ आवृत्ति को भी प्रभावित करती है (चित्र 3.5)। उच्च कट ऑफ आवृत्ति negative feedback से  $(1 + A\beta)$  गुना बढ़ जाती है।

$$f_{2f} = (1 + A\beta) f_2 \quad \dots (i)$$

$$\text{निम्न कट ऑफ आवृत्ति निमोनिक फोडबैक से } 1 + A\beta \text{ गुना कम हो जाते हैं} \quad \dots (ii)$$

$$f_{1f} = \frac{f_1}{1 + A\beta} \quad \dots (iii)$$

इसलिये बैंड चैडर्ड (फोडबैक के साथ)  $(BW)_f = f_{2f} - f_{1f}$

यह बैंड चैडर्ड बिना फोडबैक चैडर्ड की अपेक्षा लगभग  $(1 + A\beta)$  गुना अधिक होती है।

$$\text{अर्थात्} \quad (BW)_f \approx (1 + A\beta) BW. \quad \dots (iv)$$

उदाहरण : यदि किसी प्रवर्धक का प्रवर्धन लाख,  $A = 900$

$$\beta = 0.01$$

$$f_1 = 10 \text{ Hz}$$

$$f_2 = 100 \text{ kHz}$$

बिना फोडबैक के बैंड चैडर्ड,  $f_2 - f_1 = 100 \text{ kHz} - 10 \text{ Hz} = 100 \text{ kHz}$  (लागभग)

$$\text{फोडबैक लागते पर} \quad f_{1f} = \frac{10}{1 + 0.01 \times 900} = 1 \text{ Hz}$$

$$f_{2f} = 100 \text{ kHz} \times (1 + 0.01 \times 900) = 1000 \text{ kHz}$$

अतः

$$(BW)_f = 1000 \text{ KHz} - 1 \text{ Hz}$$

$\approx 1000 \text{ KHz}$

### § 3.7. निगेटिव फीडबैक का विलम्बण पर प्रभाव (Effect of Negative Feedback on Distortion)

निगेटिव फीडबैक प्रवर्धक के आउटपुट पर विलम्बण को भी कम करता है। माना कि प्रवर्धक जिसका गेन  $A$  है, बिना फीडबैक को आउटपुट पर विलम्बण  $D$  (distortion) उत्पन्न करता है। निगेटिव फीडबैक लाने के पश्चात् प्रवर्धक की गेन  $A_f$  हो जाती है तथा माना कि विलम्बण  $D_f$  हो जाता है। आइयें देखें कि  $D_f$  व  $D$  में क्या सम्बन्ध है। (चौंक को फीडबैक लाने पर आउटपुट पर उत्पन्न विलम्बण  $D_f$  है, अतः  $D_f$  का कुछ भाग वापस इनपुट को फीडबैक होगा (फीडबैक परिपथ के द्वारा)। यदि फीडबैक फ्रैक्शन का मान  $\beta$  है, तो विलम्बण  $D_f$  का  $\beta D_f$  भाग इनपुट की फीडबैक होगा। यह विलम्बण मूल प्रवर्धक द्वारा  $A$  गुना स्वरूपित होता तथा  $A \beta D_f$  हो जायेगा। यह विलम्बण वास्तविक विलम्बण  $D$  (वह विलम्बण जो कि बिना फीडबैक के था) से घट जायेगा (negative feedback के कारण) तथा अब प्रवर्धक की आउटपुट पर विलम्बण  $D_f = D - A \beta D_f$  हो जायेगा।

अतः

$$D_f = D - A \beta D_f$$

या

$$D_f = \frac{D}{1 + A\beta}$$

उक्त विश्लेषण से स्पष्ट है कि निगेटिव फीडबैक प्रवर्धक के आउटपुट पर विलम्बण को कम कर देता है।

### § 3.8. निगेटिव फीडबैक का प्रवर्धक की इनपुट व आउटपुट प्रतिबाधा पर प्रभाव

#### (Effect of Negative Feedback on the Input and Output Impedance of Amplifier) :

निगेटिव फीडबैक द्वारा प्रवर्धक की इनपुट व आउटपुट प्रतिबाधा और संशोधन (desired modification) किया जा सकता है। किसी फीडबैक प्रवर्धक की इनपुट व आउटपुट प्रतिबाधाओं पर निगेटिव फीडबैक का प्रभाव सैमलिंग व मिक्सिंग की विधियों (methods of sampling and mixing) पर निर्भर करता है। सैमलिंग का अर्थ है कि फीडबैक वोल्टेज सिग्नल किया जा रहा है या धारा सिग्नल तथा मिक्सिंग का तात्पर्य है कि फीडबैक सिग्नल इनपुट के समानान्तर में दिया जा रहा है या श्रेणी में। ध्यान रखें कि—


- (i) यदि फीडबैक इनपुट की श्रेणी में किया जा रहा है तो इनपुट प्रतिबाधा बढ़ जाती है। तथा यदि फीडबैक इनपुट के समानान्तर के किया जा रहा है तो इनपुट प्रतिबाधा घट जाती है।
- (ii) यदि वोल्टेज सिग्नल फीडबैक किया जाता है तो आउटपुट प्रतिबाधा घट जाती है। जबकि यदि धारा सिग्नल फीडबैक किया जाता है तो आउटपुट प्रतिबाधा बढ़ जाती है।
- विभिन्न प्रकार के निगेटिव फीडबैक कनेक्शन का प्रवर्धक की इनपुट व आउटपुट प्रतिबाधा पर प्रभाव तालिका 3.1 में प्रदर्शित है—

तालिका 3.1—फीडबैक कनेक्शन का प्रवर्धक की इनपुट व आउटपुट प्रतिबाधा पर प्रभाव

$Z_{if}$	Voltage series	Current series	Voltage shunt	Current shunt
$Z_i(1 + \beta A)$ increases	$Z_i(1 + \beta A)$	$\frac{Z_i}{1 + \beta A}$	$\frac{Z_i}{1 + \beta A}$	$\frac{Z_i}{1 + \beta A}$ decreases
$\frac{Z_0}{1 + \beta A}$ decreases	$Z_0(1 + \beta A)$	$Z_0(1 + \beta A)$	$\frac{Z_0}{1 + \beta A}$	$Z_0(1 + \beta A)$ increases

वोल्टेज सिरीज़ निगेटिव फीडबैक का प्रवर्धक की इनपुट प्रतिबाधा पर प्रभाव (Effect of voltage series negative feedback on input impedance of amplifier)—चित्र 3.6 में वोल्टेज सिरीज़ प्रवर्धक का ब्लॉक डायग्राम प्रदर्शित है। बिना फीडबैक के इस प्रवर्धक की इनपुट प्रतिबाधा

$$Z_i = \frac{V_i}{I_i} \quad (\because V_f = 0)$$



चित्र 3.6

फीडबैक लाने पर इस प्रवर्धक की इनपुट प्रतिबाधा

$$Z_{if} = \frac{V_s}{I_i}$$

$$= \frac{V_i + V_f}{I_i}$$

$$(\because V_i = V_s - V_f)$$

$$= \frac{I_i}{I_i + \beta V_0}$$

$$= \frac{V_i + \beta V_i}{I_i}$$

$$(\because V_f = \beta V_0)$$


$$= \frac{V_i}{I_i} (1 + \beta)$$

- पर प्रभाव तालिका 3.1 में प्रदर्शित है—

उत्तर:  
 $Z_{if} = Z_i(1 + \beta A)$   
 स्पष्ट है कि निगेटिव बोल्टेज फोइबैक प्रवर्धक की इनपुट प्रतिबाधा को  $(1 + \beta A)$  गुना बढ़ा देती है। उल्लेखनीय है कि इनपुट प्रतिबाधा बढ़ने से लोडिंग एफेक्ट का प्रभाव कम हो जाता है जिससे प्रवर्धक की कैम्पिङ्ग सल हो जाती है।

बोल्टेज शंट निगेटिव फोइबैक का प्रवर्धक की इनपुट प्रतिबाधा पर प्रभाव (Effect of voltage shunt negative feedback on the gain of the amplifier)—चित्र 3.7 में बोल्टेज शंट फोइबैक का ल्लॉक डायग्राम प्रदर्शित है। फोइबैक के बिना प्रवर्धक की इनपुट प्रतिबाधा

$$Z_i = \frac{V_s}{I_i}$$



चित्र 3.7

फोइबैक लगाने पर प्रवर्धक की इनपुट प्रतिबाधा

$$Z_{if} = \frac{V_s}{I_s}$$

$$= \frac{V_s}{I_i + I_f}$$

$$= \frac{V_s}{I_i + \beta V_0}$$

$$= \frac{V_s}{I_i + \beta A I_i}$$


$$= \frac{V_s}{I_i \left(1 + \frac{1}{\beta A}\right)}$$

$$Z_{if} = \frac{V_s}{1 + \beta A}$$

$$Z_{if} = \frac{V_s}{1 + \beta A}$$

स्पष्ट है कि बोल्टेज शंट फोइबैक से प्रवर्धक की इनपुट प्रतिबाधा कम हो जाती है।

बोल्टेज शंट फोइबैक का प्रवर्धक की आउटपुट प्रतिबाधा पर प्रभाव (Effect of voltage series negative feedback on the output impedance of amplifier)—



चित्र 3.8

चित्र 3.8 के आउटपुट लूप में किरणफ बोल्टेज नियम लगाने पर

$$V - IZ_0 - AV_i = 0$$

$$(जहाँ Z_0 बिना फोइबैक के प्रवर्धक की आउटपुट प्रतिबाधा है)$$

$$V_s = 0 \text{ होने के कारण } V_i = -V_f$$

$$\text{अतः } V - IZ_0 - A(-V_f) = 0$$

$$V = IZ_0 - AV_f$$

$$V = IZ_0 - A(\beta V)$$

$$V(1 + A\beta) = IZ_0$$

$$\frac{V}{I} = \frac{Z_0}{1 + A\beta}$$

$$\text{अतः } V_f = \beta V$$

अतः फोइबैक लगाने पर प्रवर्धक की आउटपुट प्रतिबाधा

$$Z_{of} = \frac{V}{I} = \frac{Z_0}{1 + A\beta}$$

$$\dots(3.8)$$

स्पष्ट है कि बोल्टेज सिरीज निगेटिव फोइबैक लगाने से प्रवर्धक की आउटपुट प्रतिबाधा कम हो जाती है।

प्रैक्टिस प्रश्न

- सिद्ध करें कि बोल्टेज सिरीज निगेटिव फोइबैक लगाने पर—

$$(a) Z_{if} = Z_i(1 + A\beta) \quad (b) Z_{if} = \frac{Z_0}{1 + A\beta}$$

- सिद्ध करें कि बोल्टेज शंट निगेटिव फोइबैक लगाने पर—

$$(a) Z_{if} = \frac{Z_i}{1 + A\beta} \quad (b) Z_{if} = \frac{Z_0}{1 + A\beta}$$

3. स्थिर करें कि कंट निगेटिव फोडबैक लगाने पर—

$$(a) Z_{lf} = \frac{Z_l}{1 + 4\beta}$$

4. स्थिर करें कि कंट शॉट निगेटिव फोडबैक लगाने पर—

$$(b) Z_{lf} = Z_0 (1 + 4\beta)$$

तालिका 3.2 में निगेटिव फोडबैक का प्रवर्धक की विभिन्न characteristics पर प्रभाव दिया जा रहा है।

### तालिका 3.2—निगेटिव फोडबैक का प्रवर्धक की Characteristics पर प्रभाव

Characteristics	Type of feedback			
	Voltage series	Voltage shunt	Current series	Current shunt
Voltage gain	Decreases	Decreases	Decreases	Decreases
Bandwidth	Increases	Increases	Increases	Increases
Harmonic Distortion or Noise	Decreases	Decreases	Decreases	Decreases
Input Impedance	Increases	Decreases	Decreases	Increases
Output impedance	Decreases	Decreases	Increases	Increases

### § 3.9. कुछ व्यवहारिक फोडबैक परिपथों के उदाहरण (Examples of Some Typical Feedback Circuits) :

(i) ट्रांजिस्टर प्रवर्धक बिना एपीटर बाइपास संधारित्र के (Transistor amplifier without emitter by-pass capacitor)—चित्र 3.9 में ट्रांजिस्टर प्रवर्धक दिखाया गया है तथा ट्रांजिस्टर को CE बैष (mode) में प्रयोग किया गया है।

इस प्रवर्धक में इनपुट a.c. वोल्टेज को बेस तथा एपीटर के बीच apply किया जाता है। यदि एपीटर बाइपास संधारित्र (C\_E) लगा होता है तो a.c. वोल्टेज के लिये यह बाइपास संधारित्र लघु परिपथ (short circuit) का कार्य करता है तथा a.c. वोल्टेज इस संधारित्र के माध्यम से बाइपास हो जाती है। इसलिये बेस एपीटर वोल्टेज  $V_{be}$  का मान इनपुट सिग्नल  $V_S$  के समान हो जाता है। अर्थात्

$$V_{be} = V_S$$


यह बाइपास संधारित्र को हटाया

जाये तो a.c. वोल्टेज एपीटर प्रतिरोध  $R_E$

के माध्यम से जायेगी। इसलिये प्रवर्धक का

प्रभावी इनपुट  $V_{be} = V_S - i_E R_E$  हो

जाता है।



या

$$V_{be} = V_S - i_E R_E$$


चित्र 3.9 में दिखाई गई बैंड पास 1 में किरचॉफ का वोल्टेज नियम लागकर इस तथा की बढ़ रही होती है तो एपीटर बेस बैंक्शन अधिक अम बायपास होने लगता है (अर्थात् बैंक्शन की अम बायपास वोल्टेज बढ़ जाती है)। इससे कलकटर धारा का मान बढ़ता है और चूंकि एपीटर धारा तथा कलकटर धारा का मान लागभाग समान होता है, इसलिये कलकटर धारा का मान बढ़ने से एपीटर धारा का मान भी बढ़ता है। इससे प्रतिरोध  $R_E$  पर a.c. वोल्टेज  $i_E R_E$  उत्पन्न हो जाता है। इसकी धुवता (polarity) इनपुट सिग्नल की धुवता के विपरीत होती है।

चौंक  $V_{be} = V_S - i_E R_E$ , इसलिये  $R_E$  पर उत्पन्न a.c. वोल्टेज  $i_E R_E$  प्रभावी इनपुट

वोल्टेज  $V_{be}$  का मान बढ़ा देती है। यह कृत्तिक प्रवर्धक का उदाहरण है क्योंकि फोडबैक वोल्टेज ( $i_E R_E$ ) इनपुट वोल्टेज के मान को कम कर देती है। चौंक फोडबैक वोल्टेज  $i_E R_E$  अवरपृष्ठ धारा ( $i_c$ ) के समानुपाती होती है (क्योंकि  $i_c \equiv i_e$ ) तथा यह आवरपृष्ठ की श्रेणी में प्रकट होती है, अतः इस प्रकार के फोडबैक को कंट निगेटिव फोडबैक (current series feedback) कहते हैं।

प्रब्लेम एंपीटर सिस्टम, देष तिकार्ड, तथा स्टीरियो स्पेयर में इस प्रकार के निगेटिव फोडबैक प्रवर्धक का प्रयोग करते हैं।

बिना बाइपास कैपेसिटर के ट्रांजिस्टर प्रवर्धक के विभिन्न पैरामीटर्स की गणना (Calculation of various parameters of an unbypassed emitter resistor)—बिना बाइपास कैपेसिटर के ट्रांजिस्टर प्रवर्धक (कंट निगेटिव फोडबैक प्रवर्धक) के विभिन्न पैरामीटर्स की गणना हेतु इस बिना सूत्रों की सहायता से फोडबैक प्रवर्धक के पैरामीटर्स की गणना करें। चित्र 3.10(b) में बिना बाइपास कैपेसिटर के ट्रांजिस्टर प्रवर्धक का चित्र प्रदर्शित है। बनाक चित्र 3.10(b) में बाइपास कैपेसिटर लगा हेतु प्र (अर्थात् बिना फोडबैक के) ट्रांजिस्टर प्रवर्धक का तुल्य प्रतिरोध दिखाया गया है।



$$V_{be} = V_S - I_b R_E$$

$$V_{be} = V_S - I_b R_E$$

चित्र 3.10 (a) कंट ब्रेग फोडबैक प्रवर्धक (अर्थात् बाइपास कैपेसिटर छुट्टने पर) प्रवर्धक का परिपथ

(b) बिना फोडबैक (अर्थात् बाइपास कैपेसिटर छुट्टने पर) प्रवर्धक का परिपथ

फोइलॉनिक न होने पर (अर्थात् चित्र 3.10(b) से व चित्र 3.3(c) के अनुसार) —

$$A = \frac{I_o}{V_i} = \frac{-I_b h_{fe}}{I_b h_{ie}} = \frac{-h_{fe}}{h_{ie}} \quad \dots(i)$$

$$Z_i = R_1 || R_2 || h_{ie} = h_{ie} \quad (\text{यदि } h_{ie} \ll R_1 \text{ तथा } h_{ie} \ll R_2) \quad \dots(ii)$$

$$\text{मग यह नाम } Z_0 = R_C \quad \dots(iii)$$

$$\text{प्रारंभिक फोइलॉनिक प्रवर्धक (बाइप्लास्ट कैरेसिटर हटाने पर) के गोमादर्स निम्नवत् होंगे} \\ \beta = \frac{V_f}{V_i} = \frac{-i_e R_E}{i_e} \approx -R_E \quad (i_e = i_c) \quad \dots(iv)$$

$$A_f = \frac{I_o}{V_s} = \frac{A}{1 + A\beta} = \frac{-h_{fe}/h_{ie}}{1 + \left(\frac{-h_{fe}}{h_{ie}}\right)(-R_E)} \quad \dots(3.11)$$

यदि  $V_s = V_{be}$   
विकल्पीय रूप में

$$= \frac{-h_{fe}}{1 + \left(\frac{h_{fe}}{h_{ie}}\right) R_E}$$

कर्डिफ़ रूप में

$$A_f = \frac{-h_{fe}}{h_{ie} + h_{fe} R_E} \quad \dots(3.9)$$

(तालिका 3.1 से)

$$Z_{if} = Z_i (1 + A\beta) \\ = h_{ie} \left[ 1 + \left( \frac{-h_{fe}}{h_{ie}} \right) (-R_E) \right] \\ = h_{ie} \left( 1 + \frac{h_{fe}}{h_{ie}} R_E \right)$$

गोमादर्स निम्नवत् होगा

$$Z_{if} = h_{ie} + h_{fe} R_E \quad \dots(3.10)$$

(तालिका 3.1 से)

$$A_f = \frac{V_o}{V_s} = \frac{A}{1 + \beta A} \\ = \frac{A}{1 + A} \quad (\because A \gg 1) \quad \dots(3.11)$$

यदि  $A_f < 1$ ,  $A_f = 1$  यानि आउटपुट इनपुट से कुछ कम होती है।

प्रारंभिक प्रवर्धक की वोल्टेज गेन

$$A_{vf} = \frac{V_o}{V_S} = \frac{I_o R_C}{V_S} = \left( \frac{I_o}{V_S} \right) R_C$$

$$A_{vf} = \frac{-h_{fe} R_C}{h_{ie} + h_{fe} R_E} \quad (\text{समीकरण (3.9) से}) \quad \dots(3.12)$$

(iii) एमीटर फॉलोवर सर्किट  
(Emitter Follower Circuit) —

यदि कॉम्पन एमीटर प्रवर्धक के कलक्टर


प्रतिरोध  $R_E$  को हटा दिया जाये तथा आउटपुट कलक्टर टर्मिनल से लेने के बजाय एमीटर टर्मिनल से लेना दिया जाये, तो इस प्रकार का सर्किट एमीटर फॉलोवर सर्किट (emitter follower) कहलाता है (चित्र 3.11)।

a.c. विशेषण करते समय  $C_C$  को लघुपथित माने हुये बंद पास 1 में किरचॉफ का वोल्टेज नियम लगाने पर—

$$V_S - V_{be} - V_0 = 0$$

$$\text{या} \quad V_{be} = V_S - V_0 \quad \dots(i)$$

यानि ट्रांजिस्टर की कुल इनपुट वोल्टेज हूँ वे  $V_S - V_0$ । इसका अर्थ यह है कि सम्पूर्ण आउटपुट वोल्टेज  $V_0$  को इनपुट वोल्टेज हुँ वे  $V_S - V_0$ । इसका अर्थ यह है कि फोइलॉनिक सिग्नल  $V_f = V_0$  आउटपुट वोल्टेज के समानुपाती है तथा इनपुट की सिरीज में (तथा विपरीत कला में negative sign ( $-V_0$ ) से स्पष्ट है) लाभा जा रहा है, अतः एमीटर फॉलोवर प्रवर्धक फैक्सेन सिरीज नियोन फोइलॉनिक का उदाहरण है। यह यी ध्यान दें कि फोइलॉनिक फैक्सेन प्रवर्धक के वोल्टेज लाभ (voltage gain) को बहुत कम कर देती है। वास्तव में एमीटर फॉलोवर सर्किट के वोल्टेज लाभ का मान एक से कुछ कम होता है।



चित्र 3.11-एमीटर फॉलोवर

में इस सर्किट की अत्यधिक महत्वपूर्ण बात यह है कि इसकी इनपुट प्रतिबाधा बहुत अधिक तथा आउटपुट प्रतिबाधा अचूत कम होती है। इसलिये यह प्रतिबाधा मैट्रिक में प्रयोग किया जाता है। लोड से पहले एमीटर फॉलोवर लागाने में लोड को अधिक ऊर्जा का स्थानान्तरण होता है तथा लोडिंग इफेक्ट का प्रभाव कम हो जाता है। अतः यह परिपथ पृथक्कारी (buffer) की तरह कार्य करता है।

इस परिपथ की एक खास बात यह भी है कि जब इनपुट भणात्मक चक्र में होती है तो आउटपुट चक्र में होती है तो आउटपुट भणात्मक चक्र में होती है अर्थात् आउटपुट वोल्टेज इनपुट वोल्टेज का अनुसरण (follow) करती है, या दूसरे शब्दों में आउटपुट इनपुट का यौजन करती है। इसीलिये इसका एमीटर फॉलोवर का नाम दिया गया है। इनपुट तथा आउटपुट वोल्टेज इस परिपथ में समान कला (same phase) में रहते हैं।

नोट करें कि—

- एमीटर फॉलोवर परिपथ में न तो कलटर प्रतिवेश होता है, न ही बाइपास कैपेसिटर तथा आउटपुट रिसिल्ट पर ली जाती है।
- चूँकि इस परिपथ में कलटर a.c. प्राउडर पर होता है, अतः इसको कॉमन कलटर प्रवर्धक (common collector amplifier or CC amplifier) भी कहा जाता है।
- इसमें वोल्टेज सिरीज नियोटिव फोडबैक होती है।
- इसका वोल्टेज लाख 1 से कम (किन्तु लाखा 1) होता है तथा घारा लाख उच्च होता है।
- इसकी उच्च इनपुट प्रतिबाधा व निम्न आउटपुट प्रतिबाधा के कारण इसको प्रतिबाधा भैचिंग में प्रयुक्त किया जाता है।
- इसमें आउटपुट व इनपुट a.c. वोल्टेज समान कला में होती है।

### § 3.10. एमीटर फॉलोवर परिपथ का वोल्टेज लाख तथा इनपुट प्रतिबाधा की गणना करना (Calculation of Voltage Gain and Input Impedance of Emitter Follower):

चित्र 3.12 (a) में एमीटर फॉलोवर परिपथ प्रदर्शित किया गया है। इसका वोल्टेज लाख तथा इसमें सभी संधारित लघु परिपथित (short circuit) कर देंगे। पॉवर सलाई भी लघु परिपथित कर देंगे। ड्राइविस्टर को इसके h-परिमाप मॉडल (h-parameter model) से प्रतिस्थापित (replace) कर देंगे।

इनपुट प्रतिबाधा (Input impedance)—चित्र 3.12 (b) से

$$Z_i = R_B \parallel Z_b$$

चित्र 1 में किरचोफ वोल्टेज नियम लगाने पर

$$V_b = h_{ie} I_b + R_E (h_{fe} + 1) I_b \quad \dots(i)$$

$$\frac{V_b}{I_b} = h_{ie} + R_E (h_{fe} + 1) \quad \dots(ii)$$

$$\text{क्योंकि } Z_b = \frac{V_b}{I_b} \text{ इसलिये } Z_b = h_{ie} + R_E (h_{fe} + 1) \quad \dots(iii)$$

क्योंकि

$$h_{fe} >> 1$$

इसलिये

$$Z_b = h_{ie} + R_E h_{fe}$$


और

$$R_E h_{fe} >> h_{ie}$$

इसलिये

$$Z_b \cong R_E h_{fe} \text{ तथा } Z_i = R_B \parallel R_E h_{fe} \quad \dots(3.13)$$

चित्र 3.12



वोल्टेज लाख (Voltage gain)—चित्र 3.12 (b) से  $V_0 = I_c R_E$

$$\text{आतः } V_0 = (h_{fe} + 1) I_b R_E \quad \dots(ii)$$

चूँकि  $V_S = V_b$ , अतः समीकरण (i) से—

$$\begin{aligned} V_S &= h_{ie} I_b + R_E I_b \\ &= h_{ie} I_b + R_E h_{fe} I_b \end{aligned} \quad \dots(iii)$$

समीकरण (ii) तथा (iii) से—

वोल्टता लाख,

$$\frac{V_0}{V_S} = \frac{(h_{fe} + 1) R_E}{(h_{fe} + 1) R_E + h_{ie}}$$

क्योंकि


$$\frac{V_0}{V_S} \cong 1 \quad \dots(3.14)$$

इसलिये, एमीटर फॉलोवर का वोल्टेज लाख एक से शोष्ण कम होता है।

एमीटर फॉलोवर के अनुप्रयोग (Applications of emitter follower)—

(i) इम्पीडेंस मैचिंग (Impedance matching)—इसमें देखा कि एमीटर फॉलोवर की उच्च इनपुट प्रतिबाधा व निम्न आउटपुट प्रतिबाधा होती है। अतः एमीटर फॉलोवर इम्पीडेंस मैचिंग हेतु

एक आदर्श परिपथ है। चित्र 3.13 में एमीटर फॉलोवर द्वारा इमीडेस मैचिंग को प्रदर्शित किया गया है। इसमें स्रोत प्रतिवाप 100 kΩ जबकि लोड प्रतिवाप 20 Ω है। एमीटर फॉलोवर की इनपुट प्रतिवाप 100 kΩ तथा आउटपुट प्रतिवाप 22 Ω है। अतः एमीटर फॉलोवर का भ्रातृ व लोड के बीच कनेक्ट करने पर लोड को अधिक शक्ति प्राप्त होती है।



चित्र 3.13

जब एमीटर फॉलोवर को इमीडेस मैचिंग हेतु प्रयुक्त किया जाता है, तो इसको बफर प्रबर्धक (buffer amplifier) भी कहते हैं।

जल्देखनीय है कि यद्यपि इमीडेस मैचिंग दूसंकार्पर द्वारा भी कोई ज्ञाती है (अध्याय 2, खण्ड 2.3 देखें) किन्तु एमीटर फॉलोवर को याथमिकता इसलिये तो ज्ञाती है क्योंकि यह दूसंकार्पर से अधिक मुश्विष्यजनक होता है, इसकी आवृत्ति अनुक्रिया दूसंकार्पर से बहतर होती है तथा इसको I.C. पर भी फॉलोवर किया जा सकता है (जबकि दूसंकार्पर I.C. पर फॉलोवर नहीं किये जा सकते)। (ii) बिना बोल्टेज प्रबर्धन के थारा प्रबर्धन प्रस्तुत करना (Current amplification without voltage gain)—इनमें देखा कि एमीटर फॉलोवर में थारा प्रबर्धन होता है, किन्तु बोल्टेज प्रबर्धन नहीं होता ( $A_v = 1$ )। डिजिटल इलेक्ट्रॉनिक्स में ऐसे कई अनुप्रयोग हैं जहाँ थारा प्रबर्धन की आवश्यकता होती है (बिना बोल्टेज प्रबर्धन के)। ऐसी स्थिति में एमीटर फॉलोवर का प्रयोग किया जा सकता है।

### संख्यात्मक प्रश्न (Numerical Questions)

प्रश्न 1 : एक प्रबर्धक का बोल्टेज लाप्त 100 है। पुर्ण निवेष्ट समानुपात (feedback fraction)  $\beta = 0.1$  का क्रांतरक फॉडबैक लाने पर प्रबर्धक का बोल्टेज लाप्त कितना हो जावेगा।

हल :

$$A = 100$$

$$\beta = 0.1$$

फॉडबैक लाने पर बोल्टेज लाप्त

$$A_f = \frac{A}{1 + A\beta} = \frac{100}{1 + 100 \times 0.1} = \frac{100}{1 + 10} = \frac{100}{11}$$

अतः  $A_f = 9.09$

प्रश्न 2 : एक प्रबर्धक का बोल्टेज लाप्त 200 है। क्रांतरक फॉडबैक लाने पर बोल्टेज लाप्त 20 हो जाता है। पुर्ण निवेष्ट समानुपात  $\beta$  (feedback fraction) का मान ज्ञात कीजिये।

$$\text{हल : } A = 200$$

$$A_f = 20$$

$$\text{हम जानते हैं कि, } A_f = \frac{A}{1 + A\beta}$$

$$\begin{aligned} 20 &= \frac{100}{1 + 100\beta} \\ 20 + 2000\beta &= 100 \\ 2000\beta &= 80 \\ \text{अतः } \beta &= \frac{80}{2000} = \frac{1}{25} \\ \beta &= 0.04 \end{aligned}$$

फॉडबैक प्रबर्धक 8%

प्रश्न 3 : एक प्रबर्धक में 0.5 V इनपुट सिग्नल लाने पर 50 V आउटपुट प्राप्त होता है। यदि इस प्रबर्धक पर  $\beta = 20\%$  का क्रांतरक फॉडबैक लाना दिया जाये तो ज्ञात 50 V का आउटपुट प्राप्त करने के लिये कितना इनपुट सिग्नल करना पड़ेगा।

हल : प्रबर्धक का बोल्टेज लाप्त (बिना फॉडबैक)

$$A = \frac{V_o}{V_s} = \frac{50}{0.5} = 100$$

$$\text{फॉडबैक अनुपात } \beta = \frac{20}{100}$$

फॉडबैक लाने पर बोल्टेज लाप्त

$$A_f = \frac{A}{1 + A\beta} = \frac{100}{1 + 100 \times \frac{20}{100}} = \frac{100}{1 + 20} = \frac{100}{21}$$

बोल्टेज अनुपात  $V_o = 50 V$   
बैंकें अब प्रबर्धक का बोल्टेज लाप्त

$$A_f = \frac{V_o}{V_s}$$

अतः

$$\frac{100}{21} = \frac{50}{V_s}$$

या

$$V_s = \frac{50 \times 21}{100} = 10.5 V$$

प्रश्न 4 : एक RC युनिट प्रबर्धक का पथ आवृत्ति लाप्त 400 तथा लोअर व अपर छक्के आवृत्तियाँ 100 Hz व 15 KHz हैं। यदि इस प्रबर्धक में  $\beta = 0.01$  का क्रांतरक फॉडबैक लाना चाहे तो ज्ञात कीजिये—

- फॉडबैक सहित लाप्त तथा
- नयी बोल्टेज लाप्त (with feedback)।

हल :

$$A = 400$$

$$f_L = 15 \text{ KHz}$$

$$\beta = 0.01$$

$$f_H = 100 \text{ Hz}$$

$$\text{फीडबैक सहित लाख } A_f = \frac{A}{1 + A_B}$$

$$= \frac{400}{1 + 400 \times 0.01} = \frac{400}{5} = 80$$

नयी अपर कट ऑफ आवृत्ति (with feedback)

$$f_{UF} = f_U(1 + \lambda\beta)$$

$$= B(1 + 400 \times 0.01) \text{ kHz}$$

नयी लोअर कट ऑफ आवृति (with feedback),

$$f_{LF} = \frac{f_L}{1 + A\beta} = \frac{100}{5} = 20 \text{ Hz}$$

अतः नयी बैठ कौड़ाई (with feedback),

$$(BW)_f = f_{uf} - f_{lf} = 75 \text{ KHz} - 20 \text{ Hz} \approx 75 \text{ KHz}$$

**प्रमाण 5 :** एक प्रवर्धक का वोल्टेज लाइ 200 है। इसकी इन्पुट प्रतिवार्ष 12 kΩ तथा आउटपुट प्रतिवार्ष 1.6Ω है। इसमें  $\beta = 0.02$  का ऋणात्मक वोल्टेज श्रेणी फीडबैक लगाने के पश्चात्

इनसुट प्रातेषाद्या तथा आजमुट प्रातेषाद्या का गिरना करते हैं।

A = 20

$$Z_0 = 1 \text{ k}\Omega$$

फीडबैक लगाने के पश्चात् इनपुट प्रतिवादा,

$$Z_{if} = Z_i(1 + A\beta) = 12(1 + 200 \times 0.02)$$

**फीडबैक लाने के परचात् आरटप्ट प्रतिवादा,**

$$Z_{0f} = \frac{Z_0}{1 + 4\beta} = \frac{1 \text{ k}\Omega}{5}$$

卷之三

**प्रम 6 :** एक अग्नात्मक पुनर्निवृत्त प्रवर्धक की सापेक्ष 100 है। एक दिया गया आउटपुट प्राप्त करने के लिये बिना फोइब्रेल के प्रतर्थक में 50 mV का इनपुट संकेत देना पड़ता है जबकि फोइब्रेल सहित वर्गी निर्णीत प्राप्त करने के लिये 0.60 V का इनपुट संकेत देना पड़ता है। फोइब्रेल की भावा तथा

हल : पुरुष निवास प्रवर्षक की लम्बाई (4) = 100  
पुनः निवास सर्वरक को इनपुट = 0.6

$$\text{पुः: निविष्ट प्रवर्धक को इनपुट} = 0.60 \text{ V}$$

$$\text{अतः पुः: निविष्ट प्रवर्धक का आवर्तन} = 100 \times 0.60 = 60 \text{ V}$$

<p><b>समीकरण 3.1 के अनुसार</b></p> $A = \frac{60 \text{ V}}{50 \text{ mV}} = \frac{60}{50 \times 10^{-3}} = 1200$ <p><b>समीकरण 3.1 के अनुसार</b></p> $A_f = \frac{A}{1 + A\beta}$ <p><b>या</b></p> $100 = \frac{1200}{1 + 1200\beta}$ $1 + 1200\beta = 12$ $1200\beta = 11$ $\beta = \frac{11}{1200} = 0.0092$ <p>अतः, फोइबैक की मात्रा <math>\beta = 0.0092</math></p> <p><b>प्रम 7 : यदि <math>A = 100</math>, <math>\beta = 0.03</math>, तब <math>A_f</math> का मान ज्ञात करें।</b></p> <p>हल : प्रम 7 के अनुसार <math>A = 100</math></p> $\beta = 0.03$ $A_f = \frac{A}{1 + A\beta}$ $= \frac{100}{1 + 100 \times 0.03} = \frac{100}{1 + 3}$ $A_f = 25$ <p><b>प्रम 8 : एक फोइबैक प्रवर्धक की लघु निम प्रकार है—</b>  <math>A = 100</math>, <math>A_f = 9.1</math> फोइबैक पर्सिटिव है। या निरोटिव। <math>\beta</math> का मान ज्ञात करें।</p> <p><b>हल :</b> चैकिं <math>A_f &lt; A</math>, अर्थात् फोइबैक लगाने से गेन घट गया है, अतः फोइबैक निरोटिव है।</p> <p>प्रम 8 के अनुसार</p> $A = 100$ $A_f = 9.1$ <p>हम जानते हैं कि</p> $A_f = \frac{A}{1 + A\beta}$ $9.1 = \frac{100}{1 + 100\beta}$ $\Rightarrow \beta = \frac{1}{100} \left( \frac{100}{9.1} - 1 \right)$ <p>अतः</p> $\beta = 0.1$	<p><b>या</b></p> $1 + 1200\beta = 12$ $1200\beta = 11$ $\beta = \frac{11}{1200} = 0.0092$ <p>अतः, फोइबैक की मात्रा <math>\beta = 0.0092</math></p> <p><b>प्रम 7 : यदि <math>A = 100</math>, <math>\beta = 0.03</math>, तब <math>A_f</math> का मान ज्ञात करें।</b></p> <p>हल : प्रम 7 के अनुसार <math>A = 100</math></p> $\beta = 0.03$ $A_f = \frac{A}{1 + A\beta}$ $= \frac{100}{1 + 100 \times 0.03} = \frac{100}{1 + 3}$ $A_f = 25$ <p><b>प्रम 8 : एक फोइबैक प्रवर्धक की लघु निम प्रकार है—</b>  <math>A = 100</math>, <math>A_f = 9.1</math> फोइबैक पर्सिटिव है। या निरोटिव। <math>\beta</math> का मान ज्ञात करें।</p> <p><b>हल :</b> चैकिं <math>A_f &lt; A</math>, अर्थात् फोइबैक लगाने से गेन घट गया है, अतः फोइबैक निरोटिव है।</p> <p>प्रम 8 के अनुसार</p> $A = 100$ $A_f = 9.1$ <p>हम जानते हैं कि</p> $A_f = \frac{A}{1 + A\beta}$ $9.1 = \frac{100}{1 + 100\beta}$ $\Rightarrow \beta = \frac{1}{100} \left( \frac{100}{9.1} - 1 \right)$ <p>अतः</p> $\beta = 0.1$
--	---

हल : प्रश्न के अनुसार

$$A = 1000$$

$$(i) \text{ हम जानते हैं कि } A_f = \frac{A}{1 + \beta A} = \frac{1000}{1 + \frac{1}{10} \times 1000} = \frac{1000}{101}$$

अतः

$$A_f = 9.9$$

(ii) ताप के कारण मूल प्रवर्धक की लल्ला में प्रतिशत परिवर्तन—

$$\frac{dA}{A} = 20\%$$

अतः फोइडबैक प्रवर्धक की लल्ला में प्रतिशत परिवर्तन—

$$\frac{dA_f}{A_f} = \frac{20}{1 + \beta A} \% = \frac{20}{1 + \frac{1}{10} \times 1000} \% = \frac{20}{101} \%$$

अतः

$$\frac{dA_f}{A_f} = 0.198 \%$$

प्रश्न 10 : एक प्रवर्धक का बोल्टेज लाभ 60 dB है।  $\beta = 0.01$  का निगेटिव फोइडबैक लगाने पर हम इस प्रवर्धक का लाभ कितने dB होगा?

हल : प्रश्न के अनुसार प्रवर्धक का dB गे  $A_{dB} = 60 \text{ dB}$ ,  $\beta = 0.01$  हम जानते हैं कि

$$A_{dB} = 20 \log A$$

अतः

$$A = \text{Antilog}(3)$$

$$\Rightarrow A = 1000$$

$$\text{हम जानते हैं कि } A_f = \frac{A}{1 + \beta A} = \frac{1000}{1 + 0.01 \times 1000} = \frac{1000}{11} = 90.9$$

अतः

$$A_f = 90.9$$

फोइडबैक प्रवर्धक का dB गे

$$A_f(\text{dB}) = 20 \log A_f = 20 \log 90.9$$

अतः

$$A_f(\text{dB}) = 39.17 \text{ dB}$$

प्रश्न 11 : चित्र 3.14 (a) में प्रदर्शित फोइडबैक प्रवर्धक में निम्न के मान जात कीजिये—(a) फोइडबैक फैक्टर  $\beta$  (b) बिना फोइडबैक प्रवर्धक का बोल्टेज लाभ  $A$  (c) फोइडबैक प्रवर्धक का बोल्टेज लाभ


$$A_f$$

 $\beta^1$ 

हल : चित्र 3.14 (a) के अनुसार  $V_i = 5 \text{ mV}$ ,  $V_o = 2 \text{ V}$  फैक्टर  $\beta$  (b) बिना फोइडबैक प्रवर्धक का बोल्टेज लाभ  $A$  (c) फोइडबैक प्रवर्धक का बोल्टेज लाभ

(a) चित्र 3.14 (a) में प्रदर्शित फोइडबैक प्रवर्धक का फोइडबैक परिपथ त्रिभव विभाजक परिपथ) (चित्र 3.14 (b)) देखने से साध है कि

$$\beta = \frac{V_f}{V_o} = \frac{1 \text{ k}\Omega}{1 \text{ k}\Omega + 19 \text{ k}\Omega} = \frac{1}{20}$$

अतः  $\beta = 0.05$ 

(a) विभाजक परिपथ  
चित्र 3.14  
(b) बिना फोइडबैक प्रवर्धक  
का बोल्टेज लाभ A

(b) चित्र 3.14 (a) के अनुसार

$$A = \frac{V_o}{V_i} = \frac{2 \text{ V}}{5 \text{ mV}} = 5 \times 10^3 \text{ V/V}$$

अतः  $A = 400$ 

$$A_f = \frac{A}{1 + \beta A} = \frac{400}{1 + \frac{1}{20} \times 400} = \frac{400}{21} = 19.05$$

अतः  $A_f = 19.05$ 

$$A_f = \frac{V_f}{V_o} = \frac{1}{20} \times 2$$

अतः  $V_f = 0.1 \text{ V}$ 

प्रश्न 12 : निगेटिव फोइडबैक के साथ एक प्रवर्धक 0.5 V इनपुट ले पर 10 V आउटपुट प्रदान करता है यदि फोइडबैक हटा ली जाये, तो इस प्रवर्धक को इन्हीं ही आउटपुट प्रदान करने हेतु 0.25 V इनपुट की आवश्यकता होती है। जात करें—

(i) बिना फोइडबैक के लाभ

(ii) फोइडबैक फैक्टर

हल : प्रश्न के अनुसार

$$A_f = \frac{10 \text{ V}}{0.5 \text{ V}} = 20$$

$$A = \frac{10 \text{ V}}{0.25 \text{ V}} = 40$$

अतः बिना फोइडबैक के लाभ  $A = 40$ .

$$A_f = \frac{A}{1 + AB}$$

$$20 = \frac{40}{1 + 40\beta}$$

$$1 + 40\beta = 2$$

$$40\beta = 1$$

$$\beta = \frac{1}{40}$$

## प्रश्नावली-3

1. फोडबैक क्या होता है ? इसका वार्गिकण कीजिये ।
2. निगेटिव फोडबैक लगाने से प्रवर्धक के लाप पर क्या प्रभाव पड़ता है । सिद्ध कीजिये— $A_f = \frac{A}{1 + A\beta}$
3. निगेटिव फोडबैक के स्थायित्र तथा बहु चौड़ाई पर क्या प्रभाव पड़ता है ?
4. निम्न फोडबैक परियोग को समझाइये—

  - (a) RC प्रवर्धक प्रवर्धक जिसमें एमीटर बाइपास संधारित होता दिया गया हो ।
  - (b) एमीटर फॉलोवर ।

5. एमीटर फॉलोवर के अनुप्रयोग बाइये ।
6. निगेटिव फोडबैक लगाने से प्रवर्धक का गेन कम क्यों हो जाता है ।
7. निगेटिव फोडबैक लगाने से प्रवर्धक का गेन कम हो जाता है, तब भी निगेटिव फोडबैक को प्रवर्धक में प्रयुक्त किया जाता है—इस कथन की व्याख्या कीजिये ।
8. ओपन लूप गेन व क्लोज लूप गेन में अंतर बाइये ।
9. 60 dB तात्त्व वाले प्रवर्धक का  $\beta = 0.006$  क्राणतक पुनः निवेश प्रयुक्त किया गया है । यदि आंतरिक प्रवर्धक में तात्त्व हास 15% है तो पुनर्निवेशित प्रवर्धक की कुल तात्त्व में क्या परिवर्तन होगा ? (UPBTE 98)
10. क्राणतक पुनर्निवेश के साथ प्रवर्धक के  $\beta$  (बैटा) में परिवर्तन होने के बावजूद भी प्रवर्धक की तात्त्व रहती है । इसे चिह्नित करने हेतु व्याख्या दीजिये । (UPBTE 98)
11. (a) पुनर्निवेश के कारण तात्त्व विलम्ब विलम्ब तथा बैण्ड परास पर इन वाले प्रभावों की विवेचना कीजिये ।  
(b) एमीटर फॉलोवर परिपथ का आरोख खार्डिंग तथा बाइये कि इसमें कौन से प्रकार का पुनर्निवेश होता है ? (UPBTE 2000)
12. निम्न पर क्राणतक पुनः निवेश के प्रभावों की विवेचना कीजिये—
  - (a) लाईब (gain)
  - (b) स्थायित्रता (stability)
  - (c) डिस्टोरेशन एवं नॉर्मल
  - (d) बैण्ड परास ।
13. पुनर्निवेश के प्रकार कौन से है ? लाईब बैण्ड चौड़ाई स्थायित्र एवं विकृति पर उसके परिपथ समझाइये । (UPBTE 2001)
14. क्राणतक पुनः निवेशी प्रवर्धक में तात्त्व की गणना कीजिये जबकि  $A = 1000$  तथा  $\beta = \frac{1}{10}$  है । यदि तात्त्व का बहुत से प्रवर्धक की तात्त्व में परिवर्तन 20 ग्रेडियन्ट हो तो उसी क्राणतक पुनः निवेश के साथ प्रवर्धक में हुये कुल तात्त्व परिवर्तन की गणना कीजिये । (UPBTE 2005)
15. (a) फोडबैक प्रवर्धक के आधारपूर्त सिद्धान्त का वर्णन कीजिये तथा लांक डायग्राम की सहायता से इसका फोडबैक तर्कीक समझाइये ।  
(b) एक फोडबैक प्रवर्धक की तात्त्व एवं स्थिरता पर निगेटिव फोडबैक के प्रभाव को समझाइये । (UPBTE 2006)

## 4

ट्यून्ड बोल्टेज प्रवर्धक  
(TUNED VOLTAGE AMPLIFIERS)

## 3.4.1. आवृत्ति के आधार पर प्रवर्धकों का वर्गीकरण (Classification of Amplifiers on Basis of Frequency):

प्रवर्धकों के प्रचलन आवृत्ति परास (Operating frequency range) के आधार पर प्रवर्धकों को निम्न रूप से वर्गीकृत किया जा सकता है—

1. डी. सी. प्रवर्धक (D.C. amplifiers)—यह निम्न आवृत्तियों के प्रवर्धन के लिये प्रयोग में लाये जाते हैं । इनकी रेज 0 Hz (अर्थात् d.c.) से लाभा 10 Hz तक होती है ।

2. ऑडियो आवृत्ति प्रवर्धक (Audio amplifiers)—श्रव्य आवृत्तियों (Audio frequencies) के प्रवर्धन के लिये ऑडियो आवृत्ति प्रवर्धक का प्रयोग करते हैं । इनकी परास (range) 30 Hz से लाभा 15 KHz तक होती है ।

3. वीडियो या विस्तृत बैण्ड प्रवर्धक (Video or wide band amplifiers)—इनका परास (range) कुछ MHz तक होती है ।
4. आर. एफ. प्रवर्धक (R.F. amplifiers)—रेडियो आवृत्ति संकेत, जिनकी आवृत्ति लाभा 500 KHz से सैकड़ों MHz तक होती है, आर. एफ. प्रवर्धक द्वारा प्रवर्धित होती है ।

"The transistor amplifiers can be classified in many ways such as on the basis of output frequency range of operation, coupling methods and mode of operation.

On the basis of output, the amplifiers may be classified as voltage amplifiers and power amplifiers. The former primarily increases the voltage level of the input signal whereas the latter increases the power level of the input signal. On the basis of frequency range of operation the amplifiers may be classified as d.c. amplifiers (from 0 to about 10 Hz), audio-frequency amplifiers (20 Hz to 20 KHz) and radio frequency amplifiers (a few KHz to hundreds of MHz). On the basis of coupling methods the amplifiers may be classified as RC coupled amplifiers, transformer-coupled amplifiers, and direct-coupled amplifiers.

On the basis of mode of operation the amplifiers may be classified as class A, class B, class AB and class C amplifiers. This classification depends on the portion of the input signal cycle during which collector current is expected to flow."

## 3.4.2. शैरी अनुनादीय परिपथ (Series Resonant Circuit):


सीरीज (Resonance) वह प्रक्रिया है जो कि उन a.c. परिपथों में होती है, जिनमें इंडक्टर च कैपेसिटर दोनों होते हैं । सीरीज रेसोनेंस (b) पैरिल रेसोनेंस।

चित्र 4.1 में एक श्रेणी क्रम में जोड़ा गया है। एक प्रतीक व एक संधारित क्रम में जोड़ा गया है। इस परिपथ की प्रतीबाधा निम्न सूत्र द्वारा दी जा सकती है—

$$Z = R + j(X_L - X_C)$$

$$Z \text{ का Magnitude, } |Z| = \sqrt{R^2 + (X_L - X_C)^2}$$

$$= \sqrt{R^2 + \left(2\pi fL - \frac{1}{2\pi fC}\right)^2} \quad \dots(4.1)$$



(a) श्रेणी अनुनाद परिपथ

चित्र 4.1

(b) केन्द्र डायग्राम

$$Z \text{ का phase } \angle Z = \tan^{-1} \left( \frac{X_L - X_C}{R} \right)$$

$$= \tan^{-1} \left( \frac{\frac{2\pi fL}{R} - \frac{1}{2\pi fC}}{R} \right)$$

इस समीकरण में यदि  $X_L = X_C$  तो

$$2\pi fL = \frac{1}{2\pi fC}$$

अतः

$$\begin{aligned} |Z| &= \sqrt{(R^2 + 0)} \\ |Z| &= R \end{aligned} \quad \dots(4.4)$$

तथा

$$\begin{aligned} \angle Z &= \tan^{-1} \left( \frac{0}{R} \right) \\ &= \tan^{-1} 0 \\ &= 0^\circ \end{aligned}$$

वह आवृति जिस पर  $X_L$  तथा  $X_C$  का मान बरूल्य (equal) होता है, अनुनादीय आवृति (resonance frequency) कहलाती है। इस आवृति पर  $Z$  का मान चूनतम होता है तथा यह प्रतीक  $R$  के तुल्य होता है। अनुनादीय आवृति  $f_r$  पर  $X_L = X_C$

अतः

$$2\pi f_r L = \frac{1}{2\pi f_r C}$$


$$f_r^2 = \frac{1}{4\pi^2 LC} \Rightarrow f_r = \frac{1}{2\pi \sqrt{LC}} \quad \dots(4.5)$$

चित्र 4.1 (b) में श्रेणी अनुनादीय परिपथ को केन्द्र डायग्राम प्रदर्शित है। ध्यान रखें कि श्रेणी अनुनाद परिपथ की विशेषताएँ (Specialities of series resonance circuits)—

1. यदि वोल्टेज स्रोत की आवृति परिपथ की अनुनाद आवृत्ति  $f_r$  से अधिक होती है तो  $X_L > X_C$ । इसलिये परिपथ का व्यवहार प्रेक्षिय होगा।
2. यदि वोल्टेज स्रोत की आवृति परिपथ की अनुनाद आवृत्ति  $f_r$  से कम होती है तो  $X_C > X_L$ । इसलिये परिपथ का व्यवहार शारीरीय होगा।
3. यदि वोल्टेज स्रोत की आवृति परिपथ की अनुनादीय आवृत्ति  $f_r$  के बाहर होगी तो  $X_L = X_C$  तथा  $Z = R$ .

इस स्थिति में परिपथ एक प्रतीक वाहक के तरह व्यवहार करेगा। इस स्थिति में  $Z$  का मान चूनतम होगा तथा परिपथ में अधिकतम धारा प्रवाहित होगी।

आवृति तथा प्रतीबाधा के बिच ग्राफ खींचना (Graph between frequency and impedance)— हमने देखा कि श्रेणी अनुनाद परिपथ में प्रतीबाधा का मान चूनतम तब होता है जब स्रोत आवृति परिपथ की अनुनाद आवृत्ति के तुल्य होती है ( $Z = R$ )। यदि स्रोत की आवृत्ति  $Z_S$




चित्र 4.2—आवृत्ति-प्रतीबाधा बदलने के साथ आवृत्ति परिपथ का व्यवहार

प्रतीबाधा का मान बढ़ जाता है (चित्र 4.2)।

स्रोत आवृत्ति व परिपथ में धारा के बिच ग्राफ (Graph between source frequency and circuit current)— अनुनाद आवृत्ति पर प्रतीबाधा चूनतम होती है, इसलिये धारा अधिकतम होती है। हम जानते हैं कि  $I = \frac{V_S}{Z}$

अंकित अनुनाद आवृत्ति पर ( $Z = R$ ), इससे धारा




चित्र 4.3—आवृत्ति-धारा बदलने के साथ आवृत्ति परिपथ का व्यवहार

$I = \frac{V_S}{R}$  । आवृति को घटाने या बढ़ाने पर प्रतिबाधा बढ़ जाती है तथा इस कारण धारा घट जाती है (विच 4.3)।

चयनीयता (Selectivity)—श्रेणी अनुनाद परिपथ का यह जुग्म (property) होता है कि वह एक विशेष आवृति को चयनित (select) कर सकता है तथा उस आवृति पर उसकी धारा सहसे की चयनीयता (selectivity) कहा जाता है।

ध्यान दें कि यहाँ आवृति के चयन से यह आशय है कि यदि एक विशेष आवृति (अर्थात् रेसोनेंस आवृति  $f_r$ ) का सिग्नल इस परिपथ पर apply किया जायेगा तो अधिकतम धारा प्रवाहित होगी। यदि किसी अन्य आवृति का सिग्नल apply किया जायेगा, तो कम धारा प्रवाहित होगी। अतः, किसी परिपथ के एक विशेष आवृति को चयन करने की क्षमता उसकी चयनीयता कहलाती है।

श्रेणी अनुनाद परिपथ में प्रतिरोध का मान बदलने का धारा पर प्रभाव (Effect of change in resistance on current in series resonance circuit)—विच 4.4 में आवृति तथा धारा के बीच याफ दिखाया गया है। यदि इस परिपथ में  $R$  का मान कम हो तो अनुनाद आवृति के दर्जे और धारा का मान तेजी से गिरता है (the curve is sharper)। लेकिन यदि  $R$  का मान अधिक है तो यह वक्र अधिक चपटा हो जायेगा (curve is flat)।



यदि वक्र अधिक चुटीला (sharp)

होगा तो उसमें अनुनाद आवृति को चयनित करने की क्षमता अधिक होगी अर्थात् उसकी चयनीयता अधिक होगी। इस प्रकार हम कह सकते हैं कि  $R$  का मान कम होने पर परिपथ की चयनीयता बढ़ जाती है। लेकिन अनुनाद आवृति पर  $R$  का कोई प्रभाव नहीं पड़ता।

सामान्यतः, अनुनादीय परिपथ में प्रतिरोध बाहर से नहीं जोड़ा जाता। बहिक यह प्रेरक के आनंदिक प्रतिरोध के रूप में होता है। इस प्रकार यदि दो कुण्डलियों में प्रेरकत्व का मान बराबर है किन्तु  $R$  का मान अलग है तो उनका चयनकारी जुग्म (selecting property) अलग होगा (अर्थात् कम  $R$  के मान वाली कुण्डली का चयनकारी क्षमता बेहतर होगी)। इस प्रकार कुण्डली का प्रतिरोध उसकी जुग्मता (quality factor) को दर्शाता है।

उक्तका जुग्मका (quality factor) कहते हैं।

$$Q = \frac{\omega L}{R} \quad \dots (4.4)$$

यदि किसी कुण्डली का प्रतिरोध कम है तो उसका उक्तका जुग्मका  $Q$  अधिक होगा। इसमें वह एक विशेष आवृति को चयनित (select) करने तथा वाकी को अस्वीकृत (reject) करने का कार्य अच्छी प्रकार से कर पायेगी तथा चयनीयता (selectivity) बेहतर होगी।

- श्रेणी अनुनाद परिपथ के विषय में ध्यान रखें कि—
- अनुनाद की अवस्था में,

प्रेरकत्वीय प्रतिवर्षा ( $X_L$ ) = धारितीय प्रतिवर्षा ( $X_C$ )

$$\text{अनुनादीय आवृति } f_r = \frac{1}{2\pi\sqrt{LC}}$$

$$\text{प्रतिबाधा } Z = \sqrt{[R^2 + (X_L - X_C)^2]}$$

• अनुनाद पर

$$Z_{\min} = R (\because X_L = X_C)$$

• अनुनाद पर धारा का अधिकतम मान

$$I_{\max} = \frac{V_S}{R}$$

- धारा तथा वोल्टेज समान ही कला में होती है अर्थात् धारा व वोल्टेज के बीच कोई कलान्तर नहीं होता है।


"At frequencies considerably below resonance, the circuit impedance is high, and is determined mainly by  $X_C$ . As the frequency increases, the net reactance ( $X_C - X_L$ ) goes on decreasing. Therefore, the total impedance also decreases with frequency. At resonance, the net reactance ( $X_C - X_L$ ) becomes zero, the impedance  $Z$  is minimum and is equal to  $R$ . Above resonant frequency, the net reactance ( $X_L - X_C$ ) again starts increasing. Therefore, the total impedance  $Z$  also increases. Since the current in the circuit is given as  $I = V_S/Z$ , the curve for the current will be inverse of the impedance curve.

It is clear that the current in a series resonant circuit is maximum at resonant frequency, and it decreases on both sides both of the resonant frequency. Thus, a series resonant circuit has the property of selecting signals of one particular frequency and rejecting those of others. The rate at which the current decreases as we move away from the resonant frequency depends upon the resistance of the circuit. If the resistance in the circuit is low, the current falls very sharply as we move away from the resonant frequency. On the other hand, high resistance makes the curve flat. In this way we can say that the circuit resistance  $R$  plays an important role in the selecting property (selectivity) of the resonant circuit.

However, the resonant frequency of the circuit is not affected by the resistance of the circuit. Generally, the resistance of a resonant circuit is a part and parcel of the inductor used. The coils of same inductance  $L$  but different resistance values will have different selecting property. Thus, the resistance of a coil determines the quality of the inductor used. In technical terms, this is expressed as quality factor  $Q$  of the coil."

### § 4.3. समानात्मक अनुनाद परिपथ (Parallel Resonance Circuit):

एक समानात्मक अनुनाद परिपथ में एक संधारित व एक प्रेरक समानात्मक में जुड़े होते हैं। समानात्मक कुण्डली में कुछ प्रतिरोध भी उच्च रखता है (चित्र 4.5 (a))। इस परिपथ को बोल्टा नोट (voltage source)  $V_S$  से जोड़ा गया है।



(a) समानात्मक अनुनाद परिपथ  
(b) समानात्मक अनुनादीय परिपथ  
का कलीय आरोख

चित्र 4.5

( $I_C$ ) प्रयुक्त वोल्टता से  $90^\circ$  अगामी होती है।

कुण्डली प्रवाहित धारा प्रयुक्त वोल्टता से  $\phi_L^0$  ( $\phi_L = \tan^{-1} \frac{X_L}{R}$ ) परवामी (lag) होती है।

इस प्रकार कुण्डली धारा के दो घटक होते हैं—

$$(1) I_L \cos \phi_L \text{ जो प्रयुक्त वोल्टता के समान कला में है।}$$

$$(2) I_L \sin \phi_L \text{ जो प्रयुक्त वोल्टता से } 90^\circ \text{ परवामी (lag) होता है।}$$

यह समानात्मक परिपथ तब अनुनाद (resonance) करेगा जब प्रयुक्त वोल्टता तथा प्रदाय धारा  $I$  समान कला में हो। यह तब संभव है जब प्रतिशती घटक (reactive component) एक-दूसरे को निरस्त कर दे अर्थात्

$$I_C - I_L \sin \phi_L = 0$$

$$I_C = I_L \sin \phi_L \quad \dots(4.5)$$

अर्थात्, समीकरण 4.5 मैलत रैसोर्स सर्किट में रैसोर्स होने की condition को ब्लड करती है। जब कैपेसिटर धारा  $I_C$  तथा कुण्डली धारा  $I_L$  का (reactive component) ( $I_L \sin \phi_L$ ) तुल्य हो जायें तथा एक दूसरे को कैपिसिट कर देंगे, तब इस परिपथ में धारा  $I = i_L \cos \phi_L$  रह जायेगी।  $i_L \cos \phi_L$  in-phase component (अर्थात् प्रतिरोधी) है तथा इन्हें वोल्टेज के समान कला में होता है। अर्थात्, इस स्थिति में (रैसोर्स में) यह परिपथ एक शुद्ध प्रतिरोध की भाँति बदलता करेगा। इस बात की ओर विशेष ध्यान दें कि समानात्मक अनुनाद परिपथ में रैसोर्स की स्थिति में न्यूनतम धारा प्रवाहित होती है (अर्थात् मैलत रैसोर्स परिपथ का प्रतिरोध रैसोर्स आदृत पर अधिकतम होता है)।

अनुनाद आवृत्ति (resonance frequency)—जिस आवृत्ति पर समानात्मक अनुनाद परिपथ में अनुनाद होता है, उससे अनुनाद आवृत्ति कहते हैं।

यदि समानात्मक अनुनाद परिपथ में अनुनाद आवृत्ति  $f_r$  पर कुण्डली की प्रतिबाधा  $Z_L$  से व्यक्त की जाये तो

$$Z_L = \sqrt{R^2 + X_L^2}$$

$$\text{अनुनाद आवृत्ति } f_r \text{ पर संधारित का प्रतिवर्धक} \quad \dots(1)$$

$$X_L = \frac{1}{2\pi f_r C} \quad \dots(2)$$

$$I_C = \frac{V_S}{X_L} \quad \dots(3)$$


$$\text{समानात्मक अनुनाद परिपथ में कैपेसिटर धारा} \quad \dots(4)$$

$$I_L = \frac{V_S}{Z_L} \quad \dots(5)$$

$$\sin \phi_L = \frac{X_L}{Z_L} \quad \dots(6)$$

$$\text{समीकरण (vi) में समीकरण (iii), (iv), (v) का मान रखने पर—}$$

$$\begin{aligned} \frac{V_S}{X_C} &= \frac{V_S}{Z_L} \times \frac{X_L}{Z_L} \\ X_L X_C &= Z_L^2 \\ \frac{2\pi f_r L}{Z_L} &= Z_L^2 \\ Z_L^2 &= \frac{L}{C} \end{aligned} \quad \dots(7)$$



चित्र 4.6

समीकरण (vii) में  $Z_L$  का मान (समीकरण (i)) रखने पर

$$R^2 + (2\pi f_r L)^2 = \frac{L}{C}$$

$$2\pi f_r L = \sqrt{\left(\frac{L}{C} - R^2\right)}$$

$$f_r = \frac{1}{2\pi L} \sqrt{\left(\frac{L}{C} - R^2\right)}$$

$$\Rightarrow f_r = \frac{1}{2\pi} \sqrt{\left(\frac{L}{C} - R^2\right)} \quad \dots(4.6)$$

$$\frac{1}{Z_r} = \frac{R}{L/C} \quad \{Z_L^2 = \frac{L}{C} \text{ समीकरण (vii) के अनुसार}\}$$

$$\frac{1}{Z_r} = \frac{RC}{L} \quad Z_r = \frac{L}{RC} \quad \dots(4.8)$$

उक्त समीकरण से समानात्मक अनुनाद आवृत्ति की गणना की जा सकती है। यदि कुछड़ती का प्रतिरोध उसके प्रेरकत्व की तुलना में बहुत कम है ( $R \ll L$ ) तो

$$\left(\frac{R}{L} \ll 1\right) \text{ तब } \left(\frac{1}{LC} \gg \frac{R^2}{L^2}\right) \text{ होगा।}$$

$$\text{ऐसी स्थिति में} \quad f_r = \frac{1}{2\pi\sqrt{LC}} \quad \left(\because \frac{1}{LC} \gg \frac{R^2}{L^2}\right) \quad \dots(4.7)$$

समानात्मक अनुनादीय परिपथ की विशेषताएँ (Main Features of Parallel Resonance Circuit)—

(i) समानात्मक अनुनाद आवृत्ति पर प्रतिबाधा (Impedance of Parallel Resonance Circuit at resonance frequency)— इस परिपथ की प्रतिबाधा का मान सलाई वोल्टेज को लाइन धारा से भारा करके प्राप्त किया जा सकता है अर्थात्  $Z = \frac{V_s}{I_r}$

जूँकि अनुनाद आवृत्ति (resonance frequency) पर धारा का मान न्यूनतम होता है, इसलिये प्रतिबाधा आधिकतम होती है। स्तरण हो कि ब्रेणी परिपथ में अनुनाद पर प्रतिबाधा न्यूनतम तथा धारा अधिकतम होती है किन्तु समानात्मक परिपथ में इसका विपरीत होता है।

प्रतिबाधा आवृत्ति पर इन 4.7 में प्रदर्शित किया गया है  $f_r$ , पर प्रतिबाधा (impedance) अधिकतम होती है तथा  $f_r$  के दोनों ओर प्रतिबाधा तेजी से घटती है। इस प्रकार यह परिपथ अनुनाद आवृत्ति को चयनित (select) करने तथा वाकी आवृत्तियों का अस्वीकृत (reject) करने की क्षमता रखता है।

माना कि रैसोनेंस आवृत्ति पर इस परिपथ की प्रतिबाधा  $Z_r$  है।

अनुनाद (resonance) पर लाइन धारा—

$$I_r = I_L \cos \phi_L$$

या

$$\frac{V_s}{Z_r} = I_r$$

जिस 4.7-प्रतिबाधा  
आवृत्ति वक्त

$$\frac{V_s}{Z_r} = I_L \cos \phi_L$$

$$\frac{V_s}{Z_r} = \frac{V_s}{Z_L} \times \frac{R}{Z_L} \quad \left(\because \cos \phi_L = \frac{R}{Z_L}\right)$$

या

$$\frac{1}{Z_r} = \frac{R}{Z_L^2}$$

$$\{Z_L^2 = \frac{L}{C} \text{ समीकरण (vii) के अनुसार}\}$$

अतः, समानात्मक अनुनाद परिपथ की अनुनाद आवृत्ति  $f_r$  पर प्रतिबाधा—

$$Z_r = \frac{L}{CR}$$

उक्त के विषय में दो बातें अवश्य ध्यान रखें—

(i)  $Z_r = \frac{L}{RC}$  एक शुद्ध प्रतिरोध है क्योंकि इस समीकरण में आवृत्ति का कोई परिपथ (term) नहीं है अर्थात् अनुनाद आवृत्ति पर परिपथ एक  $\frac{L}{CR}$  मान के प्रतिरोध की तरह व्यवहार करेगा।

(ii)  $Z_r$  का मान बहुत उच्च होता है क्योंकि समानात्मक अनुनाद में  $\frac{L}{C}$  का अनुपात बहुत अधिक होता है जबकि  $R$  का मान बहुत कम होता है।

(iii) परिपथ धारा (circuit current)—

$$I_r = \frac{V_s}{Z_r} \quad \text{जहाँ} \quad Z_r = \frac{L}{CR}$$

जूँकि  $Z_r$  का मान बहुत अधिक होता है इसलिये धारा मान का बहुत कम होता है।

(iv)  $Q$  गुणांक (Quality factor)— हम यह चाहते हैं कि समानात्मक अनुनाद परिपथ का अनुनाद वक्त (resonance curve) अलंतर चुटीला (sharp) हो जिससे वह उच्च चयनीयता (selectivity) दे सके। इसके लिये प्रतिबाधा का अनुनाद आवृत्ति के दोनों ओर तेजी से कम होना चाहनीय है। परिपथ में  $R$  का मान जितना कम होगा, अनुनाद वक्त उतना ही चुटीला (sharp) होगा।

प्रतीक्षीय प्रतिवाधत तथा प्रतिरोध के अनुपात (ratio) को परिपथ का उल्कष्ट गुणांक (quality factor) कहा जाता है।

$$Q = \frac{X_L}{R} = \frac{2\pi f_r L}{R} \quad \dots(4.9)$$

समानात्मक परिपथ का  $Q$  गुणांक बहुत महत्वपूर्ण होता है क्योंकि वक्त का चुटीलापन (sharpness) और इसलिये परिपथ की चयनीयता (selectivity) इस पर निर्भर करती है।  $Q$  का मान जितना अधिक होगा, चयनीयता (selectivity) उतनी ही अधिक होगी। जित 4.8 में वक्त के चुटीलापन पर प्रतिरोध  $R$  का प्रभाव दिया गया है। प्रतिरोध के कम मान पर चुटीलापन अधिक है तथा प्रतिरोध की मान अधिक करने पर चुटीलापन कम हो जाता है। इस प्रकार उच्च  $Q$  वाली कुछड़ती का प्रयोग करके परिपथ के चुटीलापन की बढ़ावा जा सकता है।

"A parallel tuned circuit consists of a capacitor C and inductor L in parallel. In practice, some resistance R is always present with the coil. If an alternating voltage is applied across this parallel circuit, the frequency of oscillations will be that of the applied voltage. However, if the frequency of applied voltage is equal to the natural or resonant frequency of LC circuit, then electrical resonance will occur. Under such conditions, the impedance of the tuned circuit becomes maximum and the line current is minimum. The circuit then draws just enough energy from a.c. supply necessary to overcome the losses in the resistance R."

#### § 4.4. दृढ़ प्रवर्धक (Tuned Amplifiers) :


आपने संचार अभियान (Communication engineering) में पढ़ा होगा कि रेडियो प्रसारण (broadcasting) में ऑडियो सिग्नल को कैरियर सिग्नल द्वारा माइलेट कले भेजा जाता है। प्रत्येक रेडियो स्टेशन अला-अला कैरियर आवृत्ति पर प्रसारण करता है जैसे दिल्ली B की प्रसारण आवृत्ति 1.17 KHz है जबकि चंडीगढ़ पर प्रसारण आवृत्ति 1431 KHz है।

जब यह सिग्नल हमारे रेडियो स्टेशन को प्रवर्धक की आवश्यकता होती है जो एक विशेष आवृत्ति को चयनित करके प्रवर्धित करे तथा बाकी आवृत्तियों का अस्वीकृत (reject) कर दे। माना हमने अपने रेडियो पर दिल्ली B स्टेशन सम्बन्धित (Tune) कर रखा है तो प्रवर्धक केवल 1017 KHz की आवृत्ति पर दिल्ली B स्टेशन के संकेत को अस्वीकृत कर देगा अतः हमें केवल दिल्ली B रेडियो स्टेशन से प्रसारित कार्यक्रम सुनाई देगा। इस प्रकार का प्रवर्धक सम्बन्धित प्रवर्धक (tuned amplifier) कहलाता है।

**परिचय—**यह प्रवर्धक जो एक विशेष आवृत्ति या आवृत्तियों के एक पतले बैंड को प्रवर्धित करते हैं, सम्बन्धित प्रवर्धक (tuned amplifiers) कहलाते हैं। सम्बन्धित प्रवर्धक में एक सम्बन्धित (tuned) परिपथ होता है जो अनुनाद (resonance) के कारण एक विशेष आवृत्ति को चयनित (select) करने में सक्षम होता है।

ट्यून्ड प्रवर्धकों ने ऑडियो आवृत्ति प्रवर्धकों के मुख्य अन्तर तालिका 4.1 में प्रदर्शित है। "Amplifiers which amplify a specific frequency or a narrow band of frequencies are called tuned amplifiers."

Tuned amplifiers are used in those applications where it is desired that an amplifier should be selective, i.e., it should select a desired frequency or narrow band of frequencies for amplification. For example, radio and television transmission are carried on a specific radio frequency assigned to the broadcasting station. The radio receiver is required to pick up and amplify the radio frequency desired while rejecting all others. To achieve this, the simple




resistive load is replaced by a parallel tuned circuit whose impedance strongly depends upon frequency. Such a tuned circuit becomes very selective and amplifies very strong signals of resonant frequency and narrow band on either side. Therefore, the use of tuned circuits in conjunction with a transistor makes possible the selection and efficient amplification of a particular desired radio frequency. Such an amplifier is called a tuned amplifier."

तालिका 4.1—दृढ़ प्रवर्धकों ने ऑडियो आवृत्ति प्रवर्धकों में अन्तर

(Tuned amplifiers)	(Audio frequency amplifiers)
1. यह एक विशेष आवृत्ति या आवृत्तियों के एक पतले बैंड को प्रवर्धित करते हैं (Amplify a specific frequency or a narrow band of frequencies)	1. यह समस्त ऑडियो आवृत्ति स्पेक्ट्रम को प्रवर्धित करते हैं। (Amplify whole audio frequency range)
2. लोड के रूप में दृढ़ प्रतिपथ का प्रयोग होता है (has a tuned circuit as a load)	2. लोड के रूप में प्रतिपथ का प्रयोग होता है (has a resistance as a load)
3. बैंडविद्युत कम होती है (narrow bandwidth)	3. बैंडविद्युत अधिक होती है (wide bandwidth)

#### § 4.5. सिंगल दृढ़ प्रवर्धक (Single Tuned Amplifier) :

चित्र 4.9 (a) में एकल दृढ़ वोल्टेज प्रवर्धक दिखाया गया है।



चित्र 4.9

(a) एकल दृढ़ प्रवर्धक (b) एकल दृढ़ प्रवर्धक का आवृत्ति अनुक्रमणिका वक्र

परिचय—इसमें  $R_1$  तथा  $R_2$  वायरिंग प्रतिरोध हैं जो विभव विभाजक (Potential divider) करते हैं। सम्बन्धित प्रवर्धक (tuned amplifiers) कहलाते हैं।

$R_E$  एमीटर प्रतिरोध तथा  $C_E$  वायरिंग संधारित है। परिपथ में सबसे महत्वपूर्ण समानांतर दृढ़ प्रतिपथ (parallel tuned circuit) है जो लोड के स्थान पर लाया गया है। इस दृढ़ प्रतिपथ

परिपथ के कारण ही यह प्रवर्धक एक विशेष आवृति को चयनित कर प्रवर्धित (amplify) करने में सक्षम होता है।

**कार्यप्रणाली—**समानान्तर परिपथ के बारे में हमने यह पढ़ा कि इस परिपथ की प्रतिबाधा अनुनाद आवृति पर सम्बन्धित होती है। अनुनाद आवृति के दोनों ओर इसकी प्रतिबाधा तेजी से बढ़ती है। चूंकि द्यूड परिपथ को लोड के रूप में लागाया गया है इसलिये अनुनाद आवृति ( $f_r = \frac{1}{2\pi\sqrt{LC}}$ ) पर अधिकतम आउटपुट भास देता है। सामान्यतः इस परिपथ में C का मान परिवर्ती रखकर  $f_r$  को बदल सकते हैं तथा वॉल्ड आवृति के सिग्नल पर परिपथ को Tune कर सकते हैं।

अतः यदि इस प्रवर्धक में एक complex सिग्नल लागा जाये जिसमें अनेक आवृत्तियाँ हों, तो केवल इसके द्यूड परिपथ की अनुनाद आवृत्ति वाला component ही प्रवर्धित रूप में आउटपुट पर प्राप्त होगा। शेष सभी आवृत्तियाँ अस्वीकृत (reject) हो जायेगी। अतः द्यूड प्रवर्धक वालिया आवृत्ति की select करके प्रवर्धित करता है तथा शेष आवृत्तियों को reject करता है।

**आवृत्ति-अनुक्रिया वक्र (Frequency Response Curve)—**चूंकि द्यूड प्रवर्धक के लोड के रूप में एक समानान्तर द्यूड परिपथ लगा होता है, अतः इसका आवृत्ति अनुक्रिया वक्र समानान्तर अनुनाद परिपथ के शीतलाखा आवृत्ति  $f_r$  पर बहुत जैसा कि चित्र 4.9 (b) में दिखाया गया है, बोल्टा लाप एक विशेष आवृत्ति प्रवर्धित अधिक है तथा उसके दोनों ओर बहुत कम है। इस प्रकार यह प्रवर्धक केवल वही आवृत्ति प्रवर्धित करता है जिसके लिये इसको tune किया गया है।

अतः यदि इस प्रवर्धक के इनपुट सिग्नल की आवृत्ति इस प्रवर्धक में लो द्यूड परिपथ की अनुनाद आवृत्ति के समान होगी तो इस प्रवर्धक को गेन अधिकतम होगा। समानान्तर अनुनाद अनुनाद आवृत्ति के समान होगी तो इस प्रवर्धक को Q-गुणांक जिता उच्च होगा, उन्होंनी ही अच्छी चयनीयता (selectivity) इस परिपथ की होगी।

वह आवृत्तियाँ जिन पर बोल्टा लाप का मान अधिकतम मान के 70.7% के बाराबर होता है, कर्त आक आवृत्तियाँ कहलाती हैं। इसमें  $f_L$  को न्यून कट-ऑफ (lower cut off) आवृत्ति तथा  $f_U$  को उच्च कट-ऑफ (Upper cut off) आवृत्ति भी कहते हैं। परिपथ की बैंड चैइंड वह आवृत्ति है जिसमें बोल्टा लाप का मान अधिकतम मान के 70.7% से अधिक होता है अर्थात  $BW = f_U - f_L$ ।

द्यूड प्रवर्धक का क्वालिटी फैक्टर Q अनुनाद आवृत्ति  $f_r$  तथा बैंडविड्थ BW (bandwidth) का अनुपात होता है—

$$Q = \frac{f_r}{BW} \quad \dots (4.10)$$

प्रवर्धक की Q उसके घटकों (components) द्वारा निर्धारित होती है। नोट करें कि सामान्यतः द्यूड प्रवर्धक की Q का मान 10 से अधिक होता है।


उल्लेखनीय है कि आँडियो प्रवर्धक घटकों के मध्य मुख्य अंतर बैंडविड्थ का होता है। आँडियो प्रवर्धक घटक सैकेट्स (20 Hz से 20,000 Hz) के major portion को प्रवर्धित करते हैं (अर्थात् इनकी बैंडविड्थ अधिक होती है) जबकि ल्यूड प्रवर्धक R/F सैकेट्स के पतले बैंड (narrow band) को प्रवर्धित करते हैं तथा शेष आवृत्तियों को रिजेक्ट करते हैं।

"A single tuned amplifier consists of a transistor amplifier containing a parallel tuned circuit as the collector load. The values of capacitance and inductance of the tuned circuit are so selected that its resonant frequency is equal to the frequency to be amplified.

**Operation.** The high frequency signal to be unamplified is given to the input of the amplifier. The resonant frequency of parallel tuned circuit is made equal to the frequency of the signal by changing the value of C. Under such conditions, the tuned circuit will offer very high impedance to the signal frequency. Hence a load output appears across the tuned circuit. In case the input signal is complex containing many frequencies, only that frequency which corresponds to the resonant frequency of the tuned circuit will be amplified. All other frequencies will be rejected by the tuned circuit. In this way, a tuned amplifier selects and amplifies the desired frequency."

#### 4.6. बोल्ट द्यूड प्रवर्धक (Double Tuned Amplifier):

परिपथ—चित्र 4.10 में द्व्य समवर्ति बोल्टा प्रवर्धक (Double tuned voltage amplifier) का परिपथ दिखाया गया है। यह प्रवर्धक दो द्यूड (Tuned) परिपथों का प्रयोग करता है। इसके भार (Load) के रूप में  $L_1$  तथा  $C_1$  द्वारा बनाया गया द्यूड (Tuned) परिपथ लागा गया है।  $L_1$  को  $L_2$  से युग्मित (Couple) किया गया है।  $L_2$  तथा  $C_2$  द्वारा द्यूड परिपथ ( $L_2$  तथा  $C_2$  द्वारा द्यूड परिपथ (Tuned Circuit)) बनते हैं।  $L_1$  तथा  $L_2$  के मध्य युग्मन (Coupling) को बदल कर इस प्रवर्धक की आवृत्ति अनुक्रिया वक्र को बदला जा सकता है।



चित्र 4.10—बोल्ट द्यूड प्रवर्धक

कार्यप्रणाली—सबसे पहले  $L_1$  तथा  $C_1$  द्वारा बने द्यूड परिपथ (Tuned circuit) की अनुनाद आवृत्ति को संकेत आवृत्ति (Signal frequency) के बाबाबर किया जाता है ( $L_1$  या  $C_1$  को परिवर्तित करके)।

इस त्रियते में  $L_1$  तथा  $C_1$  द्वारा बनाये गये सर्कित में अनुनाद के कारण प्रतिबाधा का मान बहुत अधिक हो जाता है। इससे समस्त्रित परिपथ (Tuned circuit)  $L_1 C_1$  पर उच्च निर्गत (high output) भास होती है। यह अन्योन्य मेषण (Mutual Induction) के माध्यम से समस्त्रित परिपथ  $L_2 C_2$  में ट्रांसफर हो जाती है।

आवृत्ति अनुक्रिया वक्र (Frequency Response Curve)—इसका आवृत्ति अनुक्रिया वक्र द्रांसफर्मर ( $L_1$  तथा  $L_2$ ) की कुण्डलियों के पारस्परिक युग्मन (Mutual coupling) पर निर्भर करता है (चित्र 4.11)।

(i) लीसा युग्म (Loose Coupling)—बच द्रैसफोर्स की साथमिक (primary) व द्वितीयक (secondary) कुण्डलियाँ दूर होती हैं तो इसे लीसा युग्म (Loose coupling) कहते हैं।

इस स्थिति में साथमिक कुण्डली (Primary coil) का साता प्लाक्स द्वितीयक कुण्डली से लिंक (link) नहीं हो पाता। इस कारण भार से (अर्थात् मैकेंड्री से) परिवर्तित (reflect) किया गया प्रतिरोध बहुत कम होता है। अतः परिपथ का  $Q$ -युग्मांक ऊच होता है। तथा अनुनाद वक्त चुटीला (sharp) होता है।

(ii) कसा युग्म (Tight Coupling)—यदि प्राइमरी व सेकेंडरी कुण्डलियाँ अत्यंत करीब होती हैं तो कसा युग्म (Tight coupling) कहते हैं। इससे साथमिक कुण्डली का प्लाक्स (flux) द्वितीयक कुण्डली से लिंक (Link) हो जाता है तथा परिवर्तित प्रतिरोध (Reflected resistance) अधिक हो जाता है। अतः परिपथ का  $Q$  कम हो जाती है। वक्त में दो शिखर (peak) प्राप्त होते हैं। यदि युग्मन को और अधिक बढ़ाया जाये, तो परिपथ का अनुक्रिया वक्त दोनों शिखरों के मध्य flat response भी प्राप्त हो सकता है।

उक्त से स्पष्ट है कि डबल द्वूप्द परिपथ की बैंडविड्थ कलिंग की डिग्री (Degree of coupling) पर निर्भर करती है। कलिंग बढ़ाने से बैंडविड्थ बढ़ जाती है। अतः डबल द्वूप्द परिपथ में बैंडविड्थ  $Q$  पर नहीं बील्कु कलिंग पर निर्भर करती है। डबल द्वूप्द परिपथ की बैंडविड्थ—

$$(BW)_{\text{double tuned}} = k f_r$$

जहाँ  $k$  = coefficient of coupling

$f_r$  = resonance frequency.

उदाहरणः यदि एक डबल द्वूप्द परिपथ जिसकी अवृत्ति  $10 \text{ MHz}$  है, से  $300 \text{ KHz}$  की बैंडविड्थ आवृत्ति करना है तो coefficient of coupling  $k$  का मान—


$$k = \frac{(BW)_{\text{double tuned}}}{f_r} = \frac{300 \text{ KHz}}{10 \times 10^3 \text{ KHz}}$$

अतः,

$$k = 0.03$$

"A double tuned amplifier consists of a transistor amplifier containing two tuned circuits: one ( $L_1 C_1$ ) is the collector and the other in the output. The high frequency signal to be amplified is applied to the input terminals of the amplifier.

The resonant frequency of tuned circuit  $L_1 C_1$  is made equal to the signal frequency. Under such conditions, the tuned circuit offers very high impedance to the signal frequency. Hence large output appears across the tuned circuit  $L_1 C_1$ . The output from this tuned circuit is transferred to the second tuned circuit  $L_2 C_2$  through mutual induction. Double tuned circuits are extensively used for coupling the various circuits of radio and television receivers.




चित्र 4.11

The frequency response of a double tuned circuit depends upon the degree of coupling, i.e., upon the amount of mutual inductance between the two tuned circuits. When coil  $L_2$  is coupled to coil  $L_1$ , a portion of load resistance is coupled into the primary tank circuit  $L_1 C_1$  and affects the primary circuit in exactly the same manner as though a resistor had been added in series with the primary coil  $L_1$ .


When the coils are spaced apart, all the primary coil  $L_1$  flux will not link the secondary coil  $L_2$ . The coils are said to have loose coupling. Under such conditions, the resistance reflected from the load (i.e., secondary circuit) is small. The resonance curve will be sharp and the circuit  $Q$  is high. When the primary and secondary coils are very close together, they are said to have tight coupling. Under such conditions, the reflected resistance will be large and the circuit is lower. Two positions of maximum gain, one above and the other below the resonant frequency are obtained."

### § 4.7. स्टैगर द्वूप्द प्रवर्धक (Staggered Tuned Amplifier):

स्टैगर द्वूप्द प्रवर्धक वह होता है जिसमें एकल द्वूप्द प्रवर्धक के कई स्टेज प्रयुक्त किये जाते हैं (चित्र 4.12 (a))।



(a) स्टैगर द्वूप्द प्रवर्धक



(b) आवृत्ति अनुक्रिया वक्त

चित्र 4.12

स्टैगर ट्यून्ड प्रवर्धक में प्रयुक्त किये गये सभी एकल ट्यून्ड प्रवर्धक समान बैंड चौड़ाई के होते हैं। किन्तु इन सबकी अनुग्राद आवृत्तियों (Resonance frequencies) में थोड़ा अन्तर होता है। प्रत्येक सेज में प्रयुक्त प्रत्येक ट्यून्ड सर्किट की अनुग्रादात्मीय आवृत्तियों को इस प्रकार समाजित किया जाता है कि उन आवृत्तियों में अन्तर प्रत्येक सेज की बैंड चौड़ाई के बराबर होता है। इस परिपथ को स्टैगर ट्यून्ड परिपथ इसलिये कहा जाता है क्योंकि इसमें प्रयुक्त एकल ट्यून्ड परिपथों की अनुग्राद आवृत्तियाँ विस्थापित (Displaced) होती हैं।

**स्टैगर ट्यून्ड प्रवर्धक का आवृत्ति अनुक्रम्य बद्ध (Frequency Response Curve of Staggered Tuned Amplifier)**—चित्र 4.12 (b) में दी गिए एकल ट्यून्ड प्रवर्धकों का आवृत्ति अनुक्रम्य बद्ध प्रदर्शित किया गया है। चित्र से स्पष्ट है कि दोनों ट्यून्ड प्रवर्धकों की अनुग्राद आवृत्तियों में कुछ अन्तर है। यह अन्तर इन दोनों समस्वाच्छ प्रवर्धकों की बैंड चौड़ाई (जो कि दोनों प्रवर्धकों के लिये समान है) के बराबर है।

इन एकल ट्यून्ड प्रवर्धकों की सहायता से बनाये गये स्टैगर ट्यून्ड परिपथ का आवृत्ति अनुक्रम्य बद्ध चौड़ाई में प्रदर्शित किया गया है। स्टैगर समस्वाच्छ प्रवर्धक (Stagger tuned amplifier) की बैंड चौड़ाई एकल ट्यून्ड प्रवर्धक से अधिक होती है।

#### तात्पर्य (Merits)–

(i) स्टैगर ट्यून्ड परिपथ से अधिक बैंड चौड़ाई प्राप्त होती है। वास्तव में इसकी बैंड चौड़ाई एकल ट्यून्ड प्रवर्धकों की तुलना में  $\sqrt{2}$  गुनी होती है।

(ii) इन प्रवर्धकों का लाभ-बैंड चौड़ाई गुणांक (Gain-Band width product) पीछे अधिक होता है।

(iii) प्रवर्धक के सभी पटों की अनुग्राद आवृत्ति में थोड़ा अन्तर होता है, अतः प्राचालन की स्थिरता में सुधार होता है।

(iv) डबल ट्यून्ड सर्किटों का सोरेबन (Alignment) बहुत कठिन होता है, जबकि स्टैगरित ट्यून्ड (Staggered tuned) परिपथों में यह समस्या नहीं होती।

(v) इसका बैंड पास (Band pass) सिंगल सेज परिपथों की तुलना में अधिक चपटा (flat) होता है।

#### § 4.8. ट्यून्ड प्रवर्धकों के अनुप्रयोग (Advantages of Tuned Amplifiers) :

उच्च आवृत्ति अनुप्रयोगों में, जब एक आवृत्ति का चयन कर उसको प्रवर्धित करने की तथा शेष आवृत्तियों को रिजेक्ट करने की आवश्यकता होती है, ट्यून्ड प्रवर्धक प्रयुक्त किये जाते हैं। ट्यून्ड प्रवर्धकों के निम्न विशेषतायें होती हैं—


(i) कम पॉवर ल्यूप (Small power loss)—वैकिंग यह प्रवर्धक  $L$  व  $C$  घटकों का प्रयोग करते हैं, अतः इनमें कम पॉवर ल्यूप होती है।

(ii) उच्च चयनीयता (High selectivity)—ट्यून्ड परिपथों में चयनीयता (selectivity) का गुण होता है अर्थात् यदि इनपर एक साथ कई आवृत्ति apply की जाये तो यह उनके से बोछत आवृत्ति select करके उसे amplify कर सकते हैं।

(iii) कम मान की कलनकर सलाई बोल्टेज की आवश्यकता (Smaller collector supply voltage)—ट्यून्ड प्रवर्धकों के रीलेल ट्यून्ड परिपथ में low resistance होने के कारण इसमें low value की सलाई बोल्टेज  $V_{CC}$  की आवश्यकता होती है।

#### § 4.9. इलेक्ट्रॉनिक परिपथ (Neutralizing Circuits) :

इलेक्ट्रॉनिक परिपथ की सभी त्रियों पर अपश्य पत्त (Depletion region) के कारण कुछ धारिता अवश्य होती है। इन अन्तरण इलेक्ट्रोड (Inter electrode) धारिताओं को चित्र 4.13 (a) में प्रदर्शित किया गया है। इन धारिताओं को निंदू रेखा में (Dotted lines) से इसलिये प्रदर्शित किया गया है क्योंकि इन्हें वास्तव में संयोजित (Connect) नहीं किया गया है। यह जन्मजात (Lattice) होती है तथा इन्हें हटाना सम्भव नहीं होता।



चित्र 4.13

रॉजिस्टर के विभिन्न इलेक्ट्रोडों के बीच कार्य करने वाली अन्तः इलेक्ट्रोड (Inter electrode) धारिताओं के कारण ऊर्जा का फोड़वैक होता है जिससे प्रवर्धकों में स्वतः दोलन होने लगते हैं। उच्च आवृत्तियों पर यह दोलन काफी प्रभावी होते हैं। रोडियो आवृत्ति प्रवर्धकों में स्वतः दोलनों को रोकने के लिये उत्तासीनकरण परिपथ (Neutralizing circuits) प्रयुक्त किये जाते हैं। चित्र 4.13 (b) में बिज परिपथ दिखाया गया है।

इनपुट सर्किट के  $P$  व  $q$  टीर्मिनल तथा आउटपुट सर्किट के  $m$  व  $n$  बिज सर्किट के दो विकिरण के सिरे पर होते हैं। जब बिज सन्तुलित हो जाता है तब,

$$\frac{L_a}{L_b} = \frac{C_b}{C_a}$$


यह संतुलन रेडियो आवृत्ति पर निर्भर नहीं करता है। इस प्रकार उत्तासीनकरण (Neutralizing) परिपथ द्वारा अन्तः इलेक्ट्रोड (Interelectrode) धारिताओं का प्रभाव समाप्त किया जा सकता है।

#### § 4.10. ट्यून्ड प्रवर्धक के प्रचलित ICs का विवरण (Mention of Some Popular ICs of Tuned Amplifiers) :

एक ट्यून्ड प्रवर्धक सामान्यतः externally connected LC ट्यून्ड परिपथ प्रयोग करता तथा यह एक frequency-selective या बैंडपास प्रवर्धक की तरह कार्य करता है। इसकी बैंडविद्य कम होती है। इन प्रवर्धकों को रोडियो, टीवी वीड़ी तथा अन्य संचार प्रदर्शियों में रोडियो आवृत्ति (RF) या इंटरमोडिल आवृत्ति (IF) प्रवर्धकों के रूप में प्रयुक्त किया जाता है। ट्यून्ड प्रवर्धकों की  $I_{CS}$  के कुछ महत्वपूर्ण उदाहरण हैं—

- (i) CA 3002 (IF प्रवर्धक)      (ii) CA 3004 (IF प्रवर्धक)

- (iii) MC 1350 (IF प्रवर्धक)  
 (iv) MC 1355 (लिमिटिंग FM, IF प्रवर्धक)  
 (v) CA 3012 (बाइडॉप्ट प्रवर्धक)  
 (vi) LM 172 (IF प्रवर्धक)  
 (vii) LM 3082 (FM IF प्रवर्धक)  
 (viii) CA 3005 (IF प्रवर्धक)
- चित्र 4.14 में IC CA 3005 की सहायता से FM हिटेक्टर में प्रयुक्त IF प्रवर्धक के कौशलता अदरित है। IF आवृति 10.7 MHz है। लिक्सर की आडटप्ट पिन 7 से कैनेक्ट की गई है। इसकी गेन लगाभग 25 dB है। दूरसंचार में T<sub>2</sub> एक इंटरस्ट्रेंज दूरसंचार है जो कि CA 3005 की कलक्टर आडटप्ट को संतुष्ट होने से रोकता है। अतः large फ्लाप्ट बोल्टेज swing के समय बैंडपास सीमित रहता है।



चित्र 4.14—CA 3005 की सहायता से IF प्रवर्धक चालना

## संख्यात्मक प्रश्न (Numerical Questions)

प्रश्न 1 : एक ब्रेणी अनुनाद परिपथ में निन्म भारों के परम्परा लगे हैं—

$$L = 220 \mu\text{H}, C = 300 \text{ pF}, R = 20 \Omega$$

स्लाई वोल्टेज 5 V है। निन्म की गणना कीजिये—

- (a) अनुनाद आवृत्ति
- (b) अनुनाद आवृत्ति पर प्रतिवाप्ता
- (c) बैंड चैड्स
- (d) Q-ज्ञानक

लल्ल : यहाँ पर

$$\begin{aligned} L &= 150 \times 10^{-6} \text{ H} \\ C &= 100 \times 10^{-12} \text{ F} \\ R &= 15 \Omega \end{aligned}$$

- (a) अतः अनुनाद आवृत्ति,

$$f_r = \frac{1}{2\pi\sqrt{LC}}$$

$$= \frac{1}{2\pi\sqrt{(150 \times 10^{-6} \times 100 \times 10^{-12})}} = 1303 \text{ kHz}$$

- (b) अनुनाद आवृत्ति पर प्रतिवाप्ता,  $Z_P = \frac{L}{CR}$

$$= \frac{150 \times 10^{-6}}{100 \times 10^{-12} \times 15} = 10^5 \Omega = 100 \text{ k}\Omega$$

- (c) Q-ज्ञानक,  $Q = \frac{2\pi f_r L}{R}$

$$= \frac{2 \times 3.14 \times 1303 \times 10^3 \times 150 \times 10^{-6}}{15} = 81.6$$

$$\text{अतः } f_r = \frac{1}{2\pi\sqrt{(220 \times 10^{-6} \times 300 \times 10^{-12})}} = 620 \times 10^3 \text{ Hz} = 620 \text{ kHz}$$

- (b) अनुनाद आवृत्ति पर प्रतिवाप्ता का मान प्रतिरोध R के तुल्य होता है। इसका मान 20 Ω है।

- (c) अनुनाद आवृत्ति पर धारा,

$$I = \frac{V}{R} = \frac{5}{20} = 0.254$$

- (d) अनुनाद आवृत्ति पर प्रोक्क के फ्लाप्ट वोल्टेज,

$$\begin{aligned} V_L &= I \times X_L = I \times \omega L \\ &= I \times 2\pi f_r L = 0.25 \times 2 \times 3.14 \times 620 \times 10^3 \times 220 \times 10^{-6} \\ &= 214 \text{ V} \end{aligned}$$

अनुनाद आवृत्ति पर संधारित के फ्लाप्ट वोल्टेज,

$$V_C = I \times X_C = I \times \frac{1}{2\pi f_r C}$$

$$= \frac{0.25}{2 \times 3.14 \times 620 \times 10^3 \times 300 \times 10^{-12}} = 214 \text{ V}$$

अनुनाद आवृत्ति पर प्रतिरोध के फ्लाप्ट वोल्टेज,

$$V_R = I \times R = 0.25 \times 20 = 5 \text{ V}$$

प्रश्न 2 : एक ट्रैक परिपथ में 100 pF को संधारित, तथा 150 μH की कुण्डली लगी है। ब्रेणी प्रतिरोध 15 Ω है। निन्म के मान ज्ञात कीजिये—

- (a) अनुनाद आवृत्ति
- (b) अनुनाद आवृत्ति पर प्रतिवाप्ता
- (c) बैंड चैड्स
- (d) Q-ज्ञानक

$$\begin{aligned} L &= 150 \times 10^{-6} \text{ H} \\ C &= 100 \times 10^{-12} \text{ F} \\ R &= 15 \Omega \end{aligned}$$

- (d) बैंड चैड्स BW =  $\frac{f_r}{Q} = \frac{1303 \times 10^3}{81.6} = 15.85 \text{ kHz}$

**प्रस्त 3 :** चित्र 4.15 में प्रत्यर्थी द्यून प्रवर्धक के स्थिर निम्न का मान ज्ञात कीजिये-

- (a) अनुनाद आवृत्ति      (b) द्यून परिपथ का  $Q$ -गुणांक

(c) प्रवर्धक की बैण्ड व्हॉड

**हल :** प्रस्त के अनुसार

$$C = 0.1 \mu\text{F} = 0.1 \times 10^{-6}\text{F}$$

$$L = 33 \text{ mH} = 33 \times 10^{-3} \text{ H}$$

$$R = 25 \Omega$$


$$(a) \text{ अनुनाद आवृत्ति } f_r = \frac{1}{2\pi\sqrt{LC}} \quad \left( \because \frac{1}{LC} \gg \frac{R^2}{L^2} \right)$$

$$= \frac{1}{2\pi\sqrt{33 \times 10^{-3} \times 0.1 \times 10^{-6}}} \\ = 2.77 \times 10^3 \text{ Hz}$$

अतः

$$f_r = 2.77 \text{ KHz}$$

$$(b) Q = \frac{X_L}{R} = \frac{2\pi f_r L}{R}$$



$$\text{अतः } Q = 23$$

$$(c) \text{ बैण्ड विवरण } BW = \frac{f_r}{Q} = \frac{2.77 \text{ KHz}}{23}$$

अतः

$$BW = 120 \text{ Hz}$$

**प्रस्त 4 :** एक द्यून प्रवर्धक की अनुनाद आवृत्ति 1000 KHz तथा बैण्डविवरण 40 KHz है। इस प्रवर्धक की  $Q$  का मान ज्ञातये।

**हल :** प्रस्त के अनुसार

$$f_r = 1000 \text{ KHz}$$

$$BW = 40 \text{ KHz}$$

$$Q = \frac{f_r}{BW} = \frac{1000 \text{ KHz}}{40 \text{ KHz}}$$

अतः

$$Q = 25$$

**प्रस्त 5 :** यदि एक द्यून द्यून परिपथ की सहायता से 12 KHz बैण्डविवरण तथा 800 KHz और सेटिंग आवृत्ति का प्रवर्धक बनाना है तो युक्ति गुणांक क्या होना चाहिये।

**हल :** प्रस्त के अनुसार

$$f_r = 800 \text{ KHz}$$

$$k = \frac{BW}{f_r} = \frac{12 \text{ KHz}}{800 \text{ KHz}}$$

अतः

**प्रस्तावली-५**

- प्रवर्धकों का आवृत्ति के आधार पर वर्गीकरण कीजिये।

- प्रेणी तथा अनुनाद परिपथों को आवृत्ति-प्रतिवापा तक बनाकर उसे स्पष्ट कीजिये।

- एकल तथा डबल द्यून प्रवर्धकों के परिपथ बनाये, कार्यप्रणाली समझाइये तथा उनका आवृत्ति अनुक्रिया बक्स ज्ञात कीजिये।

- द्यून परिपथ पर टिप्पणी लिखिये।

- समस्वारित बोल्ट्टा प्रवर्धक का प्रयोग नहीं होता :

- (अ) समुचित प्राप्तीय सम्भोग प्राप्तीय में

- (ब) रोडियो अभियांत्रियों में

- (स) जहाँ आवृत्ति बैण्ड का बद्धन कर उनका प्रवर्धन करना हो

- (द) दूरदर्शन अभियांत्रियों में।

- समस्वारित बोल्ट्टा तथा ब्र्ल्य आवृत्ति बोल्ट्टा प्रवर्धक परिपथों के बीच के मुख्य अन्तरों को बतायें।

8. एक टैक परिपथ में संधारित का मान  $100 \text{ pF}$  है तथा प्रेरकत्व का मान  $100 \text{ M}\Omega$  होनी है, प्रेणी प्रतिरोध का मान  $150 \text{ }\Omega$  है तो उस समस्वारित परिपथ का प्रतिरोध  $Q$  तथा बैण्ड प्राप्त ज्ञात कीजिये।

9. समानान्तर अनुनाद परिपथ को आरोख दीजिये तथा परिपथ में आवृत्ति के साथ धारा परिवर्तन के बीच प्राप्त भी खींचिये। इस परिवर्तन का स्थानोकरण दीजिये।

10. टैक परिपथ में प्रयुक्त होने वाले कुण्डली के  $Q$ -गुणांक के परिवर्तन का बैण्ड प्राप्त परामर्श देने वाले वास्तविक को समझाइये।

11. (a) प्रेणी समस्वारित परिपथ खींचिये तथा उसकी लक्ष्य आवृत्ति अभियांत्रिय का बर्णन कीजिये।

- (b) एक सिरा समस्वारित प्रवर्धक का परिपथ आरोख खींचिये तथा उसकी कार्य प्राप्तीय को समझाइये।

12. स्टैग्ड द्यून प्रवर्धक पर टिप्पणी लिखिये।

13. (अ) द्यून प्रवर्धकों में चूटेलाइजेशन का सिद्धान्त समझाइये।

- (ब) द्यून प्रवर्धकों के अनुभवों को बताइये।

14. एकल द्यून तथा द्विगुणित द्यून प्रवर्धक के बीच के अन्तर बताइये। समुचित आरोख भी दीजिये।

15. असमुच्च समस्वारित प्रवर्धक का कार्य समझाइये और उसके उपयोग बताइये। (UPBTE 2003)

16. समस्वारित बोल्ट्टा परिपथ में टैक परिपथ का कार्य सम्बोध ने समझाइये। (UPBTE 2005)

17. द्वि-समस्वारित प्रवर्धक के कार्यकारी सिद्धान्त को समुचित परिपथ बिंदा द्वारा समझाइये। (UPBTE 2006)

## दोलित्र (OSCILLATORS)

### § 5.1. परिचय (Introduction) :

कई इलेक्ट्रॉनिक युक्तियों के ऐसे a.c. ऊर्जा स्रोतों की आवश्यकता होती है जो कि वांछित आवृत्ति का a.c. सिग्नल प्रदान कर सके। इसके लिये दोलित्र का प्रयोग किया जाता है। दोलित्र कुछ Hz से कई KHz (तथा MHz) आवृत्ति के सिग्नल उत्पन्न कर सकते हैं। उदाहरणः रेडियो च टी० बी० संचार में दोलित्र उच्च आवृत्ति तरंग (कैरियर तरंग) उत्पन्न कर सकते हैं। रेडियो, टी० बी० तथा अन्य इलेक्ट्रॉनिक युक्तियों के repair में भी ऑडियो आवृत्ति सिग्नलों की आवश्यकता होती है।

दोलित्र ज्यावक्त्रीय (sinusoidal) या अज्यावक्त्रीय (non-sinusoidal) तरंगों उत्पन्न कर सकते हैं। इस अध्याय में हम ज्यावक्त्रीय तरंगे उत्पन्न करने वाले दोलित्रों का अध्ययन करेंगे।

**दोलित्र एक ऐसा परिपथ होता है जो वांछित आवृत्ति (desired frequency) की विद्युत तरंगे उत्पन्न करता है। a.c. आउटपुट प्रदान करने के लिये वांछित ऊर्जा को यह d.c. स्रोत से प्राप्त कर लेता है।**


*"An electronic device that generates sinusoidal oscillations of desired frequency is known as sinusoidal oscillator."* Many electronic devices require a source of energy at a specific frequency which may range from a few Hz to several MHz. This is achieved by an electronic device called an oscillator. Oscillators are extensively used in electronic equipment. For example, in radio and television receivers, oscillators are used to generate high frequency wave (called carrier wave) in the tuning stages. Audio frequency and radio-frequency signals are required for the repair of radio, television and other electronic equipment. Oscillators are also widely used in radar, electronic computers and other electronic devices."

### § 5.2. दोलित्र का वर्गीकरण (Classification of Oscillators) :

(a) आवृत्ति रेंज (frequency range) के आधार पर दोलित्र निम्नवत् वर्गीकृत किये जा सकते हैं—

- ऑडियो फ्रीक्वेन्सी दोलित्र : 20 KHz तक
- रेडियो फ्रीक्वेन्सी दोलित्र : 20 KHz से 30 MHz
- वैरी हाई फ्रीक्वेन्सी दोलित्र : 30 MHz से 300 MHz
- अल्ट्रा हाई फ्रीक्वेन्सी दोलित्र : 300 MHz से 3 GHz
- माइक्रोवेव फ्रीक्वेन्सी दोलित्र : 3 GHz से हजारों GHz

(b) दोलित्र परिपथ में प्रयुक्त अवयवों (Components used in oscillating circuit, i.e., the frequency determining elements) के आधार पर दोलित्रों का वर्गीकरण तालिका 5.1 में प्रदर्शित है—



### § 5.3. दोलित्र की अनुप्रयोग (Applications of Oscillators) :

- सभी प्राप्तारण प्रदायितों में (In all broadcasting systems)—रेडियो तथा टी० बी० प्राप्तारण में उच्च आवृत्ति के कैरियर सिग्नल की आवश्यकता होती है, जिसकी रेज़ रेडियो में 550 KHz से 22 MHz तक तथा टी० बी० में 47 MHz से 230 MHz होती है। इस प्रकार के सिग्नल दोलित्र द्वारा प्राप्त किये जाते हैं।
- स्टीरीो प्रवर्धकों में (In stereo amplifiers)—इसमें ऑडियो रेज़ (अर्थात् 20 Hz से 15 kHz) के सिग्नल आवश्यक होते हैं जो दोलित्र द्वारा प्राप्त किये जाते हैं।
- प्रयोगशाला में उपकरणों का परीक्षण करना (In testing of laboratory equipments)—व्हाइटर प्रयोगशाला में विभिन्न उपकरण परीक्षण करने हेतु परीक्षण सकेत दिये जाते हैं। यह परीक्षण सकेत (test signal) दोलित्र द्वारा प्राप्त किया जाता है।
- इंडस्ट्री में (In Industries)—कई प्रकार के पदार्थों (materials) को गर्म (heat) करने हेतु उच्च आवृत्ति के सिग्नल की आवश्यकता होती है जैसे प्रेरण तथा पारावैषुष्ट तापन (Induction and dielectric heating)। यह सिग्नल दोलित्रों द्वारा प्राप्त किये जा सकते हैं।

### § 5.4. पॉजिटिव फीडबैक का प्रयोग करके दोलित्र उत्पन्न करना (Use of Positive Feedback for the Generation of Oscillations) :

अध्याय 3, समीक्षण 3.1 में आपने पढ़ा कि यदि

किसी प्रवर्धक में निरोत्तर फीडबैक लागी जाये (वित्र 5.1)

तो फीडबैक लाने से बोल्ट्ज लाप्स—

$$A_f = \frac{A}{1 + A\beta}$$

यदि धारात्मक (positive) फीडबैक लागे हो तो

वित्र 5.1—प्रवर्धक पर धारात्मक फीडबैक देकर दोलित्र उत्पन्न करना

$$A_f = \frac{A}{1 - A\beta} \quad \dots(5.1)$$

यदि  $A\beta = 1$  तो

$$A_f = \frac{A}{1 - 1} = \frac{A}{0} = \infty$$

इस प्रकार प्रवर्धक का लाभ अनंत हो जायेगा तथा इनपुट सिग्नल दिये बाहर ही आउटपुट सिग्नल भाल हो जायेगा। इस प्रकार प्रवर्धक एक दोलन बन जायेगा।

**§ 5.5. दोलनों के लिये बर्कहॉसन के प्रतिक्रिया (Barkhausen's Criteria for Oscillations) :**

हमने देखा कि दोलन भाल करने के लिये दो बातें (या शर्तें) आवश्यक होती हैं—

(1) धनात्मक फोडबैक, तथा

(2)  $A\beta = 1$  या  $\beta = \frac{1}{A}$

यदि वह दो बातें पूरी हो जायें तो हम दोलन भाल कर सकते हैं। इसको दोलनों के लिये बर्कहॉसन का प्रतिक्रिया भी कहते हैं। इन दो शर्तों के पूर्ण होने पर प्रवर्धक दोलन के तरह काम करने लगता है।

### § 5.6. टैक सर्किट (Tank Circuit) :

एक ऐसा सर्किट, जिसमें एक प्रेरकत्व  $L$  तथा संधारित  $C$  समानांतर में जुड़े हों, टैक सर्किट कहलाता है (चित्र 5.2 (a))। इस सर्किट से वांछित आवृत्ति के दोलन प्राप्त किये जा सकते हैं। सबसे पहले स्विच को बिन्दु 1 पर रखा जाता है। इससे बैटरी, संधारित  $C$  को आवेशित कर देती है तथा संधारित, बैटरी की चोल्टेज  $V$  तक आवेशित हो जाता है अर्थात् संधारित पर चोल्टता  $V$  उत्पन्न हो जाती है। इस प्रकार बैटरी द्वारा इस सर्किट को शुरुआत में आवश्यक ऊर्जा प्रदान कर दी जाती है। यह ऊर्जा संधारित में स्थिर वैधुत ऊर्जा (electric potential energy) के रूप में संचित होती है, वह है—

$$E = \frac{1}{2} CV^2$$


इससे संधारित की ऊर्जा लेट धनात्मक तथा निचली लेट ऋणात्मक हो जाती है (चित्र 5.2(a))।

अब स्विच को बिन्दु 2 पर डाला जाता है ( $t = 0$  पर) जिससे बैटरी सर्किट के बाहर हो जाती है (चित्र 5.2 (b))।

अब संधारित में धारा  $i$  प्रवाहित होने लाती है तथा संधारित अवेशित होने लगती है, यह धारा विरोध करता है। जब संधारित पूर्ण रूप से अवेशित होने वाली धारा में बदलाव का मात्रव विरोध करता है। जब संधारित पूर्ण रूप से अवेशित हो जाता है ( $t = t_1$ ) तो  $i$  का मान उच्चतम होता है (चित्र 5.2 (c)) तथा चित्र 5.3 देखें। इस प्रकार इस्तित ऊर्जा, जो कि हमने बैटरी के माध्यम से संधारित में संचित की थी, अब शून्य हो गई। तो फिर यह ऊर्जा कहाँ गई? यह ऊर्जा विघुत ऊर्जाकीय ऊर्जा (magnetic field energy) में परिवर्तित हो गई तथा प्रेरकत्व  $L$  में संचित हो गई, जो है,

$$E = \frac{1}{2} Li^2$$

संधारित के पूरी तरह अवेशित होने के पश्चात चुम्बकीय ऊर्जा कम होने लगती है। प्रेरकत्व के पश्च विनो वांग (back e.m.f.) के कारण धारा की दिशा नहीं बदलती अर्थात् पहले के समान रहती है। यह धारा संधारित को फिर से अवेशित करती है, किन्तु विपरीत दिशा में; अर्थात् संधारित की निचली लेट धनात्मक तथा ऊर्जा लेट ऋणात्मक होने लगती है।



चित्र 5.2 (c) प्रेरक में ऊर्जा का संचय  
( $t = t_1$ )

चित्र 5.2 (d) विपरीत दिशा में संधारित का आवेशन होना ( $t = t_2$ )

इस प्रकार धारा का मान कम होने लगता है तथा संधारित पर चोल्टेज बढ़ती जाती है; अर्थात् फिर से चुम्बकीय ऊर्जा स्थिर ऊर्जा में परिवर्तित हो जाती है ( $t = t_2$ ) (चित्र 5.2 (d))।

अब संधारित फिर से अवेशित होता है तथा धारा; फिर से प्रवाहित होने लगती है, किन्तु विपरीत दिशा में। जब यह धारा अधिकतम हो जाती है तो संधारित पर चोल्टेज शून्य हो जाती है ( $t = t_3$  पर) (चित्र 5.2 (e))।



इसके पश्चात फिर से संधारित चार्ज होने लगता है तथा शुरुआती स्थिति फिर से आ जाती है ( $t = t_4$  पर) (चित्र 5.2 (f)), यहाँ पर एक चक्र समाप्त हो जाता है। यह प्रक्रिया चलती रहती है तथा परिपथ में बहने वाली धारा में दोलन होते हैं (चित्र 5.3)। इन दोलनों की आवृत्ति निम्न सूत्र द्वारा दी जाती है—

$$f = \frac{1}{2\pi\sqrt{LC}} \quad \dots(5.1)$$

चित्र 5.2 (a) संधारित द्वारा बैटरी से ऊर्जा प्राप्त करना


चित्र 5.2 (b) संधारित का अवेशन

(loss) होता है। इसलिये टैक सर्किट से अवमन्ति (damped) दोलन प्राप्त होते हैं, जिनका आयाम समय के साथ कम होता जाता है (चित्र 5.4 (b))।



चित्र 5.3

एक परिपथ के घटक यदि आदर्श (ideal) हों, तो दोलनों का आयाम समय के साथ चित्र रहेगा, क्योंकि सर्किट में ऊर्जा का डास नहीं होता। इस प्रकार के दोलन अनअवमन्ति दोलन (Undamped or Sustained Oscillations) भी कहलाते हैं, क्योंकि समय के साथ इन दोलनों का आयाम स्थिर रहता है (चित्र 5.4 (a))। उसमें कोई मट्टन (damping) नहीं होता। किन्तु वास्तव में ऐसा नहीं होता। संयोजक तारों तथा प्रेरकत कुण्डली के प्रतिरोध में प्रत्येक cycle में ऊर्जा का कुछ भाय अवश्य होता है। विद्युत त्रुट्यकीय तरंगों के रूप में भी ऊर्जा का भय



चित्र 5.4

इस प्रकार स्थिर दोलन भास्त करने के लिये प्रयोग करने के लिये टैक सर्किट को उत्तीर्ण ऊर्जा देनी आवश्यक है जितना कि उसमें ऊर्जा का भय हो रहा है। यह ऊर्जा टैक सर्किट के दोलनों की आवृत्ति की होनी चाहिये तथा इसे दोलनों की समान कला में दिया जाना चाहिये।

### § 5.7. प्रेरक संधारित दोलित (LC Oscillators) :

इस प्रकार टैक सर्किट की सहायता से बनाये जाते हैं। इसके रेडियो आवृत्तियाँ उत्पन्न करते हेतु प्रयोग किया जाता है। इस वर्ग में निम्न मुख्य दोलित होते हैं—

1. समव्याप्ति संधारित दोलित (Tuned collector oscillator)
2. हार्टले दोलित (Hartley oscillator)
3. कॉलिप्ट दोलित (Colpitt oscillator)

इन सभी दोलितों में एक टैक सर्किट होता है जो वांछित आवृत्ति की दोलनों को पैदा (produce) करता है। लेकिन यह अवमन्ति (damped) दोलन होते हैं। अतः एक प्रवर्धक का प्रयोग करते हैं जो इन दोलनों को ऊर्जा देकर उनका आयाम नियंत्रित करता है तथा उन्हें स्थिर दोलन (sustained oscillations) बनाता है। इन सभी दोलितों में धनात्मक फौडबैक होता है।  $LC$  दोलित का ब्लॉक डायग्राम (block diagram) चित्र 5.5 में प्रदर्शित किया गया है। इसमें दोलन उत्पन्न करने के लिये टैक सर्किट, धनात्मक फौडबैक प्रदान करने के लिये एक फौडबैक सर्किट तथा प्रत्येक चक्र में हो रहे ऊर्जा भय की शतिष्ठि करने के लिये प्रवर्धक परिपथ लगा होता है।

में रखें—

(i) एक दृंगिस्टर प्रवर्धक जिसमें proper positive feed-

back लगा है, दोलिन का कार्य करेगा।

(ii) इस परिपथ को start करने के लिये केवल एक quick trigger signal की आवश्यकता होती है। एक बार दोलन शुरू होने के पश्चात किसी external signal source की आवश्यकता नहीं होती अर्थात् दोलन स्थिति स्थिर होते हैं।


(iii) यदि condition  $A\beta = 1$  fulfill होती है, तो परिपथ से continuous undamped output यात्रा होती है।

एक प्रश्न अक्सर छार्ने के मन में उठता है कि यदि oscillator में इनपुट सिग्नल नहीं दिया जाता तो आडट्रूट कैसे प्राप्त हो चुकी है। चौंकिं oscillator में बर्कहॉसन की शर्तें (positive feedback तथा  $A\beta = 1$ ) पूरी की जाती हैं अतः प्रवर्धक की infinite gain (या व्यवहारिक तरफ बहुत उच्च गेन) हो जाती है। इसी कारण self sustained oscillations maintained रहते हैं तथा इनपुट सिग्नल की आवश्यकता नहीं होती। इसके लिये initial starting signal हेतु इस परिपथ की मदा मौजूद रहते हैं। यह परिपथ a.c. दोलनों के लिये आवश्यक ऊर्जा d.c. बोल्टेज स्पालाई से प्राप्त करता है। अतः दोलिन को d.c.-to-a.c. convertor भी कहा जा सकता है।


आगे कुछ खण्डों आपको विषय LC दोलिनों के विषय में बताया जायेगा। इन दोलिनों की कार्यस्थली समझना मुश्किल नहीं है। आपको यह तो पहले ही बताया जायेगा। इन दोलिनों प्रकार टैक परिपथ में दोलन उत्पन्न होते हैं। अब आपको यह देखना है कि किस proper positive फोडबैक लगा है अर्थात् क्या इन परिपथों में proper positive feedback लगा है अर्थात् क्या closed loop क्रेज शिप्ट ( $\beta$  तथा  $A\beta$  को मिलाकर)  $360^\circ$  है कि नहीं। यदि कुल केबल शिप्ट  $360^\circ$  है तो इसका मतलब proper positive feedback है।  $A\beta$  का मान फोडबैक components को adjust करने 1 किया जा सकता है। ऐसी स्थिति में यह परिपथ स्थित: दोलन उत्पन्न करने लगोगा। इन दोलनों की आवृत्ति टैक परिपथ में लगे L व C के मान पर निर्भर करेगी।

### § 5.8 ट्यून्ड कलक्टर दोलिन (Tuned Collector Oscillator):

निम्न 5.6 में ट्यून्ड कलक्टर दोलिन का परिपथ प्रदर्शित है।

इसको Tuned collector oscillator इसलिये कहते हैं क्योंकि, इसके संग्राहक से ट्यून्ड सर्किट (या टैक सर्किट)  $L_1C_1$  जुड़ा होता है।ट्रांसफॉर्मर की प्राइमरी कुण्डली  $L_1$  तथा संधारित  $C_1$  मिलकर एक ट्यून्ड सर्किट बनते हैं तथा यही सर्किट इस दोलिन से प्राप्त होने वाले दोलनों की आवृत्ति को नियंत्रण करता है। अतः इस परिपथ से प्राप्त दोलनों को आवृत्ति—

अब हम देखते हैं कि क्या इस प्रवर्धक में धनात्मक फोडबैक हो रहा है या नहीं क्योंकि बर्कहॉसन के प्रतिवर्धक के अनुसार दोलिन परिपथ में धनात्मक फोडबैक आवश्यक है। आपको ध्यान होगा कि धनात्मक फोडबैक के लिये इनपुट सिग्नल व फोडबैक सिग्नल समान कला में होने चाहिये अर्थात्  $A$  तथा  $\beta$  का कुल क्रैन शिप्ट  $360^\circ$  होना चाहिये। दृंगिस्टर प्रवर्धक को CE मोड में संयोजित किया गया है। आपको याद होगा कि CE प्रवर्धक, सिग्नल को 180° का कला शिप्ट (phase shift) प्रदान करता है तथा ट्रांसफॉर्मर के सेकेण्डरी तथा प्राइमरी कुण्डली के बीच 180° का कलांतर (phase difference) होता है। इस प्रकार कुल कलांतर (इनपुट तथा फोडबैक सिग्नल के बीच)  $180^\circ + 180^\circ = 360^\circ$  प्राप्त होता है। अतः इनपुट तथा फोडबैक सिग्नल कला में ही यानि धनात्मक फोडबैक हो रहा है। इस प्रकार बर्कहॉसन की पहली शर्त पूरी होती है। यह फोडबैक ट्रांसफॉर्मर की सेकेण्डरी कुण्डली  $L_2$  द्वारा प्रदान किया जा रहा है। अतः यह सह है कि यदि परिपथ घटकों को adjust करके  $A\beta = 1$  कर दिया जाये तो वह परिपथ स्थित: दोलन उत्पन्न करने लगता।  $R_1, R_2$  तथा  $R_E$  बायोसिंग प्रतिरोध हैं। बोल्टेज डिवाइडर बायोसिंग (biasing) द्वारा नियंत्रित d.c. बायोस बोल्टेज को ट्रांगिस्टर के सेकेण्डरी के माध्यम से बेस B तक पहुँचाया गया है।  $C_{E2}$  को क्रमशः  $R_E, R_2$  के बायोस संधारित के रूप में प्रयोग किया गया है जिससे यह प्रतिरोध दोलिन की a.c. कार्य प्रणाली में बाधा न डालें। सेकेण्डरी कुण्डली का प्रतिरोध बहुत कम होता है; इससे इसमें बोल्टेज द्वारा नहीं होता है।



चित्र 5.6—समवर्तित संग्राहक दोलिन

कार्य-प्रणाली (Working)—जब स्विच S को बढ़ा किया जाता है तो खण्ड 5.6 में बताई गयी प्रक्रिया के अनुसार टैक सर्किट में दोलन उत्पन्न होते हैं अर्थात् संधारित  $C_1$  संग्राहक धारा के द्वारा आवेशित हो जाता है। जब यह संधारित पूर्णतः आवेशित हो जाता है तो वह कुण्डली  $L_1$  द्वारा अनावेशित होने लगता है। इस अनेशन तथा अनावेशन (charging and discharging) प्रक्रिया के क्रियांचलन के कारण  $L_1$  तथा  $C_1$  द्वारा बने टैक सर्किट में दोलन उत्पन्न हो जाते हैं। इन दोलनों की आवृत्ति समीकरण 5.1 द्वारा व्यक्त की जा सकती है।

$L_1$  तथा  $L_2$  में पारस्परिक युग्मन से उत्पन्न अन्योन्य प्रेरण (mutual induction) के कारण  $L_2$  में भी बोल्टेज उत्पन्न हो जाती है। इसकी आवृत्ति टैक सर्किट के दोलनों की आवृत्ति के समान होती है, किन्तु इसका मान  $L_2$  के कोरों (turns) तथा  $L_1$  तथा  $L_2$  के मध्य coupling पर निर्भर करता है।  $L_2$  पर उत्पन्न इस बोल्टेज को बेस तथा एम्पीटर टर्मिनलों के बीच में लगाया है तथा यह बोल्टेज, प्रवर्धित रूप में, कलक्टर टर्मिनल पर प्राप्त हो जाती है। इस प्रकार ट्रांजिस्टर प्रवर्धक द्वारा टैक सर्किट में ही ऊर्जा क्षय की शत्रुपूर्ति (compensation) कर दी जाती है (क्योंकि ऊर्जा proper phase में टैक परिपथ को दी जा रही है (positive फोडबैक के कारण))।

टैक सर्किट के दोलनों के प्रत्येक चक्र में हुये ऊर्जा के क्षय को धनात्मक फोड़बैक द्वारा प्रत्येक चक्र में पूरा कर दिये जाने के कारण, आउटपुट पर स्थिर दोलनों (sustained oscillations) की प्राप्ति होती है।

"It contains tuned circuit  $L_1 - C_1$  in the collector. The feedback coil  $L_2$  in the base circuit is magnetically coupled to the tank circuit coil  $L_1$ . In practice,  $L_1$  and  $L_2$  form the primary and secondary of the transformer. The biasing is provided by potential divider arrangement. The capacitor  $C_2$  connected in the base circuit provides low reactance path to the oscillations.

**Circuit operation.** When switch  $S$  is closed, collector current starts increasing and charges the capacitor  $C_1$ . When this capacitor is fully charged, it discharges through coil  $L_1$ , setting up oscillations. These oscillations induce some voltage in coil  $L_2$  by mutual induction. The frequency of voltage in coil  $L_2$  is the same as that of tank circuit but its magnitude depends upon the number of turns of  $L_2$  and coupling between  $L_1$  and  $L_2$ . The voltage across  $L_2$  is applied between base and emitter and appears in the amplified form in the collector circuit, thus overcoming the losses occurring in the tank circuit. The number of turns of  $L_2$  and coupling between  $L_1$  and  $L_2$  are so adjusted that oscillations across  $L_2$  are amplified to a level just sufficient to supply losses to the tank circuit.

*It may be noted that the phase of feedback is correct, i.e., energy supplied to the tank circuit is in phase with the generated oscillations. A phase shift of  $180^\circ$  is created between the voltages of  $L_1$  and  $L_2$  due to transformer action. A further phase shift of  $180^\circ$  takes place between base-emitter and collector circuit due to CE transistor amplifier. As a result, the energy feedback to the tank circuit is in phase with the generated oscillations."*


### 8.5.9. हार्टले दोलिन (Hartley Oscillator):

चित्र 5.7 में हार्टले दोलिन का परिपथ प्रदर्शित है। इसमें दो प्रेरकों  $L_1$  तथा  $L_2$  को एक कॉम्पन कैरेसिटर  $C$  के सामानात्मक में संधारित किया जाता है तथा इंडक्टर्स के केंट्रल कर दिया जाता है। हार्टले दोलिन में संधारित  $C$  तथा  $L_1, L_2$  मिलकर एक टैक सर्किट बनते हैं। यही सर्किट इस दोलिन से प्राप्त होने वाले दोलनों की आवृत्ति का निर्धारण करता है—

$$f = \frac{1}{2\pi \sqrt{(L_1 + L_2 + 2M)C}} \quad \dots (5.2)$$

जहाँ  $M = L_1$  व  $L_2$  के मध्य mutual inductance.

इस सर्किट में भी धनात्मक फोड़बैक प्रदान की जाती है।  $CE$  प्रवर्धक सिग्नल को  $180^\circ$  का कला शिप्ट (phase shift) प्रदान करता है साथ ही  $L_1$  तथा  $L_2$  एक-दूसरे से युग्मित होते हैं तथा आदो ट्रांसफॉर्मर का कार्य करते हैं, इसलिये निन्द  $P$  तथा  $Q$  के मध्य  $180^\circ$  का कलात्मक रहता है। अतः इनपुट व फोड़बैक सिग्नल के बीच कलात्मक  $180^\circ + 180^\circ = 360^\circ$  प्राप्त होता है। इस प्रकार हम कह सकते हैं कि सर्किट में धनात्मक फोड़बैक होता है जो कि दोलिन परिपथ हेतु आवश्यक शर्त है।  $R_1, R_2, R_E$  बायास प्रतिरोध है,  $C_E$  बाइपास संधारित है तथा  $C_C$  कप्लिंग संधारित है।



चित्र 5.7—हार्टले दोलिन

RFC अर्थात् रेडियो आवृत्ति चोक (radio frequency choke) अपने माध्यम से केवल d.c. धारा को प्रवाहित होने देती है। a.c. धारा के लिये इसका प्रतिवात बहुत अधिक होती है, अतः यह उच्च आवृत्ति धाराओं को d.c. बैटरी में जाने से रोकते हैं।


युप्पन संधारित  $C_C$  d.c. धारा को टैक सर्किट में जाने से रोकता है।

कार्क-प्राप्ताते (Working) — जब लिंक  $S$  को बंद किया जाता है (चित्र 5.7) तो संधारित  $C$  संग्राहक धारा से अवोशित हो जाता है। जब वह पूरी तरह अवोशित हो जाता है तो कुछ लिंक  $L_1$  तथा  $L_2$  के माध्यम से अवोशित होने लगता है। अतः टैक परिपथ में संधारित की आवृत्ति तथा अनावृत्ति धारा के नियंत्रित चलने से  $L_1, L_2$  तथा  $C$  द्वारा बने टैक सर्किट में दोलन उत्पन्न हो जाते हैं। इन दोलनों की आवृत्ति समीकरण 5.2 द्वारा द्वारा बने टैक सर्किट की जा सकती है।

$L_1$  के ऊपर दोलन को बैस-प्लीट मध्य (base-emitter junction) पर

आपोपित (apply) किया गया है। यह दोलन प्राप्तिर्थत होकर कलक्टर पर प्राप्त होते हैं।

कलक्टर रिमिनल पर आवृत्ति ऊपर दोलन तथा  $L_1$  तथा  $L_2$  के बीच धारामात्रिक युप्पन (mutual inductance) के कारण टैक सर्किट को प्राप्त कर दिया जाता है। इस प्रकार प्रत्येक चक्र में क्षय हुई ऊर्जा टैक सर्किट को लातात होती रहती है तथा स्थिर दोलन प्राप्त होते हैं।



चित्र 5.8—FET हार्टले दोलिन

Hartley oscillator FET प्रयोग करके भी प्राप्त कर सकते हैं (चित्र 5.8)। "In Hartley oscillator, two inductors  $L_1$  and  $L_2$  are placed across a common capacitor  $C$  and the centre of the inductors is tapped. The tank circuit is made up of  $L_1, L_2$  and  $C$ . The frequency of oscillations is determined by the values of  $L_1, L_2$  and  $C$  and is given by equation 5.2."


**Circuit operation.** When the circuit is turned on, the capacitor is charged. When this capacitor is fully charged, it discharges through coils,  $L_1$  and  $L_2$  setting up oscillations. The output voltage of the amplifier appears across  $L_2$  and feedback voltage across  $L_1$ . The voltage across  $L_1$  is  $180^\circ$  out of phase with the voltage developed across  $L_2$ . Voltage feedback (i.e., voltage across  $L_1$ ) to the transistor provides positive feedback. A phase shift of  $180^\circ$  is produced by the transistor and a further phase shift of  $180^\circ$  is produced by  $L_1-L_2$  voltage divider. In this way, feedback is properly phased to produce continuous undamped oscillations."

### § 5.10. कॉलपिट दोलिन (Colpitt Oscillator):

चित्र 5.9 में कॉलपिट दोलिन का परिपथ प्रदर्शित है। इसमें दो कैपेसिटर  $C_1$  व  $C_2$  को कॉमन इंडक्टर  $L$  के समानातर में संयोजित किया जाता है तथा  $C_1$  तथा  $C_2$  के मध्य का सिरा tapped कर दिया जाता है। (ध्यान दें कि हाल्टे दोलिन के परिपथ में प्रेरक  $L_1, L_2$  को क्रमशः संधारित  $C_1, C_2$  से तब संधारित  $C$  को प्रेरक  $L$  से replace करके कॉलपिट दोलिन का परिपथ प्राप्त किया जा सकता है)। इस प्रकार अब  $C_1, C_2$  तथा  $L$  मिलकर एक टैक सर्किट बनाते हैं और यह सर्किट इस दोलिन से प्राप्त होने वाले दोलनों की आवृत्ति का निर्धारण करता है, जो है—

$$f = \frac{1}{2\pi \sqrt{\left(\frac{C_1 C_2}{C_1 + C_2}\right)} \times L} \quad \dots(5.3)$$

इस सर्किट में भी धनात्मक फोइबैक का प्रयोग होता है यहाँ  $180^\circ$  का कलांतर (phase shift)  $CE$  प्रवर्धक द्वारा किया जाता है, साथ ही  $C_1$  तथा  $C_2$  बोल्टेज विभाजक का कार्य करते हैं तथा बिन्ड  $P$  तथा  $Q$  के बीच  $180^\circ$  का कलांतर हो जाता है। इस प्रकार यहाँ भी इनपुट सिग्नल व फोइबैक सिग्नल के मध्य कुल  $180^\circ + 180^\circ = 360^\circ$  का कलांतर बनाने धनात्मक फोइबैक है तथा इस प्रकार दोलिन परिषय हेतु की आवश्यक शर्त पूरी होती है।



कार्य-प्रणाली (Working)—जब स्विच  $S$  को बन्द किया जाता है तो संधारित  $C_1$  तथा धाराओं को d.c. बैटरी में जाने से रोकती है।

**कार्य-प्रणाली (Working)—**जब स्विच  $S$  को बन्द किया जाता है तो संधारित  $C_1$  तथा  $C_2$  समाहक धारा द्वारा आवृत्ति हो जाते हैं। पूर्ण रूप से आवृत्ति हो जाने के पश्चात् यह प्रेरकत


$L$  द्वारा अनावृत्ति होने लगते हैं। संधारित के आवेशन व अनावेशन प्रक्रिया के निरंतर चलने के कारण  $C_1, C_2$  तथा  $L$  द्वारा बने टैक सर्किट में दोलन उत्पन्न हो जाते हैं। इन दोलनों की आवृत्ति समीकरण 5.3 द्वारा दी जाती है।  $C_1$  पर प्राप्त दोलनों को ट्रांजिस्टर की बैस-एमीटर सम्बिंधि पर आरोपित किया गया है। यह दोलन प्रवर्धित होकर कलक्टर पर प्राप्त होते हैं तथा टैक सर्किट को ऊर्जा प्रदान करते हैं।

इस प्रकार टैक सर्किट में शर्य होने वाली ऊर्जा की प्रवर्धक द्वारा शीतौषुर्ति (compensation) कर दी जाती है तथा स्थिर दोलनों की प्राप्ति होती है।

कॉलपिट दोलिन FET प्रयोग करके भी प्राप्त कर सकते हैं (चित्र 5.10)।

"Colpitt's oscillator uses two capacitors  $C_1$  and  $C_2$  placed across a common inductor  $L$  and the centre of the two capacitors is tapped. The tank circuit is made up of  $C_1$ ,  $C_2$  and  $L$ . The frequency of oscillations is determined by the values of  $C_1$ ,  $C_2$  and  $L$  and is given by equation 5.3.

**Circuit operation.** When the circuit is turned on, the capacitors  $C_1$  and  $C_2$  are charged. The capacitors discharge through  $L$ , setting up oscillations. The output voltage of the amplifier appears across  $C_2$  and feedback voltage is developed across  $C_1$ . The voltage across  $C_1$  is  $180^\circ$  out of phase with the voltage across  $C_2$  ( $V_{out}$ ). It is easy to see that voltage feedback (voltage across  $C_1$ ) to the transistor provides positive feedback. A phase shift of  $180^\circ$  is produced by the transistor and a further phase shift of  $180^\circ$  is produced by  $C_1-C_2$  voltage divider. In this way, feedback is properly phased to produce continuous undamped oscillation."



### § 5.11. RC दोलिन

किसी भी दोलिन में यह आवश्यक है कि टैक परिषय में होने वाले ऊर्जा शर्य की शीतौषुर्ति के लिये सही कला (correct phase) में टैक सर्किट को ऊर्जा का फोइबैक होना चाहिये।

अब तक आपने  $LC$  दोलिन परिपथ पढ़े, जिनमें एक टैक परिपथ द्वारा दोलन उत्पन्न किये जाते हैं। इनमें  $180^\circ$  का कलान्तरण प्रोक्योग या संधारित्रीय युग्मन (inductive or capacitive coupling) द्वारा तथा  $180^\circ$  का कलान्तर दूषित द्वारा उत्पन्न किया जाता है। किन्तु  $LC$  दोलिनों की क्राहित होने देता है, a.c. धारा के लिये इसकी प्रतिवाधा बहुत अधिक हो जाती है। अतः यह उत्च आवृत्ति धाराओं को d.c. बैटरी में जाने से रोकती है।

**कार्य-प्रणाली (Working)—**जब स्विच  $S$  को बन्द किया जाता है तो संधारित  $C_1$  तथा  $C_2$  समाहक धारा द्वारा आवृत्ति हो जाते हैं। जिससे यह धारी तथा महंगे हो जाते हैं। तो साथ, इनको किये जाते हैं, जिनमें प्रतिरोध तथा संधारित लो होते हैं। यह ऑडिओ आवृत्तियों को उत्पन्न कर

मिलते हैं। दोलन उत्पन्न करने के लिये टैक सर्किट का होना अनिवार्य नहीं है। यदि बर्कहॉसन की शर्त पूरी हो जाये, तो बिना टैक परिपथ प्रयुक्त कर भी दोलन प्राप्त किये जा सकते हैं। RC कला विस्थापन दोलित्र (RC phase shift oscillator) में फेज शिफ्ट परिपथ द्वारा  $180^\circ$  को फेज शिफ्ट प्रदान किया जाता है। शेष  $180^\circ$  को फेज शिफ्ट दौजिस्टर प्रदान कर देता है।

### § 5.12. फेज शिफ्ट दोलित्र (Phase Shift Oscillator) :


सबसे पहले यह समझ लें कि फेज शिफ्ट में सर्किट होता क्या है? विद्युत आवधनकण की ध्वनि में (चित्र 5.11) प्रतिरोध  $R$  पर प्राप्त वोल्टेज  $V_0$  इनपुट वोल्टेज से, फेज  $\phi$  से अग्रामी (lead) होती है; अर्थात्  $RC$  सर्किट की इनपुट व आउटपुट वोल्टेज में कलातंग (phase difference)  $\phi$  होता है।  $\phi$  के मान की गणना निम्न सूत्र से की जा सकती है—

$$\tan \phi = \frac{1}{\omega RC}$$

$$\Rightarrow \phi = \tan^{-1} \left( \frac{1}{\omega RC} \right) \quad \dots(5.4)$$

इस प्रकार  $R$  (या  $C$ ) के मान को परिवर्तित करने पर  $\phi$  का मान परिवर्तित होता है।  $\phi$  के मान को  $0^\circ$  तथा  $90^\circ$  के बीच किसी भी मान पर निर्धारित किया जा सकता है। यदि  $R$  तथा  $C$  के मान को इस प्रकार रखा जाये जिससे  $\phi = 60^\circ$  हो जाये तथा इस प्रकार के तीन परिपथ श्रेणी में जोड़ दिये जायें (चित्र 5.12) तो, जो परिपथ प्राप्त होगा, उसमें  $60^\circ + 60^\circ + 60^\circ = 180^\circ$  का कलातंत्र प्राप्त होगा। इसी फेज शिफ्ट सर्किट को फोइडबैक परिपथ के रूप में प्रयुक्त करके फेज शिफ्ट दोलित्र प्राप्त किया जाता है।

चित्र 5.11—फेज शिफ्ट RC सर्किट



इनपुट व आउटपुट के बीच कुल  $360^\circ$  के फेज शिफ्ट होने के कारण धनात्मक फोइडबैक होता है अर्थात् दोलित्र परिपथ हुए आवश्यक शर्त पूरी होती है जिससे साध है कि यह परिपथ दोलन उत्पन्न करने में सक्षम है। यदि बर्कहॉसन प्रतिवास्त्र अर्थात्  $\beta A = 1$  भी संतुष्ट (satisfy) हो जाये तो सर्किट से स्थिर दोलन प्राप्त हो जाते हैं जिनकी आवृत्ति,

$$f = \frac{1}{2\pi RC\sqrt{6}} \text{ Hz} \quad \dots(5.5)$$

सर्किट का विश्लेषण (analysis) करने के पश्चात पता चलता है कि  $\beta = \frac{1}{29}$  होना चाहिये।

इस प्रकार  $AB = 1$  करने के लिये प्रवर्धक  $A$  का मान 29 होना चाहिये।

नामांव्याप्ति  $AB$  का मान 1 से कुछ अधिक रखा जाता है तथा  $A$  का मान 29 से अधिक होता है। दोलनों को उत्पन्न करने के लिये किसी इनपुट सिग्नल की आवश्यकता नहीं होती। इसके लिये शोर वोल्टेज (noise voltage) ही काफी होती है जो कि हमें राहीं ही निवेश (input) पर प्रोजेक्ट होती है।

दोलन उत्पन्न करने के लिये किया जाता है जिसमें ऑडिओ आवृत्ति रेज भी सम्मिलित है। फेज शिफ्ट नेटवर्क के अवयवों का मान बदल कर इसकी दोलन आवृत्ति परिवर्तित की जा सकती है। यदि आवृत्ति में अत्यधिक परिवर्तन करना हो तो तीनों संशाखियों को एक साथ परिवर्तित किया जाता है।

"In the LC oscillator circuits, the tank circuit employed inductive ( $L$ ) and capacitive ( $C$ ) elements. In such circuits, a phase shift of  $180^\circ$  was obtained due to inductive or capacitive coupling and a further phase shift of  $180^\circ$  was obtained due to CE transistor amplifier. In this way, energy supplied to the tank circuit was in phase with the generated oscillations. The oscillator circuits employing LC elements have two general limitations. Firstly, they suffer from frequency instability and poor waveform. Secondly, they cannot be used for very low frequencies, because they become too much bulky and expensive.


Good frequency stability and waveform can be obtained from oscillators employing resistive and capacitive elements. Such amplifiers are called RC and CC oscillators. They can be used for very low frequencies. In a phase shift oscillator, a phase shift of  $180^\circ$  is obtained with a phase shift circuit instead of inductive or capacitive coupling. A further phase shift of  $180^\circ$  is introduced due to the CE transistor amplifier. Thus, energy supplied back to the tank circuit is assured of correct phase."

### § 5.13. वीन ब्रिज दोलित्र (Wein Bridge Oscillator) :

वीन से जुड़ा क्या होता है? (What is a Wein bridge)—वीन ब्रिज एक चार भुजा (four arms) नेटवर्क होता है जिसमें left में लौड-लैग नेटवर्क व right में वोल्टेज डिवाइडर लगा होता है।

लौड-लैग नेटवर्क (lag-lead network)—चित्र 5.14 (a) में एक लौड-लैग परिपथ दिखाया गया है। बहुत कम आवृत्ति पर श्रेणी संधारित्र  $C_1$  के बुलायित open होने के कारण धनात्मक आवृत्ति पर श्रेणी संधारित्र  $C_2$  के लघुपालित (short) प्रदान कर दिया जाता है। इस प्रकार प्रदान कर दिया जाता है।

चित्र 5.13—फेज शिफ्ट दोलित्र

(a) तीग लीड नेटवर्क (b)  $R_1 = R_2 = R$  तथा  $C_1 = C_2 = C$  पर वोल्टेज गेन (c)  $R_1 = R_2 = R$  तथा  $C_1 = C_2 = C$  पर केज शिप्ट

चित्र 5.14

ही जाने के कारण बहुत कम आउटपुट प्राप्त होता है। इन दोनों चरम सीमाओं के बीच आवृत्ति के एक विसेष मान पर इसका आउटपुट अधिकतम होता है (चित्र 5.14 (b)) जिसको इसकी अनुनाद आवृत्ति  $f_0$  कहते हैं तथा इसका मान होता है—

$$f_0 = \frac{1}{2\pi \sqrt{R_1 C_1 R_2 C_2}} \quad \dots (5.6)$$

यदि  $R_1 = R_2 = R$

$$C_1 = C_2 = C$$

$$f = \frac{1}{2\pi R C} \quad \dots (5.7)$$



गणितीय विश्लेषण द्वारा यह सिद्ध किया जा सकता है कि इस स्थिति में (अर्थात् तथा

$R_1 = R_2 = R$  तथा  $C_1 = C_2 = C$ ) तीग-लीड नेटवर्क की गेन अनुनाद आवृत्ति पर अपने अधिकतम मान  $\frac{1}{3}$  पर पहुँचती है (i.e.,  $\frac{V_{out}}{V_{in}} = \frac{1}{3}$  at  $f = f_0$ ) (चित्र 5.14 (b))।

तीग-लीड नेटवर्क में phase angle  $\phi$  निम्न आवृत्तियों पर लीड करता है तथा उच्च आवृत्तियों पर लोग करता है। चित्र 5.14 (c) में तीग-लीड नेटवर्क का आवृत्ति तथा फेज के मध्य याक प्रदर्शित है। साथ है कि आवृत्ति  $f_0$  पर फेज शिप्ट शून्य होता है।

अतः साथ है कि तीग-लीड नेटवर्क एक अनुनादीय परिपथ (resonant circuit) है क्योंकि आवृत्ति  $f_0$  पर वोल्टेज गेन अधिकतम तथा फेज शिप्ट शून्य (zero) हो जाती है। इसी कारण  $f_0$  को लैग-लीड नेटवर्क की अनुनादीय आवृत्ति (resonance frequency) कहा जाता है।


विभव विभाजक परिपथ (Voltage divider circuit)—इसको चित्र 5.15 में दिखाया गया है। इसमें लोगों दो प्रतिरोध विभव विभाजन का कार्य करते हैं।



चित्र 5.15—विभव विभाजक परिपथ

इन दोनों परिपथों को combine करने वीन सेन्ट्रु (wein bridge) प्राप्त किया जाता है, जो चित्र 5.16 में प्रदर्शित है। इसमें बाढ़ी और lag-lead network तथा दर्दी और वोल्टेज विभाजक (voltage divider) लाए हैं। इस सेन्ट्रु के दोलियों के आतिरिक अन्य अनुभयोंग भी होते हैं।

कार्स्प्रालाई (Working)—चित्र 5.17 में वीन-ब्रिज दोलिय का परिपथ प्रदर्शित है। इस परिपथ में पॉजिटिव त निगेटिव दोलियों का आयाम (amplitude) स्थिर करने हेतु। पॉजिटिव फोडबैक लैग-लीड नेटवर्क द्वारा तथा निगेटिव फोडबैक वोल्टेज डिवाइडर दोलिय कोई फेज शिप्ट प्रदान नहीं करता (चित्र 5.14 (c)), अतः इनपुट व फोडबैक सिग्नल के मध्य  $360^\circ$  फेज शिप्ट (अर्थात् धनात्मक फोडबैक) हेतु दो \$CE\$ प्रवर्धक प्रयुक्त किये गये हैं। अतः प्रत्येक प्रवर्धक  $180^\circ$  का फेज शिप्ट करता है तथा कुल  $180^\circ + 180^\circ = 360^\circ$  का फेज शिप्ट इनपुट व फोडबैक सिग्नल में (अर्थात् धनात्मक फोडबैक) होता है।




चित्र 5.16—वीन सेन्ट्रु

## 130 इलेक्ट्रॉनिक युक्तियाँ एवं परिपथ

पॉवर सप्लाई आन करने पर धारात्मक फोडबैक के कारण परिपथ में दोलन उत्पन्न होते हैं जिनकी आवृत्ति समीकरण  $5.6$  द्वारा व्यक्त की जा सकती है।

चोहेन्ड डिवाइडर में प्रतिरोध के स्थान पर टांगस्टन लैप का प्रयोग किया गया है। इसका प्रतिरोध ताप के प्रति संवेदनशील (temperature sensitive) होता है तथा ताप बढ़ने पर इसका प्रतिरोध बढ़ता है। प्रारम्भ में, जब इसका प्रतिरोध कम होता है तो लैप  $L_P$  में अधिक धारा बहने से उसका नहीं करता। किन्तु यदि इनपुट का आधारम बढ़ता है तो लैप  $L_P$  में अधिक धारा बहने से उसका नहीं करता। इसके लिए यदि इनपुट का आधारम बढ़ता है तो लैप  $L_P$  में अधिक धारा बहने से उसका प्रतिरोध बढ़ता है, जिससे व्याप्तिक पुनः निवैष्ट बढ़ जाता है। तथा आठट्रायट अपने निश्चित मान पर वापस आ जाती है। अतः निगेटिव फीडबैक के कारण दोलनों का amplitude तेजर रहता है।



चित्र 5.18—आौपेशनल प्रवर्धक युक्त बीन सेतु दोलन

### जुग (Merits)—

1. बीन सेतु दोलन ऑडियो तरंगों उत्पन्न करने के लिये सर्वाधिक उपयोगी है। किन्तु इससे  $5\text{ Hz}$  से लाखभा  $1\text{ MHz}$  तक की आवृत्ति उत्पन्न की जा सकती है।
2. दोलनों के आयाम को वोल्टेज डिवाइडर परिपथ द्वारा बढ़ावा दी जा सकता है।
3. गैंग संचालित  $C_1$  तथा  $C_2$  के मान बदल कर आवृत्ति को बढ़ावा दी जा सकता है।

### 8.5.14. क्रिस्टल दोलित्र (Crystal Oscillator):

$LC$  दोलित्र व  $RC$  दोलित्र में मुख्य सामग्र्या यह होती है कि इनमें लोटो घटकों (अर्थात्  $R$ ,  $L$  व  $C$ ) का मान ताप पर निर्भर करता है। चैंक इन दोलित्रों की आवृत्ति इन घटकों पर निर्भर करती है, अतः ताप में परिवर्तन होने पर इन घटकों के मान में परिवर्तन होता है और परिणामतः दोलन आवृत्ति में परिवर्तन हो जाता है। अतः, ऐसे अनुप्रयोगों में (जैसे ट्रांसमीटर) जहाँ किसी स्टेशन द्वारा प्रसारित आवृत्ति में सहनीलता  $0.002\%$  से अधिक किसी भी हालत में नहीं होना आविष्यक होता है,  $RC$  व  $LC$  दोलित्र सफल नहीं हैं।  $RC$  व  $LC$  दोलित्रों में आवृत्ति में शिरिस्टर के मुख्य कारण निम्न हैं—

- (i) BJT के पैरामीटर्स में या पॉवर सप्लाई में शिरिस्टर।
- (ii) निष्क्रिय घटक जैसे  $R$ ,  $L$ ,  $C$  (जिन पर दोलन आवृत्ति निर्भर करती है), के मान का


इन समस्याओं के निवारण लैप क्रिस्टल कंट्रोल दोलित्र (Crystal controlled oscillators) प्रयुक्त किये जाते हैं जिनमें पीजोइलेक्ट्रिक (piezoelectric) (अर्थात् दानवैद्युत) क्रिस्टल प्रयुक्त किया जाता है।

क्वार्ट्स रेस (Quartz Crystal) की विशेषताएँ—यदि किसी क्वार्ट्स रेस (quartz crystal) की सतहों पर यानिक बल लागाया जाता है तो इसके विपरित सतहों (opposite faces) के मध्य एक विभवान्तर (potential difference) उत्पन्न हो जाता है। यह गुण दानवैद्युत प्रभाव (piezoelectric effect) कहलाता है।

यदि रेस (crystal) पर प्रत्यावर्ती वोल्टेज लगाया जाये, तो इसमें यानिक कम्पन होने लगते हैं। इन यानिक कम्पनों का आधारम उस समय अधिकतम होता है जब प्रयुक्त a.c. वोल्टेज की आवृत्ति क्रिस्टल की प्रयुक्त आवृत्ति के बाहर होती है। पीजोइलेक्ट्रिक क्रिस्टल  $15\text{ kHz}$  से  $32\text{ MHz}$  आवृत्ति में उपलब्ध है।

### क्रिस्टल का तुल्य विद्युत परिपथ (Equivalent circuit)—यद्यपि रेस (crystal) का

अनुनाद विद्युत यांत्रिकीय (electromechanical) (चित्र 5.19 (a)) होता है, लेकिन इसके तुल्य विद्युत अनुनादीय परिपथ द्वारा भी दर्शाया जा सकता है (चित्र 5.19 (b))। इसमें प्रेरक  $L$  तथा संचालित  $C$  क्रमशः क्रिस्टल का इन्वर्मेन्ट (mass) तथा अनुकार्यता (compliance) प्रदर्शित करते हैं। प्रतिरोध  $R$  रेस (crystal) का भीतरी घर्षण (mechanical friction) का विद्युतीय तुल्य है। चैंक (crystal) रेस संचालित को दो शारू सेटों के बीच रखा जाता है, इन लेटों के बीच धारिता को shunt capacitance  $C_m$  द्वारा प्रदर्शित किया गया है।



चित्र 5.19—(a) पीजोइलेक्ट्रिक क्रिस्टल

क्रैंक तथा शानियाँ (crystal losses) जो कि प्रतिरोध  $R$  द्वारा प्रदर्शित किये गये हैं, बहुत कम होते हैं, इसलिये रेस (crystal) का तुल्य उत्पन्नता गुणांक ( $Q$ -factor) बहुत अधिक होता है (लाखभा  $20,000$ )। रेस (crystal) का प्रयोग करके  $Q$  का मान  $10^6$  तक प्राप्त किया जा सकता है।

1. टूर्मेलिन (Tourmaline)—इसकी इन्होंनी अधिक होती है लेकिन इनमें दानवैद्युत प्रभाव (piezoelectric effect) बहुत कम होता है। यह मंहो भी होते हैं।

2. रोकले साल्ट (Rochelle salt)—इनमें अधिक पीजोइलैक्ट्रिक प्रभाव (piezoelectric effect) होता है किन्तु यह असेक्षाकृत कमज़ोर होते हैं तथा आसानी से हूट जाते हैं। माझकोफैन, लाउडस्पीकर बनाने में इनका प्रयोग किया जाता है।

3. क्वार्ट्स (Quartz)—दृष्टा एवं पीजोइलैक्ट्रिक प्रभाव को दृष्टिगत रखते हुये इनका सबसे अधिक प्रयोग किया जाता है। RF दोलिनों (oscillators) में क्वार्ट्स (quartz) क्रिस्टल का ही प्रयोग किया जाता है।

**क्रिस्टल के अनुनाद (Crystal Resonance)**—इस तुल्य विद्युत परिपथ में दो अनुनाद आवृत्तियाँ होती हैं (चित्र 5.20)।

(i) **प्रेणी अनुनाद (Series Resonance)**—जिस आवृत्ति पर  $L$  तथा  $C$  का प्रतिधात समतुल्य हो जाता है, उसे प्रेणी अनुनाद आवृत्ति ( $f_s$ ) कहते हैं। इसमें  $X_L$  तथा  $X_C$  के मान एक-दूसरे को निप्रभावी (cancel) कर रहे हैं तथा प्रतिबाधा  $R$  के मान के तुल्य हो जाती है। इस स्थिति में  $Z$  का मान अत्यन्त कम होता है, ( $Z = R$ )।

प्रेणी अनुनाद आवृत्ति,  $f_s = \frac{1}{2\pi\sqrt{(LC)}}$  ... (5.8)

(ii) **समानान्तर अनुनाद (Parallel Resonance)**—यह आवृत्ति ( $f_p$ ) पर होता है। इसमें क्रिस्टल समानान्तर अनुनाद परिपथ की भाँति व्यवहार करता है तथा इसकी प्रतिबाधा बहुत अधिक हो जाती है।

समानान्तर अनुनाद आवृत्ति,  $f_p = \frac{1}{2\pi\sqrt{(LC_T)}}$  ... (5.9)

जहाँ

$$C_T = \frac{C \times C_M}{C + C_M}$$


निम्न बिन्दुओं को नोट करना अति आवश्यक है—

जैक  $C_T$  का मान  $C$  से कम होता है,  $f_p$  का मान  $f_s$  से अधिक होता है।

$f_s$  तथा  $f_p$  का मान एक-दूसरे के निकट होता है।

श्रेणी मोड में प्रचालन (Operation in Series Mode)—श्रेणी मोड में प्रचालन के लिये क्रिस्टल को फोडबैक पथ (feedback path) में श्रेणी क्रम में जोड़ा जाता है। श्रेणी अनुनाद आवृत्ति पर क्रिस्टल की प्रतिबाधा न्यूनतम होती है तथा इस कारण फोडबैक अधिकतम होता है।


चित्र 5.21 में एक श्रेणी फोडबैक क्रिस्टल दोलिन प्रदर्शित किया गया है। इसमें क्रिस्टल को श्रेणी फोडबैक पथ में संयोजित किया गया है। चौक श्रेणी अनुनाद आवृत्ति पर क्रिस्टल प्रतिबाधा न्यूनतम होती है, आता अनुनाद आवृत्ति पर कलकटर से बेस में होने वाली बोल्टेज फोडबैक अधिकतम होती है। श्रेणी को बायास करता है। रोलिंग डिवाइडर वायस परिपथ प्रदान करते हैं। संधारित  $C_E$  एमीटर से a.c. को बायास करता है। रोलिंग डिवाइडर वायस परिपथ प्रदान करते हैं। बैटरी में जाने से रोकता है।



चित्र 5.20—आवृत्ति तथा क्रिस्टल प्रतिबाधा के प्रभाव

सर्किट की ऑपरेटिंग आवृत्ति पर युग्मन संधारित (coupling capacitor)  $C_C$  का प्रतिशत (reactance) नाप्य होगा लेकिन यह कलकटर तथा बेस के बीच d.c. को प्रवाहित होने की अनुमति नहीं देगा।

इस परिपथ की दोलन आवृत्ति श्रेणी अनुनाद आवृत्ति के अनुसार ज्ञे होती है। इसके प्रचालन सप्लाइ बोल्टेज में परिवर्तन, ट्रांजिस्टर पैरामीटर में परिवर्तन इत्यादि परिपथ की आवृत्ति पर कोई प्रभाव नहीं डाल पाते, क्योंकि वह क्रिस्टल द्वारा स्थिर कर दी जाती है।




चित्र 5.21—श्रेणी फोड बैक क्रिस्टल दोलिन

समानान्तर अनुनाद आवृत्ति पर क्रिस्टल के लिये जैक  $C_T$  और अधिकतम वोल्टेज तथा जाती है। इस वोल्टेज को संधारित  $C_1$  तथा  $C_2$  द्वारा बनाये गये प्लीटर वोल्टेज विभाजक (voltage divider) परिपथ द्वारा एमीटर को पुनर्निविष्ट (feedback) किया जाता है।

ऑपरेशनल प्रवर्धक का प्रयोग करके क्रिस्टल दोलिन बनाना (Making Crystal Oscillator using Op-amp)—क्रिस्टल दोलिन, ऑपरेशनल प्रवर्धक (op-amp) का प्रयोग करके भी बनाया जा सकता है (चित्र 5.22)। यहाँ त्वे (crystal) को पुनर्निविष्ट पथ (feedback path) में जोड़ा गया है तथा यह श्रेणी अनुनाद आवृत्ति पर कार्य (operate) करता है। इस परिपथ की लाइब (gain) बहुत अधिक होने के कारण निर्माण (output) पर वाकाकार तरंग प्राप्त होती है। जीनर डायोड (Zener diodes) का प्रयोग करके आवर्तन आयाम को जीनर वोल्टता  $V_Z$  (zener voltage) के तुल्य प्राप्त किया जा सकता है।

1. क्रिस्टल दोलिन का आवृत्ति स्थायित्व (frequency stability) बहुत अधिक होती है। ताप आदि के प्रभाव से आवृत्ति के मान में 0.1% से भी कम परिवर्तन होता है।




चित्र 5.23—op-amp की सहायता से बना क्रिस्टल दोलित्र  
(a) (b)

2. इन क्रिस्टल का  $Q$ -गुणांक बहुत अधिक होता है ( $Q = 10^4$ )।
3. क्रिस्टल की अनुदान आवृत्ति (resonance frequency) क्रिस्टल की चौड़ाई के विक्रमानुपाती (inversely proportional) होती है। क्रिस्टल का प्रतला करके उसकी अनुदान आवृत्ति को बढ़ाया जा सकता है। क्रिस्टल से 15 kHz से 32 MHz तक की आवृत्तियाँ प्राप्त की जा सकती हैं।

**अनुप्रयोग (Applications)**— $LC$  तथा  $RC$  दोलित्रों में  $L, C, R$  के मान परिपथ की आवृत्ति का निर्धारण करते हैं। किन्तु ताप के साथ इनके मान परिवर्तित होने के कारण आवृत्ति का मान भी परिवर्तित हो जाता है। किन्तु संचार पद्धतियों (communication systems), प्रसारण (broadcasting) आदि में आवृत्ति (frequency) का मान अन्यंतर रखने की आवश्यकता होती है। अतः क्रिस्टल दोलित्र का प्रयोग किया जाता है, जिनकी frequency stability सर्वाधिक होती है।


### 5.15. कुछ प्रचलित दोलित्र ICs का वर्णन (Mention of Some Popular Oscillator ICs) :

(a) ऑपरेशनल प्रवर्धक IC 741 की सहायता से दोलित्र परिपथ बनाना (Making oscillator circuits using operational amplifier ICs)—आपने देखा कि किस प्रकार ऑपरेशनल प्रवर्धक IC 741 का प्रयोग करके बीन से भैंस दोलित्र प्राप्त किया जा सकता है (चित्र 5.18)। इसी प्रकार IC 741 की सहायता से फेज स्ट्रिप्ट दोलित्र भी बनाया जा सकता है (चित्र 5.24)। इसमें ऑपरेशनल प्रवर्धक को इनवर्टिंग मोड में प्रयुक्त किया गया है। ऑपरेशनल प्रवर्धक की अधिक जानकारी अध्याय 8 में दी गई है।




चित्र 5.24—IC 741 की सहायता से फेज स्ट्रिप्ट दोलित्र बनाना

(b) IC 8038 ऑडिओ फंक्शन जनरेटर (IC 8038 audio function generator)—IC 8038 फंक्शन जनरेटर एक specially designed digital integrated circuit (digital integrated circuit) है जो ज्यावज्जीव तंत्र, वांकार तंत्र तथा विमुचाकार तंत्र उत्तम कर सकती है। इसका लांबा डायग्राम चित्र 5.25 में प्रदर्शित है। यह एक मोनोलिथिक इंटीग्रेटेड परिपथ (Monolithic integrated circuit) है।



चित्र 5.25—IC 8038 तंत्र जनरेटर



चित्र 5.25—IC 8038 तंत्र जनरेटर

इसमें दो धारा स्रोत, दो तुलनाकारी (comparators), दो बफर, एक फिल्प पर्सोप तथा एक sine कन्वर्टर होता है।

निम्नजाकार तरंग (Triangular wave) उत्पन्न करने हेतु बाहरी कैपेसिटर को alternately एक धारा स्रोत द्वारा चार्ज व दूसरे द्वारा डिसार्ज किया जाता है। तुलनाकारी व फिल्प पर्सोप मिलकर triangular wave को square wave में बदल देते हैं तथा sine converter triangular wave को sine wave में बदलता है। इसकी पिन 2 पर sine wave output, पिन 3 पर triangular wave output तथा पिन 9 पर square wave output प्राप्त होती है।

### संख्यात्मक प्रश्न (Numerical Questions)

**प्रश्न 1:** एक टैक परिपथ में  $L = 58.6 \mu\text{H}$  तथा  $C = 300 \text{ pF}$  का प्रयोग किया गया है। परिपथ की अनुनाद आवृत्ति क्या होगी?

हल : अनुनाद आवृत्ति

$$f_r = \frac{1}{2\pi \sqrt{LC}}$$

$$L = 58.6 \times 10^{-6} \text{ H}$$

$$C = 300 \times 10^{-12} \text{ F}$$

$$f_r = \frac{1}{2\pi \sqrt{(58.6 \times 10^{-6}) \times 300 \times 10^{-12}}} \text{ Hz}$$

$$f_r = 1200 \text{ kHz}$$

**प्रश्न 2 :** एक केंज्र शिप्ट दोलित्र में  $R_1 = R_2 = R_3 = 1 \text{ M}$  तथा  $C_1 = C_2 = C_3 = 68 \text{ pF}$  है। परिपथ की दोलन आवृत्ति (oscillation frequency) क्या होगी?

हल :

$$f_0 = \frac{1}{2\pi RC\sqrt{6}} = \frac{1}{2\pi \times 10^6 \times 68 \times 10^{-12} \sqrt{6}} \text{ Hz} = 955 \text{ Hz}$$

**प्रश्न 3 :** एक गीन स्रोत दोलित्र में  $R_1 = R_2 = 250 \text{ k}\Omega$  तथा  $C_1 = C_2 = 20 \text{ pF}$ . दोलन (Oscillation) आवृत्ति का मान ज्ञात कीजिये।

हल :

$$R_1 = R_2 = R = 250 \times 10^3 \Omega$$

$$C_1 = C_2 = 220 \times 10^{-12} \text{ F}.$$

अतः दोलन आवृत्ति,

$$f_0 = \frac{1}{2\pi RC}$$

$$f_0 = \frac{1}{2\pi \times 250 \times 10^3 \times 220 \times 10^{-12}} = 2890 \text{ Hz}$$

**प्रश्न 4 :** एक हट्टले दोलित्र (चित्र 5.6) में  $L_1 = 100 \mu\text{H}$ ,  $L_2 = 1000 \mu\text{H}$ ,  $C = 20 \text{ pF}$  तथा कुण्डलियों के मध्य अन्योन्य प्रेरण  $M = 20 \mu\text{H}$  है। ऑर्टेन्टा आवृत्ति तथा फीडबैक फ्रैक्चर का मान ज्ञात करें।

हल : प्रश्न के अनुसार  $L_1 = 100 \mu\text{H}$   $L_2 = 1000 \mu\text{H}$ ,  $M = 20 \mu\text{H}$

अतः  $L_1 + L_2 + 2M = 1140 \mu\text{H} = 1140 \times 10^{-6} \text{ H}$

$$C = 20 \text{ pF} = 20 \times 10^{-12} \text{ F}$$

$$\text{अतः अनुनाद आवृत्ति } f_r = \frac{1}{2\pi \sqrt{(L_1 + L_2 + 2M)C}}$$

$$= \frac{1}{2\pi \sqrt{1140 \times 10^{-6} \times 20 \times 10^{-12}}} = 1052 \text{ kHz}$$

फीडबैक फ्रैक्चर,  $\beta = \frac{L_1}{L_2} = \frac{100 \mu\text{H}}{1000 \mu\text{H}} = 0.1$

**प्रश्न 5 :** एक कॉलिप्ट दोलित्र (चित्र 5.8) में  $C_1 = 0.01 \mu\text{F}$ ,  $C_2 = 0.001 \mu\text{F}$  तथा  $L = 15 \mu\text{H}$ . अनुनाद आवृत्ति तथा फीडबैक फ्रैक्चर का मान ज्ञात करें।

हल : प्रश्न के अनुसार

$$C_1 = 0.01 \mu\text{F}, C_2 = 0.001 \mu\text{F}, L = 15 \mu\text{H}$$

$$C_T = \frac{C_1 C_2}{C_1 + C_2} = \frac{0.01 \times 0.001}{0.01 + 0.001} = \frac{10^{-5}}{0.011}$$

$$= 9.09 \times 10^{-4} \mu\text{F} = 9.09 \times 10^{-10} \text{ F}$$

अतः अनुनाद आवृत्ति  $f_r = \frac{1}{2\pi \sqrt{LC_T}}$

$$= \frac{1}{2\pi \sqrt{15 \times 10^{-6} \times 9.09 \times 10^{-10}}} = 1361 \text{ kHz}$$

फीडबैक फ्रैक्चर  $\beta = \frac{C_2}{C_1} = \frac{0.001}{0.01} = 0.1$

**प्रश्न 6 :** एक नैटवर्क पर 0.5 वाल्ट इनपुट लाने पर 0.025 V आउटपुट प्राप्त होती है। यदि इस नैटवर्क को किसी दोलित्र के गोपनीय नैटवर्क की फीडबैक के रूप में प्रयोग किया जाये, तो दोलन उत्पन्न करने हेतु प्रवर्धक का चूनतम गेन कितना होना चाहिये।

हल : प्रश्न के अनुसार फीडबैक नैटवर्क का गेन,

$$\beta = \frac{\text{आउटपुट वोल्टेज}}{\text{इनपुट वोल्टेज}} = \frac{0.025}{0.5} = \frac{1}{20}$$

चूंकि फीडबैक हेतु

$$A\beta = 1$$

अतः

$$A = \frac{1}{\beta} = \frac{1}{1/20}$$

⇒ अतः प्रवर्धक का चूनतम गेन,  $A = 20$

### प्रश्नावली-5

- एक टैक परिपथ में दोलन किस प्रकार प्राप्त होते हैं ?
- दोलनों के लिये बज्जेसन प्रतिबन्ध बनाइये ।
- निम्न दोलित्रों के परिपथ बनाइये तथा कार्यप्रणाली समझाइये—
  - द्युल्ड कलबटर दोलित्र
  - कॉलपिट दोलित्र
  - बीन सेतु दोलित्र
  - फैज़ शिप्ट दोलित्र
  - क्रिस्टल दोलित्र ।
- अवमानित व अनअवमानित दोलनों में अंतर समझाइये ।
- दोलित्रों के अनुप्रयोग बताइये ।
- $LC$  दोलित्रों की सीमायें बताइये ।
- एक क्रिस्टल का  $L = 3\text{ H}$ ,  $C = 0.05\text{ pF}$ ,  $R = 2\text{ k}\Omega$  तथा  $C_M = 10\text{ pF}$ . क्रिस्टल की series resonance व parallel resonance आवृत्तियों की गणना कीजिये ।
- ज्ञात :  $411\text{ kHz}$ ,  $412\text{ kHz}$
- कला-विस्थापन दोलित्र (phase shift oscillator) का परिपथ और कला विस्थापन परिपथ को कार्यप्रणाली समझाइये ।
- सामान्य प्रतिरोध संषारित बीन सेतु दोलित्र का परिपथ आरेख बनाइये तथा उसकी कार्य समझाइये ।
- बीन सेतु दोलित्र का परिपथ बनाइये तथा उसका कार्य समझाइये ।
- (a) क्रिस्टल ऑसिलेटर पर टिप्पणी लिखिये ।  
(UPBTE 2004)
- (b) उन शर्तों को बताइये जिन पर कोई प्रबल्क दोलित्र की तरह काम करने लगता है ।  
(UPBTE 2005)
- स्वच्छ परिपथ-चित्र की सहायता से क्रिस्टल दोलित्र के कार्यकारी सिद्धान्त का वर्णन कीजिये ।  
(UPBTE 2006)

## 6

### वेव शेपिंग परिपथ (WAVE SHAPING CIRCUITS)

#### § 6.1. वेव शेपिंग परिपथ (Wave Shaping Circuits) :

वह परिपथ, जो इनपुट तरंग के आकार को बॉल्ड तरंग के आकार में परिवर्तित करते हैं उन्हें वेव शेपिंग परिपथ कहते हैं ।


"Wave-shaping circuits change the shape of input waveform into waveforms of desired shape."

इंटीग्रेटर (Integrator), डिस्क्रेटर (differentiator) विल्पर (clipper), क्लैपर (Clamper) आदि परिपथ वेव शेपिंग परिपथ के उदाहरण हैं ।

इंटीग्रेटर, इनपुट तरंग का सामान्यतया कर देता है जबकि डिस्क्रेटर (differentiator), इनपुट तरंग का अवकलन कर देता है । क्लैपर परिपथ इनपुट तरंग के कुछ भाग को काट देता है, जबकि उक्त सभी परिपथ इनपुट सिग्नल का परिवर्तन करके, आउटपुट पर, इच्छित तरंग देते हैं । इन्हें वेव शेपिंग परिपथ इसलिये कहते हैं क्योंकि, यह इनपुट तरंग (waveform) का आकार परिवर्तित करने में सक्षम होते हैं । डार, टेलीविजन, कम्प्यूटर इत्यादि उपकरणों में विभिन्न तरंगों की आवश्यकता होती है । इन तरंगों को वेव शेपिंग (wave shaping) परिपथों द्वारा प्राप्त किया जा सकता है ।

#### § 6.2. विभिन्न तरंगों के प्रकार (Types of Waveforms) :

चित्र 6.1 में (a) से (h) तक विभिन्न प्रकार की तरंगें प्रदर्शित की गई हैं । नोट करें कि इनमें से साइन तरंग, वार्गाकार तरंग विशुजेल कर तरंग तथा सॉ-ट्रूथ तरंग periodic हैं, जबकि unit step, unit ramp, unit impulse, व staircase function non periodic हैं ।



(a) साइन तरंग  
चित्र 6.1—वार्गाकार तरंग

(b) वार्गाकार तरंग

हो जाती है।  $i = 0$  से तुरन्त पहले तथा  $i = 0$  के तुरन्त बाद के समय को क्रमशः  $i = 0^-$  तथा  $i = 0^+$  से प्रदर्शित किया जाता है।

आगे खण्डों में दिये गये विश्लेषण में निम्न बातों का ध्यान रखें—

(i)

संधारित की बोल्टेज में अकस्मात् परिवर्तन नहीं हो सकता अर्थात् यदि  $i = 0$  पर स्विच बद्द किया जाये (या खोला जाये) तो भी, संधारित बोल्टेज स्विच बद्द होने (या खोले जाने) के तुरन्त बाद समान रहती है अर्थात्

$$v_c(i = 0^-) = v_c(i = 0^+) = v_c(i = 0)$$

या

$$v_c(0^-) = v_c(0^+) = v_c(0) \quad \dots(6.1)$$

(ii) प्रेरक की धारा में अकस्मात् परिवर्तन नहीं हो सकता अर्थात् यदि  $i = 0$  पर स्विच बद्द किया जाये (या खोला जाये) तो भी प्रेरक धारा बद्द होने (या खोले जाने) के तुरन्त पहले तथा स्विच बद्द होने (या खोले जाने) के तुरन्त बाद समान रहती है अर्थात्


$$i_L(i = 0^-) = i_L(i = 0^+) = i_L(i = 0)$$

या

$$i_L(0^-) = i_L(0^+) = i_L(0) \quad \dots(6.2)$$

### § 6.4. RC परिपथ में ट्रांजियट प्रक्रिया (Transients in RC Circuit) :

चित्र 6.3 (a) में RC परिपथ प्रतिरूपित किया गया है तथा इसे बैटरी  $E$  के फॉस जोड़ा गया है। माना  $i = 0$  पर स्विच  $S$  को ओन कर देते हैं जिससे बैटरी  $E$  परिपथ से जुड़ जाती है तथा परिपथ को स्टेप इनपुट मिल जाता है। अतः परिपथ में धारा  $i(t)$  स्वाहित होने लगती है (कोष्ठक में




### § 6.3. ट्रांजियट प्रक्रिया (Transient Phenomenon) :

यदि किसी परिपथ, जिसमें ऊर्जा संचित करने वाले घटक (जैसे संधारित या प्रेरक) लगे हों, के ऊर्जा स्रोत का मान अकस्मात् ही परिवर्तित कर दिया जाये, तो परिपथ का ऊर्जा स्रोत (energy level) विचलित (disturb) हो जाता है।



अतः परिपथ को अपनी प्रारम्भिक स्थायी अवस्था से दूसरी स्थायी अवस्था में पहुँचने में कुछ समय लाता है। प्रारम्भिक स्थायी अवस्था के बीच का समय अंतराल, वाली थारा, ट्रांजियट थारा तथा बोल्टेज, ट्रांजियट बोल्टेज कहलाती है। ट्रांजियट्स का शाब्दिक अर्थ है शक्तिक। ऊर्जा स्रोत के मान से अकस्मात् परिवर्तन होते ही परिपथ में ट्रांजियट थारा/बोल्टेज प्रकट हो जाती है तथा कुछ समय बाद समाप्त हो जाती है। यह समय परिपथ के घटकों के मान पर निर्भर करता है।

**स्टेप इनपुट (Step input)—ट्रांजियट प्रक्रिया का अध्ययन करने हेतु परिपथ में स्टेप इनपुट (चित्र 6.2) देते हैं।**


इसके लिये समय  $t = 0$  पर परिपथ में लो रिस्विच को ऑन कर देते हैं (या एक पोजीशन से दूसरी पोजीशन पर शिफ्ट करते हैं) जिससे स्रोत बोल्टेज परिपथ में आप्लाई (apply) करते हैं।




चित्र 6.1




(c) ट्रिप्युजाकार तरंग




(e) यूनिट स्टेप फंक्शन




(b) यूनिट रैम्प फंक्शन




(d) सॉ-दूथ तरंग




(f) यूनिट स्टेप फंक्शन




(g) यूनिट रैम्प फंक्शन




(h) यूनिट स्टेप केस फंक्शन




(i) यूनिट स्टेप फंक्शन




(j) यूनिट रैम्प फंक्शन




(k) यूनिट स्टेप फंक्शन




(l) यूनिट स्टेप फंक्शन




(m) यूनिट रैम्प फंक्शन




(n) यूनिट स्टेप केस फंक्शन




(o) यूनिट रैम्प फंक्शन




(p) यूनिट रैम्प फंक्शन




(q) यूनिट स्टेप फंक्शन




(r) यूनिट स्टेप फंक्शन




(s) यूनिट रैम्प फंक्शन




(t) यूनिट स्टेप केस फंक्शन




(u) यूनिट रैम्प फंक्शन




(v) यूनिट रैम्प फंक्शन




(w) यूनिट स्टेप फंक्शन




(x) यूनिट स्टेप फंक्शन




(y) यूनिट रैम्प फंक्शन




(z) यूनिट स्टेप केस फंक्शन




(aa) यूनिट रैम्प फंक्शन




(bb) यूनिट रैम्प फंक्शन




(cc) यूनिट स्टेप केस फंक्शन




(dd) यूनिट रैम्प फंक्शन




(ee) यूनिट रैम्प फंक्शन




(ff) यूनिट स्टेप केस फंक्शन




(gg) यूनिट रैम्प फंक्शन




(hh) यूनिट रैम्प फंक्शन




(ii) यूनिट स्टेप केस फंक्शन




(jj) यूनिट रैम्प फंक्शन




(kk) यूनिट रैम्प फंक्शन




(ll) यूनिट स्टेप केस फंक्शन




(mm) यूनिट रैम्प फंक्शन




(nn) यूनिट रैम्प फंक्शन




(oo) यूनिट स्टेप केस फंक्शन




(pp) यूनिट रैम्प फंक्शन




(qq) यूनिट रैम्प फंक्शन




(rr) यूनिट स्टेप केस फंक्शन




(ss) यूनिट रैम्प फंक्शन




(tt) यूनिट रैम्प फंक्शन




(uu) यूनिट स्टेप केस फंक्शन




(vv) यूनिट रैम्प फंक्शन




(ww) यूनिट रैम्प फंक्शन




(xx) यूनिट स्टेप केस फंक्शन




(yy) यूनिट रैम्प फंक्शन




(zz) यूनिट रैम्प फंक्शन




(aa) यूनिट स्टेप केस फंक्शन




(bb) यूनिट रैम्प फंक्शन




(cc) यूनिट रैम्प फंक्शन




(dd) यूनिट स्टेप केस फंक्शन




(ee) यूनिट रैम्प फंक्शन




(ff) यूनिट रैम्प फंक्शन




(gg) यूनिट स्टेप केस फंक्शन




(hh) यूनिट रैम्प फंक्शन




(ii) यूनिट रैम्प फंक्शन




(jj) यूनिट स्टेप केस फंक्शन




(kk) यूनिट रैम्प फंक्शन




(ll) यूनिट रैम्प फंक्शन




(mm) यूनिट स्टेप केस फंक्शन




(nn) यूनिट रैम्प फंक्शन




(oo) यूनिट रैम्प फंक्शन




(pp) यूनिट स्टेप केस फंक्शन




(qq) यूनिट रैम्प फंक्शन




(rr) यूनिट रैम्प फंक्शन




(ss) यूनिट स्टेप केस फंक्शन




(tt) यूनिट रैम्प फंक्शन




(uu) यूनिट रैम्प फंक्शन




(vv) यूनिट स्टेप केस फंक्शन




(ww) यूनिट रैम्प फंक्शन




(xx) यूनिट रैम्प फंक्शन




(yy) यूनिट स्टेप केस फंक्शन



(zz) यूनिट रैम्प फंक्शन



(aa) यूनिट रैम्प फंक्शन



(bb) यूनिट स्टेप क

## समीकरण 6.1 के अनुसार

इंगित करता है कि यह धारा, समय के साथ परिवर्तित होती है, अर्थात् इसका मान समय पर निर्भर करता है।

धारा  $i$  (i) संधारित  $C$  को ओवेशित करती है। यदि समय  $t$  पर संधारित में आवेश  $q(t)$  मान लिया जाये तो—

जहाँ ५.(c) समय  $t$  पर संधारित के फ्लौस बोल्टेज है।  
अतः परिपथ में प्रवाहित धारा,

$$q(t) = C v_c(t)$$

$$i(t) = \frac{dq(t)}{dt} = \frac{d}{dt} \{C v_c(t)\} = C \frac{dv_c(t)}{dt} \quad \dots(i)$$

$$i(t) + v_c(t) = E \quad \dots(ii)$$

$$v_R(t) + v_c(t) = E$$

चूंकि

$$i(t) \cdot R + v_c(t) = E$$

$$i(t) \cdot R + v_c(t) = E \quad \dots(iii)$$

$i(t)$  का मान समीकरण (ii) समीकरण (iii) में रखने पर—

$$RC \frac{dv_c(t)}{dt} + v_c(t) = E$$

$$\frac{dv_c(t)}{dt} + \frac{v_c(t)}{RC} = \frac{E}{RC} \quad \dots(iv)$$

समीकरण (iv) डिफ्रैनियल समीकरण (Differential equation) है, जिसका हल करके  $v_c(t)$  का मान ज्ञात किया जा सकता है।

समीकरण (iv) का इटोमेटिंग फैटर (I.F)—

$$e^{\int \frac{1}{RC} dt} = e^{t/RC}$$

अतः समीकरण (iv) का हल\*

$$v_c(t) \cdot e^{t/RC} = \int \frac{E}{RC} \cdot e^{t/RC} \cdot dt + K$$

$$v_c(t) e^{t/RC} = \frac{E}{RC} \int e^{t/RC} dt + K$$

$$v_c(t) e^{t/RC} = \frac{E}{RC} \cdot \frac{e^{t/RC}}{1/RC} + K$$

$$\text{अतः } v_c(t) = E + K e^{-t/RC} \quad \dots(v)$$

$$v_c(t = 0^-) = v_c(t = 0^+) = v_c(t = 0) \\ \text{चूंकि } t = 0 \text{ पर (अर्थात् प्रारम्भ में) संधारित के फ्लौस बोल्टेज शून्य थी। \\ \text{अतः समीकरण (v) में } t = 0 \text{ रखने पर—}$$

$$v_c(t = 0) = E + K e^0 \\ 0 = E + K$$

$$K = -E$$

$$\dots(vi)$$

$$v_c(t) = E (1 - e^{-t/RC}) \quad \dots(6.3)$$

स्थायी अवस्था (steady state) में संधारित के फ्लौस बोल्टेज ( $V_{ss}$ ) का मान समीकरण 6.3 में  $t = \infty$  डाल कर निकाला जा सकता है। अतः

$$V_{ss} = v_c(t = \infty) = E (1 - e^{-\infty}) \\ = E \quad \dots(vii)$$

अर्थात् स्थायी अवस्था में संधारित बोल्टेज  $E$  तक ओवेशित हो जाता है।

समीकरण 6.3, स्विच  $S$  के आँह होने के पश्चात् संधारित बोल्टेज  $v_c(t)$  को प्रदर्शित करती है, इसमें  $E$  स्थानी आवस्था बोल्टेज तथा  $-E e^{-t/RC}$  दोषियंट बोल्टेज है।

चित्र 6.3 (b) में  $v_c(t)$  का याद प्रदर्शित किया गया।  
परिपथ की धारा  $i(t)$  का मान निम्न प्रकार से प्राप्त कर सकते हैं:

$$i(t) = C \frac{dv_c(t)}{dt} = C \frac{d}{dt} [E - E e^{-t/RC}]$$

$$= C \left[ 0 - E \left( -\frac{1}{RC} \right) \cdot e^{-t/RC} \right]$$

$$\text{अतः } i(t) = \frac{E}{R} e^{-t/RC} \quad \dots(6.4)$$

स्विच ऑन (Switch on) करने के तुरन्त बाद ( $t = 0^+$ ) पर धारा का मान,

$$i(t = 0) = \frac{E}{R} e^0 = \frac{E}{R}$$

स्थायी अवस्था में धारा का मान,

$$i_{ss} = i(t = \infty) = \frac{E}{R} e^{-\infty} = 0 \quad \dots(viii)$$

समीकरण 6.4 का plot (अर्थात् धारा तथा समय के मध्य प्राप्त) चित्र 6.3 (c) में प्रदर्शित किया जाता है।


समीकरण 6.3 (तथा उसके plot चित्र 6.3 (b)) तथा समीकरण 6.4 (तथा उसके plot चित्र 6.3 (c)) को देखकर निम्न बातें साझे होती हैं—

- (i) स्विच को ऑन करने के तुरन्त बाद (अर्थात् अक्सात्) कैरेसिटर बोल्टेज में परिवर्तन नहीं होता ( $v_c(0^-) = v_c(0^+) = 0$ )।

(ii) स्विच को आंत करने के तुरन्त बाद चार्जिंग धारा प्रारम्भ होती है ( $i(0) = \frac{E}{R}$ ) । यह धारा कैपेसिटर को चार्ज करने लाती है (समीकरण 6.3) जिससे कैपेसिटर बोल्टेज बढ़ने लाती है ।

(iii) जैसे-जैसे कैपेसिटर बोल्टेज बढ़ने लाती है (चित्र 6.3 (b)), चार्जिंग धारा का मान कम होने लगता है ।

(iv) कैपेसिटर के चार्जिंग की गति  $R$  तथा  $C$  का गुणनफल (अर्थात्  $RC$ ) पर निर्भर करती है अर्थात् यदि  $R$  तथा  $C$  का गुणनफल जितना कम होगा, चार्जिंग उतनी ही तीव्र गति से (अर्थात् कम समय में) होगी ।  $RC$  के दो मानों पर चित्र 6.4 में कैपेसिटर की चार्जिंग दिखाई गई है ।  $R$  गुणनफल को तथा  $C$  के गुणनफल को परिपथ का समय नियतांक (time constant) कहा जाता है (ध्यान दें कि  $RC$  गुणनफल की विमा (dimension) समय की विमा के समान होती है अर्थात्  $RC$  की विमा  $[T]$ )



चित्र 6.4—कैपेसिटर की चार्जिंग पर परिपथ के time constant  $RC$  का प्रभाव

एक समय नियतांक अर्थात्  $t = RC$  (one time constant) के पश्चात् संधारित बोल्टता का मान (समीकरण 6.3 में  $t = RC$  डालने पर),

$$v_c(t = RC) = E (1 - e^{-\frac{RC}{RC}}) = E (1 - e^{-1}) = 0.632 E$$

अर्थात् एक time constant के पश्चात् संधारित अपने चार्जिंग बोल्टेज का 63.2 % चार्ज हो जाता है । तालिका 6.2 में समय नियतांकों के विभिन्न मानों पर संधारित बोल्टेज की गणना की हुई थी अब दें कि  $e^{-1} = 0.368$ ,  $e^{-2} = 0.135$ ,  $e^{-3} = 0.05$  तथा  $e^{-4} = 0.02$  ।

### तालिका 6.1

Time	Capacitor voltage $v_c(t) = E (1 - e^{-t/RC})$	Current $i_c(t) = \frac{E}{R} e^{-t/RC}$
$RC$ (one time constant)	$0.632E$	$0.368 \frac{E}{R}$
$2RC$ (two time constants)	$0.865E$	$0.135 \frac{E}{R}$
$3RC$ (three time constants)	$0.950E$	$0.05 \frac{E}{R}$
$4RC$ (four time constants)	$0.98E$	$0.02 \frac{E}{R}$

(vi) तालिका 6.1 से स्टड है कि तीन या चार समय नियतांक बाद कैपेसिटर लगभग पूर्णतः चार्ज हो जाता है तथा चार्जिंग धारा लगभग समाप्त हो जाती है ।

(vii) नोट करें कि स्विच को आंत करने के बाद परिपथ में प्रवाहित धारा उसकी दौरियां धारा  $I_s$  तथा इसका अवस्था  $I_{ss}$  धारा का योग होती है ।

$$i(t) = I_{ss} + I_t$$

चूंकि समीकरण 6.4 के अनुसार  $i(t) = \frac{E}{R} e^{-t/RC}$

समीकरण (viii) के अनुसार  $I_{ss} = 0$

$$\text{अतः दौरियां धारा } I_t = i(t) - I_{ss} = \frac{E}{R} e^{-t/RC} - 0$$

$$I_t = \frac{E}{R} e^{-t/RC} \quad \dots(6.5)$$

इसी प्रकार समीकरण (6.3) व समीकरण (vii) की सहायता से दौरियां धारा कैपेसिटर वोल्टेज के मान की गणना की जा सकती है ।

$$V_t = v_c(t) - v_s = E (1 - e^{-t/RC}) - E \quad \dots(6.6)$$

सह है कि यदि  $t \rightarrow \infty$  तो  $V_t \rightarrow 0$  तथा  $I_t \rightarrow 0$ , अर्थात् कुछ समय पश्चात् दौरियां धारा वोल्टेज तथा धाराएँ खत्ते समाप्त हो जाती हैं ।

संधारित का अनावश्यन (Discharging of capacitor)—चित्र 6.5 (a) का अध्ययन कीजिये । मान लीजिये कि स्विच काफी समय से स्थिति (Position 1) पर है । अतः संधारित पूर्णतः आवैश्यक है तथा धारा में है । अतः उसके एकोस वोल्टेज  $E$  है तथा धारा शून्य है । अर्थात्

$$v_c(t = 0^-) = E$$

$$i_c(t = 0^-) = 0$$

(चूंकि  $t = 0$  पर स्विच की पोजीशन चैंबर की जाती है, अतः  $t = 0^-$  स्विच के पोजीशन चैंबर होने से हुरन पहले की स्थित दर्शाता है) । अब यदि  $t = 0$  पर स्विच की स्थिति Position 2 पर लायी जाये तो, वैसे  $E$  परिपथ से हट जायेगी तथा संधारित अनावैश्य होने लगेगा । परिपथ में अनावैश्य धारा  $i(t)$  प्रवाहित होने लगेगी । परिपथ में (पोजीशन 2 की स्थिति में) किरचाफ बोल्टेज नियम लाने पर—

$$v_R(t) + v_c(t) = 0 \quad \dots(i)$$

$$i(t) R + v_c(t) = 0 \quad \therefore \quad v_R(t) = i(t) R$$

$$RC \cdot \frac{dv_c(t)}{dt} + v_c(t) = 0 \quad \therefore \quad i(t) = C \frac{dv_c(t)}{dt}$$

$$\frac{dv_c(t)}{dt} = -\frac{v_c(t)}{RC}$$

...(ii)

समीकरण (ii) का अवकलन (integration) करने पर—

$$\log v_c(t) = -\frac{t}{RC} + K \quad \dots(iii)$$

$t = 0^-$  पर संधारित के एक्स वोल्टेज (voltage) का मान  $E$  था।  
अतः समीकरण 6.1 के अनुसार

$$v_c(t = 0^+) = v_c(t = 0^-) = v_c(t = 0) = E$$

समीकरण (iii) में  $v_c(t = 0) = E$  डालने पर—

$$\log E = +K$$

$K$  का मान समीकरण (iii) में डालने पर—

$$\log v_c(t) = -\frac{t}{RC} + \log E$$

$$\log v_c(t) - \log E = -\frac{t}{RC}$$

$$\log \frac{v_c(t)}{E} = -\frac{t}{RC}$$

$$\frac{v_c(t)}{E} = e^{-t/RC}$$

$$v_c(t) = E e^{-t/RC} \quad \dots(6.7)$$


अतः अनावेशन धारा,  $i(t) = C \frac{dv_c(t)}{dt} = C \frac{d}{dt}(E e^{-t/RC})$

$$= E \left(-\frac{1}{R}\right) e^{-t/RC}.$$

$$i(t) = -\frac{E}{R} e^{-t/RC}. \quad \dots(6.8)$$

अतः

समीकरण 6.7 व 6.8 को क्रमशः चित्र 6.5(b) व 6.5(c) में लाठं किया गया है।



(a) संधारित का अनावेशन

चित्र 6.5

समीकरण 6.7 (चित्र 6.5(b)) व समीकरण 6.8 (चित्र 6.5(c)) से निम्न बाते स्पष्ट हैं—  
(i) स्विच की पाजीशन चेंज करने के पश्चात कैपेसिटर वोल्टेज में अकस्मात परिवर्तन नहीं होता।

(ii) स्विच की पोजीशन चेंज करते ही हिस्तार्ड धारा प्रावित होने लगती है तथा कैपेसिटर डिस्चार्ज होने लगता है (अर्थात कैपेसिटर कम वोल्टेज होने लगती है)।

(iii) कैपेसिटर की हिस्तार्डिंग की गति समय नियतांक (time constant)  $RC$  पर निर्भक होती है। यदि time constant कम होगा, तो हिस्तार्डिंग उतनी ही कम समय में (अर्थात fast) होगी।

एक समय नियतांक के पश्चात कैपेसिटर वोल्टेज (समीकरण 6.5 में  $t = RC$  डालने पर)

$$v_c(t = RC) = E e^{-\frac{RC}{RC}} = E e^{-1} = 0.368 E$$

अर्थात एक time constant के पश्चात कैपेसिटर अधिकतम वोल्टेज  $E$  का 36.8% डिस्चार्ज हो जाता है। तीन या चार time constant में कैपेसिटर लगभग पूर्णतः डिस्चार्ज हो जाता है, अर्थात उसकी वोल्टेज लागभा शून्य हो जाती है तथा हिस्तार्ड धारा भी बंद हो जाती है (चित्र 6.5 (b) तथा 6.5 (c))।

#### अध्यात्म प्रश्न

- (i) स्विच कीजिये कि  $RC$  की विमा [J] होती है।  
(ii) एक  $RC$  परिपथ चित्र 6.3(a) की भाँति संयोजित है ( $R = 1\text{k}\Omega, C = 22\mu\text{F}$ ) तथा  $E = 10\text{V}$ —

- (a) यदि  $t = 0$  पर स्विच को बंद किया जाये तो  $t = 44\mu\text{s}$  पर कैपेसिटर बंद हो जायेगा।

(b) यदि  $t = 220\mu\text{s}$  पर स्विच को बंद किया जाये तो  $t = 264\text{s}$  पर कैपेसिटर बंद हो जायेगा।

- (c) यदि स्विच को  $t = 500\mu\text{s}$  पर बंद किया जाये तो  $t = 510\mu\text{s}$  पर कैपेसिटर बंद हो जायेगा।

- (iii) एक श्रीणु  $RC$  परिपथ में,  $R_1 = 10\text{k}\Omega, C_1 = 22\mu\text{F}$  तथा  $R_2 = 1\text{k}\Omega$  तथा  $C_2 = 1\mu\text{F}$ । यदि इन दोनों  $RC$  परिपथ के कैपेसिटरों को 10 व्ही बैटरी द्वारा चार्ज किया जाता है तो इनके कैपेसिटरों को 95% चार्ज होने में कितना-कितना समय लोगा? कौन सा कैपेसिटर जल्दी चार्ज होगा तथा क्यों? (संकेत :  $RC$  परिपथ में  $C$  को 95% चार्ज होने में 3-time constants के बाराबर समय लगता है (तालिका 6.1)।

§ 6.5.  $RL$  परिपथ में ट्रांजिस्टर प्रक्रिया (Transients in  $RL$  Circuit) :

चित्र 6.6 (a) में  $RL$  परिपथ दिखाया गया है तथा श्रेणी क्रम में बैटरी  $E$  संयोजित की गयी है।

माना, स्विच को ऑन करने के पश्चात परिपथ में धारा  $i(t)$  प्रावित होने लगती है।

प्रेरक पर उत्सर्व वोल्टेज,

$$v_L(t) = \frac{L di(t)}{dt} \quad \dots(i)$$

$$v_R(t) = i(t) R \quad \dots(ii)$$


समीकरण (v) में  $t = 0^-$  पर  $i(t) = 0$  डालने पर—

$$0 = \frac{E}{R} + k \cdot e^0 \quad \text{या} \quad K = -\frac{E}{R} \quad (\because e^0 = 1)$$

$K$  का मान समीकरण (v) में डालने पर—

$$i(t) = \frac{E}{R} [1 - e^{-(RL)t}] \quad \dots(6.9)$$

(a)  $RL$  परिपथ में स्टेप इनपुट देना  
( $t = 0$  पर स्विच को कर्णोज करके)



(b)  $RL$  परिपथ में धारा

चित्र 6.6

(c) प्रेरक पर उत्सर्व बोल्ट्टा

चित्र 6.6

परिपथ में किर्कोफ वोल्टेज नियम लागें पर—

$$E = v_R(t) + v_L(t)$$

$$E = i(t)R + \frac{L di(t)}{dt} \quad \dots(iii)$$

$$\frac{di(t)}{dt} + \frac{R}{L} i(t) = \frac{E}{L} \quad \dots(iv)$$

डिफ़ेरिशियल समीकरण (iv) का इन्टीग्रेटिंग फैक्टर (I.F),

$$e^{\int \frac{R}{L} dt} = e^{(RL)t}$$

अतः समीकरण (iv) का हल—

$$i(t) e^{(RL)t} = \int \frac{E}{L} e^{(RL)t} dt + K$$

$$i(t) e^{(RL)t} = \frac{E}{L} \frac{e^{(RL)t}}{RL} + K$$

$$i(t) e^{(RL)t} = \frac{E}{R} + K e^{(-RL)t} \quad \dots(v)$$

प्रेरक में धारा का मान अकस्मात् नहीं बदल सकता (समीकरण 6.2 देखें) अर्थात् स्विच आँकड़े से पहले धारा का मान शून्य था तो स्विच आँकड़े के तुरन्त बाद भी धारा का मान शून्य होगा । अतः

$$i(t = 0^-) = i(t = 0^+) = 0$$

धारा का स्थायी अवस्था में मान (steady state voltage)

$$I_{ss} = i(t = \infty) = \frac{E}{R} (1 - e^{-\infty}) = \frac{E}{R} \quad \dots(vi)$$

अतः धारा,  $i = 0$  से ग्राफ़ होकर अन्तः  $i = \frac{E}{R}$  पर पहुँच जाती है।

धारा तथा समय के मध्य याद चित्र 6.6 (b) में प्रदर्शित किया गया है।

$$\text{प्रेरक के एकौस बोल्ट्टा, } v_L(t) = L \frac{di(t)}{dt} = L \frac{d}{dt} \left( \frac{E}{R} (1 - e^{-(RL)t}) \right)$$

अतः

$$v_L(t) = E e^{-(RL)t} \quad \dots(6.10)$$

इसको चित्र 6.6 (c) में प्रदर्शित किया गया है। समय स्थिरांक (Time constant)—इस परिपथ के समय स्थिरांक  $T$  का मान,

$$T = \frac{L}{R}$$

यह समय का वह मान है जिसमें ट्रॉजियट बढ़कार धारा शून्य से आपने आधिकतम मान का 67% हो जाती है।

$\frac{L}{R}$  की विमा समय की विमा के समान होती है

$$\left[ \frac{L}{R} \right] = [T]$$

समीकरण 6.9 (तथा उसके लाउट चित्र 6.6 (b)) तथा समीकरण 6.10 (तथा उसके लाउट चित्र 6.6 (c)) को देखकर निम्न बातें स्पष्ट होती हैं—

(i) स्विच का आँकड़े के तुरन्त बाद (अर्थात् अकस्मात्) इंडक्टर धारा में परिवर्तन नहीं होता ( $i_L(0^-) = i_L(0^+) = i_L(0) = 0$ )।

(ii) परिपथ में प्रवाहित ट्रॉजियट धारा (समीकरण 6.9 व समीकरण (vi) की सहायता से)।

$$I_t = i(t) - I_{ss} = \frac{E}{R} (1 - e^{-(RL)t}) - \frac{E}{R} \quad \dots(iii)$$

$$I_t = -\frac{E}{R} e^{-RLt} \quad \dots(6.11)$$

यदि  $t \rightarrow \infty$ ,  $I_t \rightarrow 0$ , अर्थात् कुछ


$$i_2(t) = E/R (1 - e^{-(\frac{R}{L_2})t}) \quad \text{समय पश्चात ट्रॉजियट धारा मृत हो जाती है।}$$

$$(iii) \quad \text{धारा को अपने अधिकतम मान तक पहुँचने के लाने वाला}$$

$$\text{समय परिपथ के समय, time constant का प्रभाव}$$


नियतांक पर निर्भर करता है, अर्थात्  $\frac{L}{R}$  का मान कम होने पर धारा को अपने अधिकतम मान पर पहुँचने में कम समय लगता है (चित्र 6.7)।

लघुपथित धारा (Short Circuit Current)—यदि किसी  $RL$  परिपथ में धारा का मान  $E/R$  हो (चित्र 6.8 (a)) (अर्थात् विच्च कोणी समय से पोजीशन 1 पर हो) तथा परिपथ को  $t = 0$  पर परिपथ को लघुपथित कर दिया जाये (अर्थात् विच्च को पोजीशन 1 से 2 पर कर दिया जाये) तो परिपथ में प्रवाहित लघुपथित धारा का मान, KVL (Kirchoff के बोल्टज नियम) की सहायता से निकाला जा सकता है—



- (a) स्विच्च की पोजीशन को 1 से 2 पर करके  $RL$  परिपथ को लघुपथित करना

चित्र 6.8



(b) लघुपथित धारा

- (c) स्विच्च की पोजीशन को 1 से 2 पर करके  $RL$  परिपथ को लघुपथित करना

परिपथ में KVL लगाने पर—

$$L \frac{di(t)}{dt} + i(t) \cdot R = 0$$

$$\frac{di(t)}{i(t)} = -\frac{R}{L} dt$$

... (i)

समाकलन करने पर—

$$\log i(t) = -\frac{R}{L} t + K$$

चूंकि

$$i(t = 0^+) = \frac{E}{R}$$

अतः

$$i(t = 0^+) = i(t = 0^-) = i(t = 0) = \frac{E}{R}$$

$$i = 0 \text{ पर } i(t) = \frac{E}{R} \text{ डालने पर—}$$

$$\log \frac{E}{R} = K$$

$K$  का मान समीकरण (i) में रखने पर—

$$\log i(t) = -\frac{R}{L} t + \log \frac{E}{R}$$

$$\log \frac{i(t)}{E/R} = -\frac{R}{L} t$$

$$i(t) = \frac{E}{R} e^{-(RL)t}$$

इस समीकरण को चित्र 6.8 (b) में बनाया (plot) किया गया है।

### अन्यास प्रण

(a) स्टिंड कीजिये छि  $\frac{L}{R}$  की विद्या [ $T$ ] होती है।

(b) एक  $RL$  परिपथ चित्र 6.6 (a) की भाँति संयोजित है ( $R = 1 \text{ k}\Omega, L = 2 \text{ mH}$  तथा  $E = 10 \text{ V}$ ) यदि  $t = 50 \mu\text{s}$  पर विच्च को बढ़ दिया जाता है तो परिपथ में प्रवाहित धारा का मान ज्ञात कीजिये—

- (i)  $t = 52 \mu\text{s}$  पर  
(ii)  $t = 53 \mu\text{s}$  पर  
(iii)  $t = 54 \mu\text{s}$  पर।

### § 6.6. डिफरेंटियोटिंग तथा इंटीग्रेटिंग परिपथ (Differentiating and Integrating Circuits) :

अवकलन परिपथ (Differentiating circuit) — वह होता है जिसका आवट्यूट सिग्नल, इनपुट सिग्नल के अवकलन (differential) के समानुपाती होता है। दूसरे शब्दों में, हम कह सकते हैं कि आवट्यूट सिग्नल इनपुट सिग्नल के ग्राल (slope) के समानुपाती होता है अर्थात्

$$v_0 = K \frac{dv_i}{dt}$$

इन्टीग्रेटिंग परिपथ (Integrating circuit) वह होता है जिसका आवट्यूट सिग्नल, इनपुट सिग्नल के समाकलन (Integral) के समानुपाती होता है अर्थात्

$$v_0 = K \int v_i dt$$

"In differentiating circuit, output is proportional to differential of the input signal while in integrating circuit, output is proportional to the integral of the input signal."

### § 6.7. RC डिफरेंटिंग परिपथ (RC Differentiating Circuit) :

RC डिफरेंटिंग (Differentiating) परिपथ चित्र 6.9 में प्रदर्शित किया गया है, जिसमें प्रतीरोध तथा संधारित ब्रेणी क्रम में जुड़े हैं। इस परिपथ में आवट्यूट, प्रतीरोध  $R$  के एकोस भाल की जा रही है। माना कि इनपुट एक periodic तरंग है जिसका ताइम परिपथ  $T_P$  है। यदि संधारित  $C$  पर आवेदा गया जाये तो संधारित पर बोल्टेज,

$$v_c = \frac{q}{C}$$

$$\text{या } v_c = \frac{1}{C} \int i dt \quad [\because q = \int i dt]$$

$$\text{प्रतीरोध } R \text{ के एकोस बोल्टेज, } v_R = iR$$

$$\text{इनपुट लूप (loop) पर बोल्टेज नियम } v_i = v_c + v_R \quad \text{या} \quad v_i = \frac{1}{C} \int i dt + iR$$

$$\text{लगाने पर—}$$

$$v_i = v_c + v_R \quad \text{या} \quad v_i = \frac{1}{C} \int i dt + iR$$

यदि परिपथ का समय स्थिरांक  $RC$  इनपुट वोल्टेज के समय काल (time period) की तुलना में कम है (अर्थात्  $(RC < T_p)$ ) तो संधारित तर्ब गति से आवेशित तथा अनावेशित होगा। इससे उक्त समीकरण का पहला पर  $\left(\frac{1}{C} \int i dt\right)$  अधिक प्रभावी होगा। अतः

$$v_i = \frac{1}{C} \int i dt \quad (\therefore \frac{1}{C} \int i dt >> iR)$$

$$Cv_i = \int i dt$$

या

उक्त समीकरण के दोनों साइड (sides) को अवकलित (differentiate) करने पर—

$$\begin{aligned} C \frac{dv_i}{dt} &= \frac{d}{dt} \left( \int i dt \right) \\ C \frac{dv_i}{dt} &= i \end{aligned}$$

$$i = C \frac{dv_i}{dt}$$

चूंकि आउटपुट प्रतिरोध पर ली जा रही है ( $v_0 = v_R$ ), अतः

$$v_0 = iR = RC \frac{dv_i}{dt}$$

अतः

इस प्रकार आउटपुट सिग्नल, वोल्टेज के अवकलन के समानुभावी है। इसलिये इस परिपथ को डिफ़ेरेंशिटिंग परिपथ (differentiating circuit) कहते हैं।

(i) यह परिपथ डिफ़ेरेंशिटिंग परिपथ के विषय में निम्न बातें महत्वपूर्ण हैं—

मान इनपुट तर्ब के time period  $T_p$  की तुलना में काफी कम हो ( $RC << T_p$ )। इसके साथ-साथ यह भी आवश्यक है कि परिपथ के time constant  $RC$  का values proper होंगी। यह आवश्यक है कि परिपथ के time constant  $RC$  का कैमेसिटर  $C$  का प्रतिशत  $X_C$  ( $X_C = \frac{1}{2\pi f C}$ ), प्रतिरोध  $R$  के मान के 10 जून या अधिक होना चाहिये।



(ii) यदि इस परिपथ पर d.c. (अर्थात् constant input) दी जाये, तो आउटपुट zero होगा। (constant का differential  $v_i$  zero होता है)।

(iii) यदि इस परिपथ को sine wave input दी जाये तो आउटपुट पर cosine wave (अर्थात्  $90^\circ$  के फेज शिफ्ट) आप होंगी।

(iv) इसको square wave input देने पर sharp narrow pulses (अर्थात् spikes) अर्थात् तुकीली तरों प्राप्त होंगी।

(v) (चित्र 6.10)।

चर्चाकार तरंग इनपुट (Square Wave Input)—यदि एक  $RC$  डिफ़ेरेंशिटर पर चर्चाकार है, तो संधारित लघुपथ की तरह व्यवहार करता है।



प्रतिवर्तन नहीं हो सकता (समीकरण 6.1)), अतः

$$v_i = v_c + v_R$$

$$\Delta v_i = \Delta v_c + \Delta v_R$$

$$\Delta v_c = 0$$

अतः

$$\Delta v_R = \Delta v_i$$

$$\Delta v_R = V - (-V) = 2V$$

चूंकि आउटपुट प्रतिरोध  $R$  के फ़ॉस्ट घटने लेते हैं, अतः आउटपुट पर + 2V वोल्टेज प्राप्त होती है।

अब संधारित आवेशित होना आवश्यक करता है, अतः

संधारित के फ़ॉस्ट वोल्टेज बढ़ने लगती है। इसलिये प्रतिरोध के फ़ॉस्ट आउटपुट घटने लाती है। जब संधारित पूर्णतः आवेशित हो जाता है, तो

प्रतिरोध के फ़ॉस्ट वोल्टेज शून्य हो जाती है, अतः शून्य आउटपुट प्राप्त होती है। यदि वोल्टेज + V से - V की ओर जाती है तो, शून्य में संधारित लघुपथ की तरह व्यवहार करता है; आउटपुट - 2V प्राप्त होती है।

(iv) संधारित आवेशित हो जाने के कारण कुछ समय बाद आउटपुट शून्य हो जाती है। यदि समय स्थिरांक ( $RC$ ) का मान इनपुट तरंग के समय काल  $T_p$  (time period) से अल्पत अल्पत कम कर दिया जाये, संधारित बहुत जल्दी आवेशित हो जाता है तथा आउटपुट पर तुकीली तरंगे (spikes) प्राप्त होती है (चित्र 6.11 (c))।

अतः यह परिपथ डिफ़ेरेंशिटर की भाँति कार्य करता है।

(v) यदि इस परिपथ पर d.c. (अर्थात् constant input) दी जाये, तो आउटपुट zero होगा। (constant का differential  $v_i$  zero होता है)।

### § 6.8. $RC$ इन्टीग्रेटिंग परिपथ (RC Integrating Circuit) :

यदि एक  $RC$  परिपथ में आउटपुट संधारित के फ़ॉस्ट ली जाये तो परिपथ इन्टीग्रेटर (Integrator) की तरह कार्य करता है (चित्र 6.12)।

यदि इस परिपथ को टाइम परियड  $T$  का इनपुट वोल्टेज देने पर  $v_i$  दी जाये तो परिपथ में किरणाक वोल्टेज नियम लागते हैं—



### 8.6.10. RL इंटीग्रेटिंग परिपथ (RL Integrating Circuit):

यदि एक RL परिपथ में आउटपुट श्रीतोप के फॉर्म सी जाये, तो परिपथ हॉलोइंट्रेटर (integrator) की तरह कार्य करता है (विषय 6.15)। यह परिपथ तभी अच्छी हॉलोइंट्रेटर की तरह कार्य करता है जब उसमें वोल्टेज वोल्टेज नियम संगत होता है।

परिपथ के time constant  $\frac{L}{R}$  का मान इन्यूट तरीके के time period  $T_p$  के मान की तुलना में बहुत अधिक हो ( $\frac{L}{R} \gg T_p$ )।

परिपथ में विद्युत वोल्टेज नियम संगत हो—

$$v_t = L \frac{di}{dt} + iR$$

$$\frac{v_t}{R} = \frac{L}{R} \frac{di}{dt} + i \quad \dots (i)$$

विषय 6.15—RL इंटीग्रेटर

यदि परिपथ के समय स्थिरांक  $L/R$  का मान input waveform के time period से बहुत अधिक है ( $\frac{L}{R} \gg T_p$ ) तो उक्त मानकरण के RHS से द्वितीय पर को प्रणाली पर की तुलना में नगर्य मान संकेत है। अतः

$$\frac{v_t}{R} = \frac{L}{R} \frac{di}{dt}$$

या

समीकरण (ii) की दोनों तरफ को समाकृति करने पर—

$$\int \frac{v_t}{L} dt = \int di$$

या

$$\frac{v_t}{L} dt = di$$

समीकरण (iii) की दोनों तरफ को समाकृति करने पर—

$$\int \frac{v_t}{L} dt = \int di$$

अतः आउटपुट वोल्टज  $R$  के फॉर्म सी जाये है ( $v_0 = v_R$ )।

अतः आउटपुट वोल्टज  $v_0 = iR = \frac{R}{L} \int v_t dt$

अर्थात्

वोल्ट आउटपुट, इनपुट के integral के समानुपाती होती है, अतः इसे हॉलोइंट्रेटिंग परिपथ कहते हैं।

### 8.6.11. विल्पर सर्किट (Clipper Circuits):

विल्पर करने वाले अस्थि वाक्यां। विल्पर वह परिपथ होते हैं जो इनपुट सिग्नल के कुछ भागों को विल्पर कर देते हैं और अस्थि काट देते हैं। इनपुट का रेषेप भाग आउटपुट पर जो का तो भाग हो जाता है। दूसरी ओर ट्रांजिस्टर का प्रयोग करके विल्पर परिपथ बास्तविक होते हैं। विल्पर दो प्रकार के होते हैं—


1. ब्लॉकिंग विल्पर—इस प्रकार के विल्पर परिपथ में हायेंड लोड के बोल्ड इनपुट में तब होते हैं।
2. स्लायनर विल्पर—इस प्रकार के विल्पर परिपथ में हायेंड लोड के स्लायनर बास्तव में तो होते हैं।

"The circuit with which the waveform is shaped by removing (or clipping) a portion of applied wave is known as clipper or Limiter circuit."


आदर्श डायोड (Ideal diode)—विल्पर (clipper) परिपथ का अध्ययन करने से पहले हम जानते हैं कि डायोड में वालन (conduction) तभी होता है जब उसके फॉर्म फ्रार्वर्ड वोल्टेज (forward voltage) का मान वोल्टेजल बीम्बर (potential barrier) वर्गमेत्रियम हायेंड के लिये 0.3 V तक प्रिंटिंग्स इन्डस्ट्रीज के लिये 0.7 V) से अधिक हो जाता है। हम यह दी जानते हैं कि फ्रार्वर्ड वोल्टेज वर्ग (forward voltage region) में यह डायोड का श्रीतोप अवलोकन करता है जब तथा विवरण वायस में उसका श्रीतोप बहुत अधिक हो जाता है।

एक आदर्श डायोड (विषय 6.16) वह होता है जो फ्रार्वर्ड वोल्टेज में उसका श्रीतोप बहुत कम हो जाता है तथा विवरण वायस में उसका श्रीतोप बहुत अधिक हो जाता है। इसे ही डायोड का श्रीतोप रूप्य हो जाता है।

यह अस्थि वोल्ट वोल्टेज से अधिक होता है तथा उसमें धारा व्याप्ति होने साथी है।



(a)



(b)

विल्पर परिपथ का विस्तरण करने हेतु कुछ महत्वपूर्ण बातें (Some important points regarding analysis of clipper circuits)—

मैंने देखा है कि यहाँ को विल्पर परिपथ का परिपथानी समझने में अस्थित कठिनाई होती है। वास्तव में, इन परिपथों का अध्ययन उतना कठिन नहीं है, कुछ बातें का भाव रखना आवश्यक है।

विल्पर परिपथ का विस्तरण करने हेतु निम्न बातें ध्यान रखें—

- (i) सर्वप्रथम यह देखें कि यदि डायोड कारबॉड वायस में होता (अस्थि रोटर सर्किट होता) तो आउटपुट कमा होगा।
- (ii) अब देखें कि डायोड किस अद्वितीय में कारबॉड वायस होता तथा किस अद्वितीय में रिवर्स वायस होता। इस बात का ध्यान रखें कि यह विल्पर परिपथ वायसद है (अस्थित उसमें बैटरी लानी है) तो किसी एक पौर अद्वितीय में उसमें लाने डायोड की बायासी एक ही होती (प्रारंभिक अस्थि रिसेप्टर) तरह दूसरी अद्वितीय के कुछ हिस्से में नह फारवर्ड वायस होता तथा कुछ हिस्से में रिवर्स वायस।


(iii) 'उक्त बिन्दुओं (i) व (ii) को ध्यान में रखते हुए उसका दृंगफर अधिलक्षण बनाये व किसी इनपुट तरंग (sine wave) पर आउटपुट तरंग बनाये।

### § 6.13. श्रेणी क्लिपर (Series Clipper):

(i) **ऋणात्मक पीक क्लिपर (Negative peak clipper)**—चित्र 6.17 (a) में निम्नवर्ती पीक क्लिपर प्रदर्शित है। इस परिपथ को आप अद्वृत तरंग दिखाकरी (Half wave rectifier) के रूप में भी पढ़ सकते होंगे।

इनपुट के धनात्मक अर्द्धचक्र (positive half cycle) में डायोड अप्रवाप्त में रहता है (चित्र 6.17 (b))। अतः उसका प्रतिरोध लगभग शून्य हो जाता है तथा वह शार्ट सर्किट हो जाता है। इसलिये परिपथ में धारा प्रवाहित होने लगती है तथा आउटपुट का मान इनपुट के बराबर प्राप्त होता है।

इनपुट के ऋणात्मक अर्द्धचक्र (negative half cycle) में डायोड रिवर्स बायस (reverse bias) हो जाता है (चित्र 6.17 (c))। इसलिये डायोड ओपन सर्किट (open circuit) हो जाता है। इससे परिपथ में धारा प्रवाहित होनी बन्द हो जायेगी तथा शून्य आउटपुट प्राप्त होगी। चित्र 6.17 (d) में निमोनिक पीक क्लिपर के दृंगफर अधिलक्षण प्रदर्शित है।




चित्र 6.17


(a) निमोनिक पीक क्लिपर

अतः हम देखते हैं कि यह परिपथ इनपुट के ऋणात्मक भाग को हटा देता है या क्लिप कर देता है। इसलिये इसे 'ऋणात्मक पीक क्लिपर (negative peak clipper)' कहते हैं।


चित्र 6.17 (a) के निमोनिक पीक क्लिपर को साइन वेव इनपुट देने पर प्राप्त आउटपुट प्रदर्शित है। इसी प्रकार वाकाकार इनपुट, विभुजाकार इनपुट, सॉर्टर इनपुट देने पर प्राप्त आउटपुट क्रमशः चित्र 6.19, चित्र 6.20, चित्र 6.21 में प्रदर्शित हैं।



चित्र 6.18—Sine wave इनपुट तथा प्राप्त आउटपुट तरंग



चित्र 6.19—वाकाकार इनपुट तथा प्राप्त



चित्र 6.20

(a) निमोनिक पीक क्लिपर

(b) निमोनिक अर्द्धचक्र


चित्र 6.21

*Net Voltage across the diode :  $v_D = v_i$  for positive input half cycle, since  $v_i$  is  $+ve$ , so  $v_D$  is  $+ve$ , hence diode forward biased and  $v_0 = v_i$  for negative, half cycle  $v_i$  is  $-ve$ , so  $v_D$  is  $negative$ , hence diode reverse biased and  $v_0 = 0$ .*

*(ii) धनात्मक पीक क्लिपर (Positive half peak clipper)—यदि ऋणात्मक पीक क्लिपर के डायोड की धूपता (Polarity) विपरीत दिशा में कर दे (चित्र 6.22) तो डायोड धनात्मक अर्द्धचक्र में रिवर्स बायस (reverse bias) होना तथा चालन (conduct) नहीं करेगा। निमोनिक किपर के डायोड में डायोड अप्रवाप्त हो जायेगा तथा चालन करने लगेगा।*

*इस प्रकार धनात्मक चक्र (positive cycle) क्लिप हो जायेगा तथा आउटपुट पर केवल क्लिपर कहा जाता है।*


*Net Voltage across the diode  $v_D = -v_i$  for positive input half cycle,  $v_D$  is  $-ve$ , hence diode is reverse biased, and so  $v_0 = 0$ , for negative input half cycle,  $v_D$  is  $+ve$ , hence diode is forward biased and  $v_0 = v_i$ .*



(a) पार्जिटिव पीक क्लिपपर

(b) पार्जिटिव अर्ड्चक

(c) निगेटिव अर्ड्चक




चित्र 6.22


**§ 6.14. बायसड श्रेणी क्लिपपर (Biased Series Clipper) :**

यदि डॉयोड तथा प्रतिरोध के अतिरिक्त एक d.c. सप्लाई भी क्लिपपर परिपथ में जोड़ दी जाये तो उस क्लिपपर को बायसड (Biased) क्लिपपर कहा जाता है।

डॉयोड की वृत्तता व स्थिति को परिवर्तित करके कई प्रकार के क्लिपपर परिपथ बनाये जा सकते हैं। आप देखें की बायसड क्लिपपर इनपुट तरंग के किसी अर्द्धचक्र को पूर्णतः क्लिप नहीं करते बल्कि उसके कुछ अंश को ही क्लिप (partial clipping) ही करते हैं। खण्ड 6.15 व 6.16 में बायसड श्रेणी क्लिपपर परिपथों के उदाहरण प्रस्तुत हैं।




चित्र 6.23—साइन तरंग व प्राप्त अर्द्धपुट तरंग



(a) डायोड अप बायस

चित्र 6.25



(b) डायोड रिवर्स बायस

चित्र 6.25

अब यह पता लगते हैं कि डायोड अपबायस (forward bias) कब होता तथा रिवर्स बायस (reverse bias) कब होता है।

(i) क्लिपपर के अर्द्धचक्र (Negative half cycle)—क्लिपपर के क्लिप (clip) पर बैटरी + E लगी है तथा एनोड (anode) पर निगेटिव इनपुट सिग्नल दिया जा रहा है। निगेटिव अर्ड्चक्र में इनपुट सप्लाई का मान निगेटिव होता है। क्लिप (clip) पर + E लगी होने पर तथा एनोड पर -ve बोल्टेज रहने के कारण पूर्ण निगेटिव अर्ड्चक्र में डायोड रिवर्स बायस होता है। इसलिये

$$V_o = +E$$


अर्थात् चैंपिंग निगेटिव half cycle में input voltage तथा बैटरी E दोनों ही डॉयोड को रिवर्स बायस कर रहे हैं, अतः, डॉयोड पूर्ण निगेटिव half cycle में रिवर्स बायस होता है।

(ii) धायात्रक अर्ड्चक्र (Positive half cycle)—डॉयोड के क्लिप (clip) पर बैटरी + E लगी है तथा एनोड पर पार्जिटिव सिग्नल लोगा। पार्जिटिव अर्ड्चक्र में इनपुट सिग्नल डॉयोड का अम्बाकि एनोड पर पार्जिटिव रिवर्स बायसित कर रही है। यदि एनोड बोल्टेज (यानि इनपुट सिग्नल) का मान (value) + E से अधिक होगा तभी डॉयोड अप बायस हो सकता है। इसलिये धायात्रक चक्र (Positive cycle) को दो भागों में विभाजित करेंगे—

- यदि  $V_i < E$ , तो डॉयोड रिवर्स बायस में होगा इसलिये  $V_o = E$
- यदि  $V_i > E$ , तो डॉयोड अप बायस होगा, इसलिये  $V_o = V_i$

**§ 6.15. बायसड ऋणात्मक पीक क्लिपपर (Biased Negative Peak Clipper) :**  
इस परिपथ (चित्र 6.24) का निश्चेषण करते समय सबसे पहले यह जाना आवश्यक है कि यदि डॉयोड फारवर्ड बायस में हो तो आरट्युट क्लिप होगी, तथा यदि डॉयोड रिवर्स बायस में हो तो आरट्युट क्लिप होती है।


- यदि डॉयोड फारवर्ड बायस में होगा, तो वह शॉट्ट सर्किट की तरह व्यवहार करेगा जैसा कि चित्र 6.25 (a) में दिखाया गया है। इससे आरट्युट, इनपुट के बाबर प्राप्त होगी;
- $(V_0 = V_i)$



(i) डॉयोड के रिवर्स बायस होने वाले अपबायस (open circuit) हो जायेगा (चित्र 6.25 (b))। इससे इनपुट का सम्पर्क आरट्युट से टूट जायेगा। आरट्युट बोल्टेज का मान d.c. बैटरी E के मान के बराबर प्राप्त होगी ( $V_0 = E$ )।

चित्र 6.24—बायसड ऋणात्मक पीक क्लिपपर

चित्र 6.26 (a) में प्रदर्शित इनपुट तरंग खोल्ना (To draw output waveform)—आइये देखें कि होती है। चित्र 6.26 (b) में इनपुट व भास्त आउटपुट प्रदर्शित की गई है।



चित्र 6.26 (a)

क्लिपर की आउटपुट तरंग खोलना (To draw output waveform)—आइये देखें कि खोलना (To draw output wave form)—चित्र 6.26 (b) से पता चलता है कि इनपुट के  $-ve$  अर्द्धचक्र में आडट्यूट का मान  $E$  के मान के बराबर है।


$+ve$  अर्द्धचक्र में जब इनपुट  $E$  के मान से कम है, तब भी आडट्यूट के बराबर है। किन्तु जब इनपुट का मान  $E$  से अधिक हो जाता है, तो आडट्यूट इनपुट के बराबर दिखाई गई है।

### ट्रांसफर अभिलक्षण खोलना


(To draw transfer character-

istics)—ट्रांसफर अभिलक्षण खोलने के लिये इनपुट बोल्टेज को  $x$ -अक्ष पर तथा आउटपुट बोल्टेज को  $y$ -अक्ष पर बना (plot) देते हैं। चित्र 6.24 में प्रदर्शित क्लिपर के ट्रांसफर अभिलक्षण चित्र 6.27 में प्रदर्शित है। चित्र 6.27 से पता चलता है कि जब इनपुट क्लिप्पिंग है तो आडट्यूट का मान बैटरी बोल्टेज  $E$  के बराबर भास्त हो रही है।

यदि इनपुट  $+ve$  है और उसका मान  $E$  से कम है तब भी आडट्यूट का मान  $V_0 = E$  भास्त हो रहा है।



चित्र 6.26 (b)



चित्र 6.27

किन्तु यदि इनपुट  $+ve$  है और उसका मान  $E$  से अधिक है तब आउटपुट का मान इनपुट के बराबर भास्त होगा।

नोट—ध्यान रहे कि उक्त विश्लेषण में डॉयोड को आदर्श माना गया है। यदि इस परिपथ में एक सिलिकॉन डॉयोड (Silicon diode) प्रयोग में लाया जाते हों तो उसमें घात तब प्रवाहित होगी (अर्थात् डॉयोड तब अप चारस होगा) जब इनपुट का मान ( $E + 0.7$ ) V से अधिक होगा, क्योंकि एक सिलिकॉन डॉयोड का पोटेनशियल बीरिंग (potential barrier) 0.7 V होता है।


"Net voltage across the diode  $V_D = V_i - E$ ; for negative half cycle,  $V_i$  is negative, so  $V_D$  is negative for full negative half cycle, diode is reverse biased and  $V_0 = +E$ ; for positive half cycle, when  $V_i < E$ ,  $V_D$  is negative diode is reverse biased, hence  $V_0 = +E$ , when  $V_i > E$ ,  $V_D$  becomes positive, diode becomes forward biased and hence  $V_0 = V_i$ ."

### 8.16. बॉयस्ड श्रेणी धनात्मक पीक क्लिपर (Biased Series Positive Peak Clipper):

बायस्ड श्रेणी धनात्मक पीक क्लिपर का परिपथ चित्र 6.28 में प्रदर्शित है।

इस परिपथ का अध्ययन करने से निम्न बतौर पता चलता है—

1. यदि डॉयोड अप चारस में




होगा, (चित्र 6.29 (a)), तो वह लघु परिपथ (शून्य प्रतिरोध) हो जायेगा। इससे  $V_0 = V_i$

अर्थात् आउटपुट इनपुट के बराबर हो जायेगा।

2. यदि डॉयोड रिवर्स चारस (Reverse bias) में होगा तो वह छुला परिपथ हो जायेगा, (चित्र 6.29(b)) जिससे आउटपुट का सम्पर्क इनपुट से दूर जायेगा। आउटपुट का मान d.c. बैटरी  $E$  के बराबर होगा।

(a) डॉयोड अप चारस  
(b) रिवर्स चारस

चित्र 6.29



चित्र 6.27


यहाँ निमोनिव चिन्ह (अर्थात् - E) इसलिये लिया गया है क्योंकि बैटरी का निमोनिव लिया अमर की ओर कैम्बेंड है।

#### कार्य-प्राणी (Working)

1. धनात्मक अद्वचक (Positive half cycle)—डायोड के एनोड से बैटरी का - ve सिरा जुड़ा है तथा कैम्बेड पर इनपुट सिग्नल दिया जा रहा है जिसका मान धनात्मक चक्र में धनात्मक ही होगा। अतः धनात्मक अद्वचक में एनोड के ऋणात्मक से तथा कैम्बेड के धनात्मक से जुड़े होने के कारण, पूरे अद्वचक से डायोड रिवर्स बायपस रहेगा क्योंकि पॉजिटिव अद्वचक में इनपुट व बैटरी दोनों ही डायोड को रिवर्स बायपस कर रहे हैं। अतः

$$V_0 = -E$$

2. ऋणात्मक अद्वचक (Negative half cycle)—डायोड के एनोड पर बैटरी - E लगी है। यदि कैम्बेड बोल्टेज (याती इनपुट सिग्नल) का मान - E से कम हो जायेगा तो डायोड अम्बायपस हो जायेगा। नोट करें कि निमोनिव अद्वचक में बैटरी डायोड को रिवर्स बायपस कर रही है, जबकि इनपुट सिग्नल डायोड को अम्बायपस कर रहा है।



चित्र 6.30 (a)

इसलिये ऋणात्मक चक्र (negative cycle) को दो भागों में विभाजित करें—

- यदि  $V_i > -E$ , तो डायोड रिवर्स

बायपस में रहेगा, इसलिये

$$V_0 = -E$$

- यदि  $V_i < -E$ , डायोड अम्बायपस

में आ जायेगा। अतः  $V_0 = V_i$

चित्र (6.30 (b)) में input के दो धनात्मक अद्वचक (positive half cycle) में अवतप्त -5 V दिखाया गया है। इस उदाहरण में E को 5 V माना गया है।


अधिक है तब भी आवृत्तपुट - 5 V से -5 V दिखाया गया है। इस उदाहरण में E को 5 V माना गया है।

-ve अद्वचक में जब इनपुट - 5 V से है। जब इनपुट - 5 V से कम हो जाती है तो आवृत्तपुट के बराबर हो जाता है।

आवृत्तपुट के बराबर हो जाता है।

ट्रांसफर अभिलक्षण—यदि इनपुट + ve है तो - E के बाबर है (चित्र 6.31)। यदि इनपुट - ve है, पर - E से अधिक है तो भी आवृत्तपुट - E बोल्ट दिखाई नहीं है। यदि - ve इनपुट - E से कम हो जाती है तो आवृत्तपुट इनपुट के बराबर हो जाती है।

<i>Net voltage across the diode</i> $V_D = -V_i - E$ ; For the +ve cycle, $V_D$ is $-ve$ , So diode is reverse biased and $V_o = -E$ ; For -ve half cycle, if $V_i > -E$ diode is reverse biased and if $V_i < -E$ , diode is forward biased and $V_o = V_i$
---



चित्र 6.31—ट्रांसफर अभिलक्षण

#### शंट डायोड क्लिपर (Shunt Diode Clippers):

इस परिपथों से आवृत्तपुट डायोड के फ्लौस (Across) ली जाती है। चित्र 6.32 व चित्र 6.34 में शंट डायोड क्लिपर प्रतिरूप दर्शित है।

(i) शंट डायोड पॉजिटिव पीक क्लिपर (Shunt diode positive peak clipper)—इसका परिपथ चित्र 6.32 में प्रतिरूप किया गया है। इनपुट के धनात्मक अद्वचक में डायोड अम्बायपस हो जाता है जिससे उसका प्रतिरोध शून्य (यदि आदर्श डायोड मानकर चले) हो जाता है। इस प्रकार शून्य आवृत्तपुट प्राप्त होती है, (चित्र 6.33 (a)) देखें।



चित्र 6.32—शंट पॉजिटिव पीक क्लिपर

(a) अग्र बायपस डायोड  
(for +ve half cycle)


(b) रिवर्स बायपस डायोड  
(for negative half cycle)

(c) इनपुट तथा आवृत्तपुट तरंग


चित्र 6.33

इनपुट के क्रणात्मक अद्विचक में डॉयोड रिवर्स बायस (Diode reverse bias) हो जाता है, इस प्रकार आउटपुट इनपुट के बराबर प्राप्त होती है (चित्र 6.33 (b))। इनपुट तथा आउटपुट तरंग, चित्र 6.33 (c) में प्रदर्शित की गई है। दूसरक अभिलक्षण चित्र 6.33 (d) में प्रदर्शित है।



*Net voltage across the diode  $V_D = V_b$ ; for +ve half cycle  $V_D$  is +ve, diode is forward biased,  $v_0 = v_i$ ; for -ve half cycle,  $V_D$  is -ve, diode is reverse biased,  $v_0 = 0$ .*



इनपुट के क्रणात्मक अद्विचक में डॉयोड फारवर्ड बायस रहता है इससे डॉयोड प्रतिरोध (diode resistance) लागभाग शून्य हो जाता है, इसलिये शून्य आउटपुट प्राप्त होती है (चित्र 6.35 (b))।




- यदि डॉयोड अम्बायस में होगा तो डॉयोड लघुपथ (short circuit) हो जायेगा, जिससे बैटरी आउटपुट सर्किट से जुड़ जायेगी; अतः  $V_0 = E$  (चित्र 6.36 (b))।




*Net voltage across the diode,  $V_D = -V_b$ ; for +ve half cycle  $V_D$  is negative, diode is reverse bias, hence  $v_0 = v_b$ ; For -ve half cycle  $V_D$  is positive, diode is forward biased, hence  $v_0 = 0$ .*

इसकी आउटपुट तरंग (चित्र 6.37 (b)) में प्रदर्शित की गयी है।

- क्रणात्मक अद्विचक (Negative half cycle)—डॉयोड का कैथोड बैटरी के +ve टर्मिनल से जुड़ा है तथा क्रणात्मक चक्र में डॉयोड का एनोड क्रणात्मक ही रहेगा। इससे डॉयोड रिवर्स बायस रहेगा तथा  $V_0 = V_i$  प्राप्त होगी।
- धनात्मक अद्विचक (Positive half cycle)—जब तक इनपुट सिगनल का मान  $E$  से अधिक नहीं हो जाता तब तक डॉयोड रिवर्स बायस रहेगा, अर्थात्  $V_0 = E$ । जब इनपुट सिगनल का मान  $E$  से अधिक हो जायेगा तो डॉयोड अम्बायस हो जायेगा तथा



**चित्र 6.38 (a)** बायसट शॅट क्र्यांतरण पीक विस्तार  
**चित्र 6.38 (b)** अप्र बायस डायोड



चित्र 6.38 (b) अग्र बायस डायोड

गदि इंग्रेज रिवर्स बायस में दो

(三)

याद डायाड रखें जायें म होगा  
तो वह खुला परिपथ हो जायेगा

जिसमें आउटपुट, इनपुट के बराबर है।

चित्र 6.38 (c) रिवर्स बायस ड्रायोड

कार्य-प्रणाली (Working) —

**कार्य-प्रणाला (Working)**—  
धनात्मक अर्द्धचक्र (Positive half cycle)—इस अर्द्धचक्र में डॉयोड का कैथोड इनपुट से जुड़ा होने के कारण धनात्मक रहेगा। डॉयोड के प्लोड को बैटरी के ऋणात्मक से जोड़ा गया है, इस प्रकार पूरी धनात्मक अर्द्धचक्र में डॉयोड रिवर्स बायपस रहेगा: अतः  $V_o = V_i$

**ऋणात्मक अद्वैतक** (Negative half cycle) — डॉयेड का पोड बैटरी के निरोटिव दर्मिनल से जुड़ा हुआ है। इन्युट की खण्डालक अद्वैतक में जब तक इन्युट का मान - E से अधिक है तब तक डायोड की कैथोड वोल्टेज अधिक होगी तथा पोड वोल्टेज उससे कम, इसी कारण डॉयेड रिवर्स बायपस होगा तथा  $V = V_1$ .

**Net voltage across the diode**  $v_D = v_i - E$ ; For negative half cycle,  $v_D$  is always negative, so diode is reverse biased for full half cycle and hence  $v_0 = v_b$ . For positive half cycle,  $v_D$  is negative if  $V_i < E$ , and hence diode is reverse biased and hence  $v_0 = v_b$ . When  $v_i > E$ ,  $v_D$  becomes positive diode becomes forward biased and hence  $v_0 = +E$ .

ଅମ୍ବ 6.37

परम्परा को आउटपुट तरीके खोजना—  
१. अक्षणात्मक अंदरूनीय (Negative)

गया है।

2. धनात्मक अर्द्धवृक्त (Positive half cycle) में जब तक इनपुट सिग्नल का मान  $E$  से

कर्म है, तब तक अडिप्रूट का इनप्रूट के बराबर दिखाया गया है।

र स्थिर (fix) हो जाती है अर्थात् क्लिप हो जाती है (चित्र 6.37 a,b)।

द्रासफर आधिकारी—द्रासफर अधिकारी भिलधण, इनपुट तथा आउटपुट के बीच का ग्राफ होता है।

विवरण ०.३) (६)। इसमें भी शैक्षणिक अधिकारकों ने आडवट्टुट को इनपुट के बाराबर दिखाया गया है तथा उनपर का मान सह से अधिक हो जाने पर आडवट्ट को इनपुट के बाराबर दिखाया गया है।


**नोट—उक्त विशेषण आदर्श डायोड (ideal diode) के लिये किया गया है। यदि सिद्धिकाँ**

**डियोड** (silicon diode) का प्रयोग करें, तो **डियोड** (diode) तब इनपुट लघुपथ (short circuit) की तरह कार्य करेगा जब  $E + 0.7$  V से अधिक हो जायेगा तथा उसके पश्चात ही <sup>तेंट</sup> आरट्यूट पर स्थिर वोल्टेज प्राप्त होगी।

**Net voltage across the diode**  $v_D = v_i - E$ ; For negative half cycle,  $v_D$  is always negative, so diode is reverse biased for full half cycle and hence  $v_0 = v_i$ . For positive half cycle,  $v_D$  is negative if  $V_i < E$ , and hence diode is reverse biased and hence  $v_0 = v_i$ . When  $v_i > E$ ,  $v_D$  becomes positive diode becomes forward biased and hence  $v_0 = +E$ .

**नेगेटिव पीक क्लिपर (Negative Peak Clipper) :**

एक बायस्ड शंट डॉयड ऋणात्मक पीक क्लिपर (Biased shunt diode negative peak clipper) का परिपथ चित्र (6.38 a) में दिया गया है। इस चित्र से स्पष्ट है कि—



(a) इनपुट तरंग  
(b) आउटपुट तरंग

चित्र 6.39

*Net voltage across the diode  $v_D = -v_i - E$ . For positive half cycle,  $v_D$  is negative for the full half cycle, hence diode is reverse biased and  $v_0 = v_i$ . For negative half cycle, when  $v_i > -E$ , diode is reverse biased and  $v_0 = v_i$  when  $v_i < -E$ ,  $v_D$  becomes positive, hence forward biasing the diode and hence  $v_0 = -E$ .*


### § 6.21. डबल डायोड क्लिपर (Double Diode Clipper):

डबल डायोड क्लिपर को समझने के लिये फिर से निम्न प्रकार शंट डायोड क्लिपर तथा पौँजीट्रि



1. परिपथ (शंट डायोड क्लिपर)

2. आउटपुट



(a) परिपथ  
(b) आउटपुट तरंग

चित्र 6.40

(c) दोसफ्टर अभिलक्षण


इस परिपथ की कार्यप्रणाली को संक्षेप में निम्न प्रकार से समझा सकते हैं—

1. धनात्मक अर्द्धवर्घ (Positive half cycle)—

- $D_2$  पूरे धनात्मक अर्द्धवर्घ के लिये रिसर्व बायस रहेगा।
- जब तक इनपुट का मान  $E_1$  से कम है, ( $V_i < E_1$ )  $D_1$  पी रिसर्व बायस रहेगा ( $v_0 = v_i$ ) (चित्र 6.41 (a)) और जब इनपुट का मान  $E_1$  से अधिक हो जायेगा ( $v_i > E_1$ ) तो  $D_1$  अभ्यास बो जायेगा, इससे  $E_1$  आउटपुट से जुँड़ (connect) हो जायेगा (चित्र 6.41 (b)) तथा  $v_0 = E_1$  (चित्र 6.40 (b) व (c) देखें)


- ऋणात्मक अर्द्धवर्घ (Negative half cycle)—
- $D_1$  निम्निक पूरे अर्द्धवर्घ में रिवर्स बायस रहेगा।

यदि इन दोनों परिपथों को संयुक्त (combine) कर दिया जाये, तो एक ऐसा क्लिपर परिपथ शान्त होता है, जो दोनों चक्रों की पीक को क्लिप कर सकता है। अतः इसे डबल क्लिपर कहते हैं। इसका परिपथ आउटपुट तरंग व दोसफ्टर अभिलक्षण निम्न है—(चित्र 6.40) देखें।



3. दोसफ्टर अभिलक्षण

जीनर डॉयोड पर रिवर्स वोल्टेज (reverse voltage) बढ़ाने पर इसमें ब्रेकडाउन हो जाता है जिससे इसके एकौसे आउटपुट बोल्टेज स्थिर हो जाती है। दो जीनर डॉयोड का प्रयोग करके जीनर डॉयोड डबल क्लिपर बनाया जा सकता है (चित्र 6.44 (a))।




(a) घनात्मक अद्वेचक तथा  $V_i < E_1$  (b) घनात्मक अद्वेचक तथा  $V_i > E_1$

चित्र 6.41

(b) जब तक इनपुट का मान  $E_2$  से अधिक है, तब  $D_2$  भी रिवर्स बायपस होगा; आता:

$V_0 = V_i$  (चित्र 6.42 (a))।  
जब इनपुट का मान  $E_2$  से कम हो जायेगा ( $V_i > E_2$ ) तब  $D_2$  फॉरवर्ड बायपस हो जायेगा, जिससे  $E_2$ , आउटपुट से जुड़ जायेगी; अतः  $V_0 = -E_2$  (चित्र 6.42 (b))। (चित्र 6.40 (b) व (c) भी देखें)



चित्र 6.42


दबल डायोड शंट क्लिपर की आउटपुट तरंग चित्र 6.40 (b) व ट्रांसफर अभिलक्षण चित्र 6.40 (c) में प्रदर्शित है।

### § 6.22. जीनर डॉयोड डबल क्लिपर (Zener Diode Double Clipper) :

चित्र 6.43 में zener diode का संकेत तथा अभिलक्षण प्रदर्शित है।

चित्र 6.44 (a) जीनर डॉयोड डबल क्लिपर का परिपथ (b), (c), (d), (e)


इनपुट की विभिन्न स्थितियों में प्राप्त आउटपुट



चित्र 6.44 (a) जीनर डॉयोड डबल क्लिपर का परिपथ (b), (c), (d), (e)

चित्र 6.44 (b) जीनर डॉयोड की विभिन्न स्थितियों में प्राप्त आउटपुट

कार्य-प्रणाली (Working)—माना कि दोनों जीनर डॉयोड की ब्रेकडाउन वोल्टेज  $V_{z1}$  तथा  $V_{z2}$  क्रमशः 12 V तथा 15 V है। अर्थात्  $V_{z1} = 12$  V तथा  $V_{z2} = 15$  V। माना इस परिपथ में 30V (peak to peak) की a.c. Input लगाते हैं।



घनात्मक अद्वेचक (Positive half cycle)—जिससे  $D_1$  फॉरवर्ड बायपस होगा तथा  $D_2$  रिवर्स बायपस। ब्रेकडाउन अवस्था में आते से पहले (अर्थात् यदि इनपुट बोल्टेज का मान  $V_{z2}$  से कम है),  $D_2$  चालन नहीं करता तथा खुला परिपथ रहेगा। इस स्थिति को चित्र 6.44 (b) से प्रदर्शित कर सकते हैं; इस प्रकार  $V_0 = V_i$ ।

यदि इनपुट  $V_{z2}$  से अधिक हो जायेगी तो  $D_2$  ब्रेकडाउन में चला जायेगा तथा उसकी बोल्टेज  $V_{z2}$  स्पर हो जायेगी ( $V_0 = +V_{z2}$ ) इसे (चित्र 6.44 (c)) में दिखाया गया है।

(a) अभिलक्षण (b) जीनर डॉयोड का प्रतीक

चित्र 6.43—जीनर डॉयोड के अभिलक्षण तथा संकेत


यदि आदर्श डॉयड की जाह सिलिकॉन डॉयड को प्रयोग करें तो आउटपुट  $(V_{Z2} + 0.7)$  प्राप्त होगी।

**ऋणात्मक अंदरूनीक (Negative half cycle) —** इसमें  $D_1$  रिवर्स वायप्स होगा तथा  $D_2$  अपवायप्स। यदि इनपुट वोल्टेज का मान  $D_1$  की ब्रेकडाउन वोल्टेज से कम हो तो  $D_1$  खुला परिपथ रहता है तो  $V_0 = V_i$  (चित्र 6.44 (d))। जैसे ही इनपुट  $D_1$  की ब्रेकडाउन वोल्टेज  $V_{Z1}$  से अधिक होगी,  $D_1$  ब्रेकडाउन में आ जायेगा तथा उसकी वोल्टेज  $V_{Z1}$  पर स्थिर हो जायेगी ( $V_0 = V_{Z1}$ ) (चित्र 6.44 (e))।

जीनर डॉयड विस्तर की इनपुट आउटपुट तथा ट्रांसफर अभिलक्षण (चित्र 6.45 a, b, c) में दिखाये गये हैं।

### 6.23 ट्रांजिस्टर क्लिपर (Transistor Clipper) :

चित्र (6.45 a) में ट्रांजिस्टर क्लिपर का परिपथ प्रदर्शित किया गया है। यदि ट्रांजिस्टर का ऑफ होता हो तो  $I_c = 0$  तथा  $V_0 = V_{cc}$  प्राप्त होगी। यदि ट्रांजिस्टर मंत्रपा बैन में होता हो तो  $V_0 = V_{CE\ Sat} = 0.2 \text{ V}$  प्राप्त होगी।




चित्र 6.45

अतः ट्रांजिस्टर को कट ऑफ या संतुष्ट बैन में प्रचालित करके उसकी पोइक (peak) को किलप किया जा सकता है। परिपथ में  $R_B$  बैस प्रतिरोध है जिसका मान ट्रांजिस्टर के साक्रिय बैन में इनपुट प्रतिरोध से कम होना चाहिये।

### 6.24. क्लिपर्स के अनुप्रयोग (Application of Clippers) :


(i) बैवरोप्टा में क्लिपर्स की भूमिका (Role of clippers in wave shaping)—आपके देखा कि विस्तर परिपथ की सहभावा से तरंग के आकार में इच्छुक्तर विस्तरिता की जा सकती है। आपने पिछले खण्डों में विभिन्न प्रकार के क्लिपर्स पढ़े। यदि इन क्लिपर्स में बैटरी की धूता बैन




चित्र 6.46

की जाये, तो तरंग का आकार भी बदल जायेगा। बैटरी के विभिन्न सम्भव संयोजन तथा sine input देने पर विभिन्न स्थितियों में प्राप्त आउटपुट तरंगों को चित्र 6.47 में दर्शाया गया है।


### Simple series clippers (Ideal diodes)



Biased series clipper (ideal diodes)



Simple shunt clippers (Ideal diodes)



(ii) परिपथ को ट्रांजिस्टर से होने वाले नुकसान से बचाना (Circuit transients protection)—क्षितिरप्स की सहायता से परिपथों को ट्रांजिस्टर से होने वाले नुकसान से बचाया जा सकता है।


### 3.25. क्लैम्पर (Clampers):

क्लैम्पर परिपथ, इनपुट सिग्नल को एक डी० सी० स्तर से दूसरे d.c. स्तर (level) पर क्लैम्प (clamp) करते हैं।

इसे नेटवर्क में एक संधारित्र, एक डॉयोड तथा प्रतिरोध आवश्यक होता है। इसके अतिरिक्त इसमें डी० सी० भी हो सकती है जो सिग्नल को अतिरिक्त शिफ्ट प्रदान कर सकता है।


R तथा C का मान इस प्रकार से लेते हैं कि समय नियातक,  $T = RC$  इतना अधिक हो जाये अर्थात् time constant  $RC$  का मान इनपुट सिग्नल के टाइप period से बहुत अधिक होना चाहिए।

ध्यान दें कि क्लैम्पर परिपथ इनपुट सिग्नल के peak-to-peak मान को change नहीं करता, न ही original signal के shape को change करता है। यह केवल उसको ऊपर या नीचे (अर्थात् vertical shifting) करता है।



Biased shunt clippers (Ideal diodes)

Positive



"A circuit that shifts the d.c. level of a signal is called a clamp."  
 "A circuit that places either the positive or negative peak of the signal at a desired d.c. level is known as a clamp."

### § 6.26. क्लैपर का विस्तरण करना

किसी क्लैपर परिपथ का विस्तरण करने हेतु निम्न बातों पर ध्यान देना आवश्यक है—

(i) विस्तरण इनपुट सिग्नल के उस अद्वचक से प्रारम्भ करें, जिसमें डॉयोड फारवाई बायस होता है।

(ii) यह मान लें कि डॉयोड के फारवाई बायस में होने पर संधारित तुलन परिपथ के बोल्टेज चोत द्वारा आवेशित हो जायेगा।

(iii) यह मान लें कि डॉयोड के विस्तरण बायस में होने पर संधारित तुलन परिपथ के बोल्टेज अर्थात् संधारित आवेशित नहीं होगा।

(iv) किरचाऊ बोल्टेज नियम द्वारा आउटपुट बोल्टेज का मान ज्ञात करें।

(v) यह ध्यान रखें कि आउटपुट की पूरी स्विंग (total swing) तथा इनपुट की पूरी स्विंग समान होनी चाहिए।

"For analysing a clamping circuit, remember the following points :

1. Start the analysis of clamping network by considering that part of input signal that will forward bias the diode.

2. During the period that the diode is in the "on" state, assume that the capacitor will charge up instantaneously to a voltage level determined by the network.

3. Assume that during the period when the diode is in the "off" state the capacitor will hold on to its established voltage level.

4. Throughout the analysis maintain a continual awareness of the location and reference polarity for  $v_0$  to ensure that the proper levels for  $v_0$  are obtained.

5. Keep in mind the general rule that the total swing of the total output must match the swing of the input signal."

### § 6.27. धनात्मक शिखर क्लैपिंग (Positive Peak Clamping) :

(चित्र 6.48) में प्रदर्शित किया गया पारिटिव पीक क्लैपर परिपथ इनपुट सिग्नल की पारिटिव पीक को शून्य लेवल (zero level) पर कर्तृत कर देगा।

(i) यदि इनपुट वाग़कार तरंग है—

कार्ड-प्रणाली—चित्र 6.49 (a) में सार्किट को दी जाने वाली इनपुट दिखायी गयी है। समय अन्तराल (time interval) 0 से  $T/2$  में डॉयोड अन्तरायस हो जायेगा। इस स्थिति में परिपथ को (चित्र 6.49 (b)) द्वारा दर्शाया जा सकता है।




डॉयोड के आँख हो जाने के कारण वह लघुपथित हो जाता है। इस लघुपथित पथ (short circuit path) के कारण संधारित तुलन  $V$  बोल्ट तक आवेशित हो जाता है। चूँकि आउटपुट डॉयोड के फ्फोस ली जा रही है और इस स्थिति में डॉयोड का प्रतिरोध शून्य है, अतः  $V_0 = 0$ ।

ऋणात्मक अद्वचक (Negative half cycle)—समय अन्तराल (time interval)  $T/2$  से  $T$  के लिये डॉयोड रिवर्स बायस हो जाता है तथा युला पथ हो जाता है, (चित्र 6.49 (c)) ध्यान रहे कि इसमें बैटरी की विपरीत धुम्रता (polarity) इसलिये दिखाई गई है क्योंकि इनपुट का स्वरूप ऋणात्मक अद्वचक (negative half cycle) चल रहा है। यहाँ पर हमने  $RC$  का मान इन्तरा अधिक रखा है कि ऋणात्मक अद्वचक में संधारित (capacitor) बहुत अधिक आवेशित नहीं होगा। इसलिये उस पर बोल्टेज लगभग स्थिर रहेगी। अतः आउटपुट बोल्टेज (किरचाऊ बोल्टेज नियम के अनुसार) —


$$V_0 = -V - V = -2V$$

अतः आउटपुट तरंग (चित्र 6.49 (d)) के अनुसार आप होती है।


चित्र 6.48—पारिटिव पीक क्लैपर







(a) नियुजाकार इनपुट




(b) आरटपुट तरंग

चित्र 6.55

**६.२८. एक दिये गये वोल्टेज सर पर क्लैम्पिंग करना**

1. किसी सर पर धारात्मक पीक क्लैम्पिंग (Positive peak clamping to a desired level)—इसका परिपथ चित्र 6.56 में प्रदर्शित है।

जायेगा और संधारित (capacitor) आवेसित हो जायेगा दिखाइ नहीं भूवता के अनुसार। संधारित के फॉस तरंग वोल्टेज,



चित्र 6.56

जहाँ  $V_m$  इनपुट सिग्नल की peak value है।

जूँकि यह आवेसित (charging) स्थानात्मक चक्र (negative cycle) पर होती है इसलिये उत्तम वोल्टेज की भूवता के समान होगी।

2. किसी सर पर धारात्मक पीक क्लैम्पिंग (positive cycle) में डायोड फॉरवर्ड बायस हो जायेगा और संधारित (capacitor) आवेसित (charge) हो जायेगा। संधारित के फॉस तरंग वोल्टेज,

$$V_c = V_m - E$$

माना  $V_m = 25V, E = 20V$  तो

$$V_o = V_i + (V_m - E)$$

$$V_o = V_i + 5V$$

माना

$$V_i = 25V$$

तो

$$V_o = 50V$$

इनपुट तरंग चित्र (6.59) में दिखाई गयी है।

मैट्रिस प्रम्—यदि चित्र 6.56 तथा चित्र 6.58 में प्रदर्शित कर्सेस को 25V पीक वोल्टेज की साझा बैच दी जाये ( $E = 5V$ ) तो इनपुट व आरटपुट तरंग draw कीजिये।

जहाँ  $V_m$  इनपुट सिग्नल की peak value है।

तथा इसके संधारित एक स्थिर वोल्टता त्रोत (constant voltage source) का

कार्य करेगा जिसका मान ( $V_m - E$ ) बोल्ट होगा।

अतः, किरचाफ वोल्टेज नियम के अनुसार त्रोत आरटपुट होगा—

$$V_0 = V_i - (V_m - E) \text{ Volts}$$

$$\begin{aligned} \text{माना} \\ V_m = 25V \\ E = 5V \\ V_0 = V_i - (25V - 5V) \\ V_0 = 20V \end{aligned}$$


इसके लिये तरंग (चित्र 6.58) में प्रदर्शित की गयी है।

वांछित सर पर धारात्मक पीक क्लैम्पिंग (Negative peak clamping to a desired level)—इसका परिपथ चित्र 6.57 में प्रदर्शित किया गया है।


जायेगा और संधारित (forward bias) हो जायेगा और संधारित (capacitor) आवेसित हो जायेगा दिखाइ नहीं भूवता के अनुसार। संधारित के फॉस तरंग वोल्टेज,

$$V_c = V_m - E$$

$$\begin{aligned} \text{माना} \\ V_m = 25V, E = 20V \\ V_c = 5V \end{aligned}$$



(a) इनपुट तरंग




(b) आरटपुट तरंग

चित्र 6.57 (a) - इनपुट तरंग

चित्र 6.57 (b) - आरटपुट तरंग

**सारांश (Summary) —चित्र 6.60 में विभिन्न क्रौंकिंग परिपथ व उनका प्रभाव प्रदर्शित है।**



- प्रश्नावली—6
1.  $RC$  परिपथ में डॉजिंगट प्रक्रिया को सचिव समझाइये।
  2.  $RL$  परिपथ में डॉजिंगट प्रक्रिया को सचिव समझाइये।
  3.  $RC$  तथा  $RL$  डिस्क्रीजिटिंग परिपथों को विस्तारपूर्वक समझाइये।
  4. क्लिपर क्या होते हैं? श्री तथा शट क्लिपर परिपथों को सचिव समझाइये।
  5. डबल डॉजिंगट क्लिपर को सचिव समझाइये।
  6. निम्न परिपथों लिखिये—
    - (a) जीनर डॉजिंगट क्लिपर
    - (b) डॉजिस्टर क्लिपर

7. विभिन्न क्रौंकिंग परिपथों को सचिव समझाइये।

8.

- (a) संधारित्र, प्रतिरोध परिपथ जिसमें संधारित तथा प्रतिरोध श्रेणीक्रम में लोहे हैं, उसके संधारित्र के सिंडो पर आउटपुट लिया गया है। यूनिट स्टेप निवेशी बोल्टता के लिये निर्गत तरंग रूप खोचिये।

- (b) क्रौंकिंग परिपथ क्या है तथा यह क्लिपिंग परिपथ से किस प्रकार अलग है?

9.  $RC$  अवकलक (differentiator) और समाकलक (integrator) का कार्य समझाइये।

(UPBTE 2001)

10. कर्तन (clipping) क्या है? कर्तन के लिये जीनर डॉजिंगट और डॉजिस्टर का उपयोग कैसे होता है? अप्रिलक्षण खोचिये।

(UPBTE 2003)

11. जीनर डॉजिंगट क्लिपर परिपथों के लिये जीनर डॉजिंगट और डॉजिस्टर का उपयोग कैसे होता है?

(UPBTE 2002)

12. सन्धि डॉजिंगट का प्रयोग करते हुये डबल क्लिपर का आरेख बनाइये तथा उसकी इनपुट एवं आउटपुट अप्रिलक्षण खोचिये।

(UPBTE 2004)


13.  $RC$  अवकलक और समाकलक का कार्य समझाइये।

(UPBTE 2005)

14. (a) डिस्क्रीजिटिंगट की कार्य विधि समझाइये।  
(b) क्रौंकिंग परिपथ का कार्य है? बिना संधारित्र का प्रयोग किये क्या क्रौंकिंग परिपथ को डिजाइन किया जा सकता है?

(UPBTE 2006)

15. कर्तन परिपथों के लिये डॉजिस्टर के उपयोग को समझाइये।



## मल्टीवाइब्रेटर परिपथ (MULTIVIBRATOR CIRCUIT)

**§ 7.1. ट्रांजिस्टर के स्विचिंग परिपथ (Transistor Switching Circuits):**

ट्रांजिस्टर का उपयोग केवल प्रवर्धकों तक ही सीमित नहीं है। ट्रांजिस्टर को एक स्विच की भाँति भी प्रयोग कर सकते हैं। इसके लिये परिपथ का उचित डिजाइन करना पड़ता है। उचित डिजाइन का अर्थ है कि परिपथ में लो बैस प्रतिरोध का मान ऐसा हो जिससे ट्रांजिस्टर संतुष्ट रैन व कर आँफ श्वेच के मध्य ही कार्य करे। इस प्रकार के स्विचिंग सर्किट कम्प्यूटर तथा कंप्यूटर अनुप्रयोगों में अत्यंत उपयोगी सिद्ध हुये हैं।

सामान्य स्विच की भाँति ही ट्रांजिस्टर स्विच की सहायता से electrical circuit को make या break किया जा सकता है। ट्रांजिस्टर स्विचों को इलेक्ट्रॉनिक स्विच ही होती है तथा sparking की समस्या भी उत्तम नहीं होती। ट्रांजिस्टर स्विचों को इलेक्ट्रॉनिक स्विच भी कहा जाता है। इनकी सहायता से non-sinusoidal तरंगें जैसे square, rectangular, triangular आदि भी उत्पन्न की जा सकती हैं।

सभी डिजिटल परिपथों में ट्रांजिस्टर को स्विच की भाँति प्रयोग करते हैं। आप जानते हीं कि डिजिटल इलेक्ट्रॉनिक्स में केवल दो अवस्थाएँ मात्र होती हैं शून्य या एक। ट्रांजिस्टर को आंतरिक तथा आँफ करके यह दो अवस्थाएँ प्राप्त की जा सकती हैं।

*"In practice it is often required to make or break an electrical circuit in many operations. In some applications, it is desirable and necessary that this make and break should be very quick and without sparking. The mechanical switches cannot be used for the purpose for two main reasons. Firstly, a mechanical switch has high inertia which limits its speed of operation. Secondly, there is sparking at the contacts during breaking operation which results in the burning of the contacts.*


*Transistors can also serve as switching devices. They can turn ON or OFF power in an electrical circuit at a very high speed without any sparking. Such switches are known as electronic switches. The electronic switches are being extensively used to produce non-sinusoidal waves, e.g., square, rectangular, triangular or saw-tooth waves. Solid-state switching circuits are finding increasing applications. For example, solid-state switching circuits are the fundamental components of modern computer systems."*

**§ 7.2. ट्रांजिस्टर स्विच (Transistor Switch):**

ट्रांजिस्टर स्विच वह युक्ति है जिससे वैद्युत परिपथ में धारा को ट्रांजिस्टर की सहायता से औंच औंक किया जा सकता है। ट्रांजिस्टर स्विचों को प्रचलित होने के प्रमुख कारण यह है कि इनकी सीड अधिक होती है (high speed of operation) तथा स्मार्ट नहीं होते (absence of sparking)।

चित्र 7.1 में एक ट्रांजिस्टर स्विच प्रदर्शित है। ट्रांजिस्टर को संतुष्ट तथा संतुष्ट रैन के मध्य ड्राइव करके उससे ऑन-ऑफ स्विच का कार्य लिया जा सकता है, आइये देखें कैसे?

(i)



कर आँफ अवस्था में चला जाता है (चित्र 7.2 (a)) तथा उसमें कलकर

चित्र 7.1—ट्रांजिस्टर स्विच

—०


(a) ट्रांजिस्टर स्विच को OFF करना

चित्र 7.1 में प्रदर्शित ट्रांजिस्टर स्विच पर कार्य किया जाता है। इस स्थिति में  $V_{CE} = V_{CC}$ ,  $I_C = 0$  तथा कर आँफ रैन में ट्रांजिस्टर का प्रतिरोध  $R_{cut\ off} = \frac{V_{CE}}{I_C} \approx \infty$ ।

कर आँफ अवस्था में चला जाता है (चित्र 7.2 (b)) तथा उसमें कलकर

चित्र 7.1—ट्रांजिस्टर स्विच

—०



(b) ट्रांजिस्टर स्विच को ON करना

चित्र 7.2


(ii) यदि चित्र 7.1 में प्रदर्शित ट्रांजिस्टर स्विच पर पर्याप्त पावरिट्रिप बैस इनपुट लगाई जाये, तो वह संतुष्ट अवस्था में चला जाता है (चित्र 7.2 (b)) तथा उसमें कलकर

धारा  $I_{C(\text{sat})}$  प्रवाहित होती है। अतः लोड  $R_C$  पर समस्त बोल्टेज ड्रॉप  $V_{CC}$  हो जाता है तथा आउटपुट बोल्टेज लगभग शून्य हो जाती है (बास्टर में बोल्टेज  $V_{CE}(\text{sat}) \approx 0.2 \text{ V}$ )। अतः  $I_C = I_{C(\text{sat})} = \frac{V_{CC}}{R_C}$  तथा  $V_{CE} \approx 0$  तथा संतुष्ट क्षेत्र में ट्रांजिस्टर का प्रतिरोध  $R_{\text{sat}} = \frac{V_{CE}}{I_C} = 0$ । अतः इस स्थिति को क्लोज़ स्विच (closed switch या on switch) कहा जाता है।

उक्त विश्लेषण से स्पष्ट है कि ट्रांजिस्टर proper conditions में स्विच की पार्मिंग व्यवहार कर सकता है।

### § 7.3. ट्रांजिस्टर स्विचिंग का उदाहरण (Example of Transistor Switching):

चित्र 7.3 (a) को एक नोट गेट (NOT gate) या प्रतिलोमक (inverter) के रूप में प्रयोग कर सकते हैं। नोट गेट (not gate) एक ऐसा डिजिटल परिपथ होता है जिसमें आउटपुट, इनपुट के विपरीत होती है; अर्थात् यदि इनपुट निम्न होता है तो आउटपुट उच्च हो जाती है तथा यदि इनपुट उच्च होता है तो आउटपुट निम्न हो जाती है।




चित्र 7.3 (a)—प्रतिलोमक (Transistor inverter or NOT gate)

यही स्थिति इनपुट तथा आउटपुट तरंगों में दर्शाई गई है। यदि  $V_i = 0 \text{ V}$  तो  $V_0 = 5 \text{ V}$  तथा यदि  $V_i = 5 \text{ V}$  तो  $V_0 = 0 \text{ V}$ ।

इस प्रकार की आउटपुट शर्त करने के लिये सर्किट का उचित डिजाइन आवश्यक है। डिजाइन के पश्च ही शिफ्ट करे (चित्र 7.3 (b))। इसके लिये निम्न दो बातों का ज्ञान होना अति महत्वपूर्ण है—

1. जब बेस धारा शून्य होती है तो कलक्टर धारा केवल क्षेत्र धारा ( $I_{CEO}$ ) के कारण कलक्टर धारा को शून्य मान सकते हैं तथा ट्रांजिस्टर को कट ऑफ़ क्षेत्र में नान सकते हैं।



चित्र 7.3 (b)—ट्रांजिस्टर अधिकलशण

चाहिये (या ट्रांजिस्टर अंत हो जाना चाहिये)। सर्किट को इस प्रकार डिजाइन करना चाहिये जिससे बेस धारा का मान संतुष्ट अवस्था (saturation level) के निकट वाली वक्र के  $I_B$  मान से अधिक हो। उदाहरण के तौर पर यदि (चित्र 7.3 (b)) में देखें तो प्रता चलता है कि संतुष्ट अवस्था के निकटतम वक्र (curve) में  $I_B$  का मान  $60 \mu\text{A}$  है। अतः बेस धारा की  $60 \mu\text{A}$  से अधिक करने पर ट्रांजिस्टर संतुष्ट क्षेत्र में चला जायेगा। चित्र (7.3 a) में संतुष्ट क्षेत्र में कलक्टर धारा का मान होगा।

संतुष्ट क्षेत्र में प्रवाहित होने वाली न्यूनतम बेस धारा का मान निम्न समीकरण द्वारा ज्ञात कर सकते हैं—

$$I_{C \text{ sat}} = \frac{V_{CC}}{R_C}$$

$$\text{इस प्रकार संतुष्ट क्षेत्र में निम्न समीकरण का संतुष्ट (satisfy) होना आवश्यक है—} \quad \dots(7.1)$$

$$\frac{I_B \text{ min}}{I_B \text{ sat}} > \frac{I_{C \text{ sat}}}{I_{C \text{ sat}}} \quad \dots(7.2)$$

अर्थात् यदि बेस धारा का मान  $\frac{I_{C \text{ sat}}}{\beta}$  से अधिक होगा तो ट्रांजिस्टर संतुष्ट क्षेत्र में रहेगा अन्यथा नहीं।

यदि ट्रांजिस्टर संतुष्ट होगा तो कलक्टर बोल्टेज  $V_C = V_{CE} \approx 0 \text{ V}$  शाप होगा।

$$\text{संतुष्ट क्षेत्र में ट्रांजिस्टर का प्रतिरोध,} \\ R_{\text{sat}} = \frac{V_{CE(\text{sat})}}{I_{\text{sat}}}$$

कट ऑफ़ शेन्ज में होगा।  
इस प्रकार  $R_C$  पर वोल्टेज पात (voltage drop)  $V_{R_C} = I_C R_C = 0 \text{ V}$

$$V_C = V_{CC} - I_C R_C = 5 - 0 = 5 \text{ V}$$

इस प्रकार आउटपुट 5 V प्राप्त होगी।  
कट ऑफ़ शेन्ज में ट्रांजिस्टर का प्रतिरोध,

$$R_{\text{cut off}} = \frac{V_{CC}}{I_{CEO}}$$

चौंक  $I_{CEO}$  का मान बहुत कम होता है (microampere) में, इसलिये

$$R_{\text{cut off}} \approx \infty$$

यानि  $R_{\text{cut off}}$  का मान अधिक होता है।

उक्त विस्तोषण से पता चलता है कि संतुप्त शेन्ज में ट्रांजिस्टर का प्रतिरोध बहुत कम (लगभग शून्य) तथा कट ऑफ़ शेन्ज में बहुत अधिक (लगभग अनन्त) होता है। इस प्रकार यह स्थिति की भाँति कार्य करता है।

उदाहरण : चित्र 7.3 a में दिखाये गये परिपथ में यदि हम निम्नलिखित मान के प्रतिरोध प्रयोग करें—

$$(1) R_C = 0.81 \text{ k}\Omega$$

$$(2) R_B = 68 \text{ k}\Omega \text{ तथा } \beta = 100 \text{ तो}$$

तथा  $V_i = 5 \text{ V}$  करने पर ट्रांजिस्टर संतुप्त शेन्ज में चला जायेगा?

हल : बेस धारा का मान,

$$I_B = \frac{V_i - V_{BE}}{R_B} = \frac{5V - 0.7V}{68 \text{ k}\Omega} = 63 \mu\text{A}$$

कलक्टर संतुप्त धारा,

$$I_{C\text{ sat}} = \frac{V_{CC}}{R_C} = \frac{5 \text{ V}}{0.8 \text{ k}\Omega} = 6.1 \text{ mA}$$

बेस धारा का न्यूनतम मान, जो ट्रांजिस्टर को संतुप्त शेन्ज में ले आयेगा,

$$I_B = \frac{V_i - V_{BE}}{R_B} = \frac{10 - 0.7}{R_B}$$

परिपथ में  $I_B$  का वास्तविक मान,

$$I_B = \frac{I_{C\text{ sat}}}{\beta} = \frac{10 \text{ mA}}{250} = 40 \mu\text{A}$$

चौंक बेस धारा  $I_B = 63 \mu\text{A}$  का मान ट्रांजिस्टर नो संतुप्त करने वाली न्यूनतम बेस धारा  $I_B \text{ min} = 48.8 \mu\text{A}$  से अधिक है, इसलिये ट्रांजिस्टर संतुप्त शेन्ज में कार्य करेगा।

**§ 7.4. ट्रांजिस्टर स्थिति के अवयव ( $R_C$  तथा  $R_B$ ) के मानों की गणना करना**  
(Calculation of Component Values of a Transistor Switch) :

उदाहरण : दिये गये ट्रांजिस्टर स्थिति परिपथ (चित्र 7.4) के लिये  $R_B$  तथा  $R_C$  का मान ज्ञात कीजिये जिससे स्थिति properly कार्य करें।


$$I_{C\text{ sat}} = 10 \text{ mA}$$

अतः ट्रांजिस्टर को संतुप्त शेन्ज में कार्य कराने के लिये  $I_B$  का मान  $I_B \text{ min}$  से अधिक होना चाहिये।

$$\frac{9.3}{R_B} > 40 \mu\text{A}$$

$$R_B < \frac{9.3}{40 \mu\text{A}}$$

यानि  $R_B$  का मान  $232.5 \text{ k}\Omega$  से कम होना चाहिये।



$R_B$  को  $150\text{ k}\Omega$  लेने पर—

$$I_B = \frac{10 - 0.7}{150\text{ k}\Omega} = 62\text{ }\mu\text{A}$$

जूँकि

$62\text{ }\mu\text{A} > 40\text{ }\mu\text{A}$   
इसलिये इस मान पर द्रॉजिस्टर सहृदय में रहेगा।


इस प्रकार

$$R_B = 150\text{ k}\Omega$$

1.7.5

### ३.७.५. द्रॉजिस्टर त्रिविचिंग समय (Transistor Switching Time):

अभी तक हमने देखा कि किस प्रकार एक द्रॉजिस्टर त्रिविच की भाँति कार्य कर सकता है। द्रॉजिस्टर के प्रचलित बिन्दु (operating point) को कट-ऑफ कट तथा संतुप्त क्षेत्र के मध्य शिप्ट करना होता है। द्रॉजिस्टर के प्रचलित बिन्दु (operating point) को कट-ऑफ (cut-off) क्षेत्र से संतुप्त क्षेत्र में जाने में तथा संतुप्त क्षेत्र से कट-ऑफ क्षेत्र में जाने में कुछ समय लाता है। इसलिये किसी द्रॉजिस्टर त्रिविच की इनपुट परिवर्तित होने पर (अर्थात् इनपुट निम्न से उच्च या उच्च से निम्न होने पर) अडिट्युट तुरन्त परिवर्तित नहीं होता। इनपुट देने के पश्चात अडिट्युट परिवर्तित (change) होने में एक निश्चित समय लाता है। इस निश्चित समय को निम्न प्रकार से परिभाषित कर सकते हैं। (चित्र 7.5 देखें)।



चित्र 7.5

इस प्रकार—

$$t_{off} = t_d + t_f = 120\text{ ns} + 12\text{ ns} = 132\text{ ns}$$

$$t_{on} = t_r + t_d = 13\text{ ns} + 25\text{ ns} = 38\text{ ns}$$

इस प्रकार—  
एक साधारण द्रॉजिस्टर के लिये त्रिविचिंग समय निम्नवत् होता है—

$$t_d = 120\text{ ns}$$

$$t_d = 25\text{ ns}$$

$$t_r = 13\text{ ns}$$

$$t_f = 12\text{ ns}$$

(ii) ऑफ टाइम  $t_{off}$  (OFF time)—द्रॉजिस्टर को ऑन स्थिति (on state) से ऑफ स्थिति (off state) में जाने के लिये लागा समय ऑफ टाइम (off time) कहलाता है। इसको भी दो भागों में विभाजित किया जाता है—

- (a)  $t_d$ , स्टोरेज टाइम (Storage time)—द्रॉजिस्टर को त्रिविच ऑफ करने के पश्चात कलकटर धारा के अधिकतम मान के 90% तक पहुँचने में लागा समय स्टोरेज टाइम (storage time) कहलाता है।

- (b)  $t_f$ , फल टाइम (Fall time)—द्रॉजिस्टर की कलकटर धारा के अधिकतम मान के 90% मान से 10% मान तक पहुँचने में लागा समय फल टाइम (fall time) कहलाता है।

इस प्रकार हम देखते हैं कि द्रॉजिस्टर को ऑन (ON) करने में लागभाना 38 ns का समय लाता है तथा ऑफ (OFF) करने में लागभाना 132 ns का समय लाता है।

द्रॉजिस्टर की त्रिविचिंग स्पीड को सीमित करने के वातावरिक कारण क्या हैं? डिले टाइम के मुख्य कारण हैं—(i) जब द्रॉजिस्टर इनपुट पर इंडिकेंस एप्ली किया जाता है, तो एमोटर-जंक्शन कैमोसिटर चार्ज होने में कुछ समय लाता है, जिसके पश्चात ही द्रॉजिस्टर कट-ऑफ से एक्टिव क्षेत्र में आता है। (ii) स्पीटर से आने वाले कैरियर्स को ब्रेस धारा करके कलकटर में जाने में समय लाता है।

राइज टाइम व फॉल टाइम होने का कारण यह है कि द्रॉजिस्टर को कट-ऑफ से सैक्योरेशन तथा सैक्योरेशन से कट-ऑफ क्षेत्र में जाने में समय लाता है। स्टोरेज टाइम का कारण यह है कि संतुप्त द्रॉजिस्टर की बैस में उत्पादित excess minority carriers को remove होने में समय लाता है। द्रॉजिस्टर स्टोरेज टाइम को reduce करने हेतु schottkey transistor का प्रयोग किया जाता है।

(i) ऑन टाइम  $t_{on}$  (ON time)—द्रॉजिस्टर को बढ़ अवस्था (OFF state) से छुली अवस्था (ON state) में त्रिविच करने में लागे वाला समय ऑन टाइम (on time) कहलाता है। इसको दो भागों में विभाजित किया गया है—

(a)  $t_d$ , डिले टाइम (Delay time)—द्रॉजिस्टर को त्रिविच ऑन करने के बाद से उस शुरू तक, जब वह ऑन स्टेट में जाना भारत्य करता है, उसका डिले टाइम कहलाता है।

(b)  $t_f$ , राइज टाइम (Rise time)—राइज टाइम वह समय होता है, जब कलकटर धारा अधिकतम मान के 10% मान से 90% मान तक पहुँचती है। इस प्रकार—

$$t_{on} = t_r + t_d$$

ई, जिससे त्रिविचिंग स्पीड बढ़ जाती है। BSV52L ऐसी ही त्रिविचिंग द्रॉजिस्टर का उताहण है, जिसके अधिक द्रॉजिस्टर त्रिविचिंग स्पीड वाले अनुप्रयोगों में प्रयोग किया जाता है। इसका  $t_{on} = 12\text{ ns}$  तथा  $t_{off} = 18\text{ ns}$  होता है, जो कि सामान्य द्रॉजिस्टर से काढ़ी कम है।

"The current does not immediately respond to the input signal. Instead, there is a delay, and the time that elapses during this delay, together with the time required for the current to rise to 10 percent of its maximum (saturation)

value, is called the delay time  $t_d$ . The current waveform has a nonzero rise time  $t_r$ , which is the time required for the current to rise through the active region from 10 to 90 percent of  $I_{C(sat)}$ . The total turn-on time  $t_{ON}$  is the sum of the delay and rise time,  $t_{ON} = t_d + t_r$ . When the input signal returns to its initial state, the current again fails to respond immediately. The interval which elapses between the transition of the input waveform and the time when  $I_C$  has dropped to 90 percent of  $I_{CS(sat)}$  is called the storage time  $t_s$ . The storage interval is followed by the fall time  $t_f$ , which is the time required for  $I_C$  to fall from 90 to 10 percent of  $I_{C(sat)}$ . The turn-off time  $t_{OFF}$  is defined as the sum of the storage and fall times,  $t_{OFF} = t_s + t_f$ .

Three factors contribute to the delay time : (i) when the driving signal is applied to the transistor input, a nonzero time is required to charge up the emitter-junction transition capacitance so that the transistor may be brought from cut-off to the active region ; (ii) even when the transistor has been brought to the point where minority carriers have begun to cross the emitter junction into the base, a time interval is required before these carriers can cross the base region to the collector junction and be recorded as collector current ; and (iii) some time is required for the collector current to rise to 10 percent of its maximum.

The rise time and the fall time are due to the fact that if a base-current step is used to saturate the transistor or return it from saturation to cut-off, the transistor collector current must traverse the active region.

The failure of the transistor to respond to the trailing edge of the driving pulse for the time interval  $t_s$  results from the fact that a transistor in saturation has excess minority carriers stored in the base. The transistor cannot respond until this excess charge has been removed.

Consider that the transistor is in its saturation region an input step is used to turn the transistor off. Since the turn-off process cannot begin until the abnormal carrier density has been removed, a relatively long storage delay time  $t_s$  may elapse before the transistor responds to the turn-off signal at the input. In an extreme case this storage-time delay may be several times the rise or fall time through the active region. It is clear that when transistor switches are to be used in an application where speed is at a premium, it is advantageous to reduce the storage time, is the use of a Schottky diode in conjunction with the BJT. These compound devices are called Schotky transistors."

#### § 7.6. स्पीड अप संधारित्र (Speed up Capacitor) :

ट्रांजिस्टर के ऑन से ऑफ स्थिति (on-off state) तथा ऑफ से ऑन स्थिति (off-on state) के मध्य स्विचिंग समय को कम करने के लिये स्पीड अप संधारित्र (speed up capacitor) प्रयोग किया जाता है। यह संधारित्र बैस प्रतिरोध  $R_B$  के समानातर में संयोजित किया जाता है।

(विज 7.6) । चौंक यह संधारित्र C ट्रांजिस्टर की स्विचिंग स्पीड को बढ़ाता है, इसलिये इसे स्पीड अप संधारित्र कहते हैं।

ट्रांजिस्टर की बैस धारा को सीमित करने के लिये बैस प्रतिरोध के कारण V<sub>BE</sub> कम होना शुरू होने पर भी, कलक्टर धारा तुरन्त कम होना शुरू नहीं होती, जिससे स्टोरेज टाइम बढ़ जाता है। इससे स्विचिंग धीमी हो जाती है।

यदि स्पीड अप संधारित्र का प्रयोग किया जाये तो बैस धारा के शून्य से अधिकतम या अधिकतम से शून्य होने पर, यह संधारित्र शॉर्ट सर्किट की भाँति व्यवहार करता है। अतः R<sub>B</sub> प्रभावी रूप से लघुपरिष्ठ हो जाता है तथा उस पर बैस धारा की वृद्धि या गिरावट का प्रभाव समाप्त हो जाता है। अतः स्विचिंग स्पीड अप संधारित्र (speed up capacitor), ट्रांजिस्टर में एकत्रित आवेश को हटाने की प्रक्रिया को भी तेज करता है तथा स्विचिंग स्पीड को बढ़ाता है।

#### § 7.7. बहुक्रियत्र (Multivibrators) :

मल्टीवाइब्रेटर एक प्रकार के इलेक्ट्रॉनिक परिपथ होते हैं जो व्याकुकार तरंगें या पल्स उत्पन्न करते हैं। इस प्रकार मल्टीवाइब्रेटर का आडप्टूप या तो ऊच्च (high) रहता है या फिर निम्न (low), जो कि इस बत परिवर्त करता है कि मल्टीवाइब्रेटर में प्रयुक्त ट्रांजिस्टर कट औफ बैनर में है या संतुलित बैनर में। सामान्यतः मल्टीवाइब्रेटर में दो ट्रांजिस्टर प्रयोग करते हैं, जो एक-दूसरे से प्रतिरोध युक्ति (resistance coupled) रहते हैं। इन ट्रांजिस्टरों में धानात्मक फोड़बैक (regeneration) का प्रयोग किया जाता है। धानात्मक फोड़बैक (regeneration), के कारण इनमें से एक ट्रांजिस्टर संतुल बैनर में तथा दूसरा कट बैनर में रहता है। इस स्थिति को मल्टीवाइब्रेटर की अवस्था (state) कहते हैं—


मल्टीवाइब्रेटर की अवस्था (state) दो प्रकार की हो सकती है—

1. स्थायी (Stable) अवस्था—स्थायी अवस्था वह होती है जो स्वयं न बदले, जिसके परिवर्तित (change) करने के लिये बाहर से कोई सिग्नल या पल्स देने की आवश्यकता हो।
2. अस्थायी (Quasi-stable) अवस्था—अस्थायी अवस्था अवस्था कुछ समय बाद स्वयं बदल जाती है। अस्थायी ऐसी अवस्था जिसको बदलने के लिये पल्स देने की आवश्यकता न हो और जो कुछ समय बाद स्वयं ही बदल जाये, अस्थायी अवस्था कहलाती है।

"An electronic circuit that generates square waves (on other non-sinusoidal waves such as rectangular waves or pulses) is known as multivibrator."

#### § 7.8. धानात्मक फोड बैक प्रक्रिया क्या है? (What is Regenerative Action) :

मल्टीवाइब्रेटर की कार्यप्रणाली समझने से पहले यह जान लेना आवश्यक है कि रिजनेशन क्या है? यदि आप इसको समझ लेंगे तो मल्टीवाइब्रेटर का अध्ययन करना अत्यंत सरल हो जायेगा।



निचे (7.7) का ध्यान से देखिये। इसमें दो समान ट्रांजिस्टर प्रयुक्त किये गये हैं।

यदि हम सलाही को ऑन (ON) करते हैं तो दोनों ट्रांजिस्टरों में कलक्टर धारा प्रवाहित होने लगेगी।

चौंक दोनों ट्रांजिस्टर समान है, इसलिये हम यह अपेक्षा करते हैं कि दोनों ट्रांजिस्टरों में कलक्टर धारा समान होगी। परिपथ देखने से ऐसा लगता है कि दोनों ट्रांजिस्टर एक साथ सक्रिय शेत्र में कार्य कर सकते हैं तथा दोनों में समान कलक्टर धारा प्रवाहित हो सकती है।

फिन्क्स वास्तव में ऐसा नहीं होता। दोनों ट्रांजिस्टर एक साथ सक्रिय शेत्र (active region) में कार्य नहीं कर सकते और यह बात निम्न प्रकार से समझाई जा सकती है:

भले ही हम सामान ट्रांजिस्टर प्रयुक्त करें, परन्तु असंतुलित के कारण दोनों ट्रांजिस्टर की कलक्टर धारा में थोड़ा-सा फर्क तो होगा ही।

मान लीजिये कि  $T_1$  की कलक्टर धारा से थोड़ी-सी अधिक है (वाहे यह अंतर microampere में ही क्यों न हो)।  $T_1$  के कलक्टर यमिनल पर बोल्टेज का मान  $V_{C1} = V_{CC} - I_{C1} R_C$  द्वारा ज्ञात किया जा सकता है। अतः  $T_1$  की कलक्टर बोल्टेज का मान  $I_{C1}$  से बढ़ देने के कारण कम हो जायेगा।

$T_1$  का कलक्टर,  $T_2$  की बेस से युग्मित है। अतः  $T_1$  के कलक्टर बोल्टेज के कम होने से,  $T_2$  का बेस बोल्टेज में ही क्यों न हो)।  $T_1$  के कलक्टर यमिनल पर बोल्टेज का मान  $V_{C1} = V_{CC} - I_{C1} R_C$  द्वारा ज्ञात किया जा सकता है। अतः  $T_1$  की कलक्टर बोल्टेज का मान  $I_{C1}$  से बढ़ देने के कारण कम हो जायेगा।


$T_2$  का कलक्टर धारा कम होने से  $T_2$  की कलक्टर बोल्टेज ( $V_{C2} = V_{CC} - I_{C2} R_C$ ) बढ़ जायेगी।  $T_2$  का बेस बोल्टेज भी कम हो जायेगा तथा यह  $T_2$  की कलक्टर धारा और अधिक बढ़ जायेगी। इस प्रकार  $T_1$  की कलक्टर धारा कम होने से  $T_2$  की कलक्टर बोल्टेज में ही बढ़ जायेगी।  $T_2$  की कलक्टर धारा कम होती जायेगी तथा  $T_1$  की कलक्टर धारा बढ़ती जायेगी। अन्ततः  $T_1$  कलक्टर धारा में चला जायेगा तथा  $T_2$  कट ऑफ शेत्र में चला जायेगा।

इस प्रकार की क्रिया को रिजिस्ट्रेटिव क्रिया कहते हैं—

अतः आपने देखा कि दोनों ट्रांजिस्टर सक्रिय शेत्र में नहीं रह सकते। कलक्टर धारा के मान में थोड़ा-सा असनुलग होते ही, रिजिस्ट्रेटिव क्रिया के कारण, एक ट्रांजिस्टर कट-ऑफ शेत्र में चला जाता है तथा दूसरा संतुप्त शेत्र में।

संक्षेप में हम उपरोक्त सक्रिया को निम्न प्रकार से समझा सकते हैं—

1.  $T_1$  की कलक्टर धारा में जरा सी बढ़।
2.  $T_1$  का कलक्टर बोल्टेज कम होना।
3.  $T_1$  के कलक्टर से  $T_2$  के बेस के युग्मित होने के कारण,  $T_2$  का बेस बोल्टेज भी कम होना।
4.  $T_2$  के बेस बोल्टेज कम होने से  $T_2$  की कलक्टर धारा कम होना।
5.  $T_2$  की कलक्टर धारा कम होने से उसका कलक्टर बोल्टेज का बढ़ना।



चित्र 7.7

6.  $T_2$  के कलक्टर के  $T_1$  की बेस से युग्मित होने के कारण,  $T_1$  की कलक्टर धारा में और बढ़ दिया होना।
7. यह प्रक्रिया निरन्तर चलते रहने के कारण, अन्तः  $T_1$  का संतुप्त शेत्र में व  $T_2$  का कट-ऑफ शेत्र में जाना।

### 8.7.9. मल्टीवाइब्रेटर के प्रकार (Types of Multivibrator):

मल्टीवाइब्रेटर तीन प्रकार के होते हैं—

1. बाईं-स्टेबल मल्टीवाइब्रेटर (Bistable multivibrator)—बाईं (Bi) का अर्थ होता है तो तथा स्टेबल का अर्थ है स्थायी, अर्थात् बाईस्टेबल मल्टीवाइब्रेटर में तो स्थायी अवस्थाएं होती हैं। एक स्थायी अवस्था से दूसरी स्थायी अवस्था में जाने के लिये बाहर से पल्स देने पड़ती है। दूसरी स्थायी अवस्था से पहली अवस्था में चाप्स लाने के लिये फिर से पल्स देनी पड़ती है।
2. मोनो-स्टेबल मल्टीवाइब्रेटर (Mono stable multivibrator)—योनो का अर्थ है एक अर्थात् मोनो स्टेबल मल्टीवाइब्रेटर में केवल एक स्थायी अवस्था होती है। दूसरी अवस्था अस्थायी होती है।

सामान्यतः यह आगामी स्थायी अवस्था में रहता है। पल्स देने पर यह अपनी अस्थायी अवस्था में चला जाता है तथा कुछ समय परचात (जो कि circuit constants R तथा C पर निर्भर करता है) बिना पल्स दिये स्थिर होता है।

3. एस्टेबल मल्टीवाइब्रेटर (Astable multivibrator)—इसमें कोई स्थायी अवस्था नहीं होती। इसकी दोनों अवस्थाएं अस्थायी होती हैं। यह स्थिर कुछ समय बाद (जो कि circuit constants R व C निर्भर करता है) अपनी अवस्था बदलता रहता है। इस प्रकार एस्टेबल मल्टीवाइब्रेटर, बिना किसी पल्स दिये ही स्थिर, अपनी दोनों अस्थायी अवस्थाओं में दोलन (vibration) करता रहता है।

"The bistable multivibrator has two states stable. It requires the application of an external triggering pulse to change the operation from either one state to the other. It is also called as a flip-flop multivibrator because of the two possible states it can assume.

The monostable or one-shot multivibrator has one stable state and one quasi-stable state. The application of input pulse triggers the circuit into its quasi-stable state, in which it remains for a period determined by circuit constants. After this period of time, the circuit returns to its initial stable state, the process is repeated upon the application of each trigger pulse. Since the monostable multivibrator produces a single output pulse for each input trigger pulse, it is generally called monostable multivibrator or one shot multivibrator. The astable or free running multivibrator alternates automatically between the two states and remains in each for a time dependent upon the circuit constants. Thus it is just an oscillator since it requires no external pulse for its operation. Of course, it does require a source of d.c. power. Because it continuously produces the square-wave output, it is called astable multivibrator or free running multivibrator".


### 8.7.10. एस्ट्रेबल मल्टीवाइब्रेटर (Astable Multivibrator):

एस्ट्रेबल मल्टीवाइब्रेटर की दोनों अवस्थाएं अस्थायी होती हैं तथा यह अपनी दोनों अस्थायी अवस्थाओं के बीच निना किसी बाही दिग्गज पल्स दिये ही वाइब्रेट करता है।

एक समिति वाई स्ट्रेबल मल्टीवाइब्रेटर (symmetrical bistable multivibrator) वह होता है जिसकी ON अवस्था तथा OFF अवस्था समान समय की होती है।

जैसा कि चित्र 7.8 में दिखाया गया है, दो डॉजिस्टर एक-दूसरे से युग्मित किये गये हैं।

$C_1$  तथा  $C_2$  युग्मन संधारित (coupling capacitors) हैं। डॉजिस्टर की बेस को संतुत क्षेत्र में ले जाने के लिये बेस धारा उपलब्ध कराने का कार्य प्रतिरोध  $R_{B1}$  तथा  $R_{B2}$  करते हैं।  $R_{C1}$  तथा  $R_{C2}$  कलक्टर लोड हैं।



चित्र 7.8—एस्ट्रेबल मल्टीवाइब्रेटर

प्रचलन—

(i) जब बित्त S का अंति किया जाता है तो डॉजिस्टर  $T_1$  तथा  $T_2$  में कलक्टर धारा प्रवालित होने लगती है। किन्तु इन दोनों धाराओं में असनुलग के कारण,  $T_1$  के बित्त रिजनरेटिव धारात्मक फोड़बैक प्रक्रिया (regenerative action) (खण्ड 7.8 देखें) हो जाती है।

(नियन्त्र 7.8)।

माना  $T_1$  की कलक्टर धारा में जरा-सी वृद्धि हो जाती है। यह वृद्धि  $T_1$  की कलक्टर वोल्टेज  $V_{C1}$  को कम कर देगी तथा  $T_1$  की कलक्टर वोल्टेज  $V_{C2}$  को बढ़ा देगी।

$T_2$  के कलक्टर के  $T_1$  की बेस से युग्मित होने के कारण,  $T_2$  की कलक्टर धारा और अधिक बढ़ती जायेगी।

अतः रिजनरेटिव क्रिया के कारण,  $T_1$  संतुत क्षेत्र में तथा  $T_2$  कट ऑफ क्षेत्र में आ जायेगा।

अतः  $T_1$  के कलक्टर पर बोल्टेज,

$$V_{C1} = V_{CE\text{sat}} = 0.2 \text{ volt}$$

तथा  $T_2$  के कलक्टर पर बोल्टेज,

$$V_{C2} = V_{CC} - I_{C2}R_{C2}$$

(ii)  $V_{C1}$  के  $0.2 \text{ V}$  (अर्थात् लागभाग शृंख्ला) होने के कारण,  $V_{CC}$  द्वारा संधारित  $C_1$  का आवेशन  $R_{B1}$  के माध्यम से होने लगता है जिससे संधारित पर बोल्टेज बढ़ने लगती है। संधारित  $C_1$  का एक सिरा  $T_2$  की बेस से जुड़ा है, अतः  $T_2$  की बेस बोल्टेज भी

बढ़ते लगती है।  $T_2$  कट ऑफ से बाहर आने लगता है तथा  $I_{C2}$  का मान बढ़ने लगता है। इससे  $V_{C2}$  में कठीनी आती है तथा युग्मन के कारण यह कमी,  $T_1$  के बेस को दूसरफ़र हो जाती है; अतः कलक्टर धारा  $I_{C1}$  कम होती है व  $V_{C1}$  बढ़ता जाता है। युग्मन के कारण यह  $V_{B2}$  तथा  $I_{C2}$  को और बढ़ा देता है।

उपरोक्त से स्पष्ट है कि फिर से रिजनरेटिव प्रक्रिया होती है तथा अन्ततः  $I_{C2}$  का मान बढ़ता जाता है तथा वह संतुत क्षेत्र में आ जाता है।  $I_{C1}$  का मान घटता जाता है तथा वह कट ऑफ क्षेत्र में आ जाता है।

अतः अब  $V_{C1} = V_{CC}$  volt तथा  $V_{C2} = 0.2$  volt

(iii)  $V_{C2}$  के  $0.2$  वोल्ट होने के कारण, अब  $C_2$  का आवेशन होता है ( $V_{CC}$  द्वारा तथा  $R_{B2}$  माध्यम से) तथा फिर से रिजनरेटिव प्रक्रिया होती है।

अतः उक्त विश्लेषण से पता चलता है कि परिपथ में रिजनरेटिव प्रक्रिया चलती रहेगी तथा दोनों डॉजिस्टर बारी-बारी से संतुत क्षेत्र व कट ऑफ क्षेत्र में जाते होंगे। किसी भी डॉजिस्टर के कलक्टर रिमार्नल पर प्राप्त आउटपुट एक वार्गिकर तरंग होती है जिसकी आवृत्ति बेस प्रतिरोध तथा संधारित पर निर्भर करेगी।

संख्यात्मक विश्लेषण (Numerical analysis) से की गई गणना से यह पता चलता है कि ग्राद वार्गिकर तरंग की आवृत्ति

$$f = \frac{1}{0.694 C_1 R_{B1} + 0.694 C_2 R_{B2}}, \quad \dots(7.3)$$


$$C_1 = C_2 = C \\ R_{B1} = R_{B2} = R$$

$$f = \frac{0.7}{RC}, \quad \dots(7.4)$$

अध्यात्म प्रस्तु :  $10 \text{ kHz}$  अवृत्ति की वार्गिकर तरंग उत्पन्न करने लें परिपथ बनानें।

### 8.7.11. मोनोस्ट्रेबल मल्टीवाइब्रेटर (Monostable Multivibrator):

चित्र 7.9 में मोनोस्ट्रेबल मल्टीवाइब्रेटर का परिपथ प्रदर्शित है। इसमें केवल एक स्थायी अवस्था होती है। दूसरी अवस्था अस्थायी होती है। सामान्यतः यह अपनी स्थायी अवस्था में रहता है।



चित्र 7.9—मोनोस्ट्रेबल मल्टीवाइब्रेटर

है। द्विग्र पल्स देने पर कुछ समय के लिये यह अपनी अस्थायी अवस्था में चला जाता है। इसके पश्चात् यह बिना किसी पल्स के स्थायी ही अपनी स्थायी अवस्था में चापस चला जाता है।

### कार्ब-प्रणाली—

(a) स्थायी अवस्था— $T_1$  के बेस पर क्रांतिक वोल्टेज लाइ गई है। यह नियोटिव वोल्टेज  $T_1$  के बेस एमीटर जंक्शन का उक्कम (reverse) बायस रखती है तथा  $T_1$  कट ऑफ थ्रेन में रहता है (चित्र 7.9)।

$T_2$  को  $V_{CC}$  द्वारा  $R_{B1}$  के माध्यम से बेस धारा प्रिलिती है। यह संतुल थ्रेन में रहता है। यह इस परिपथ की स्थायी अवस्था है। जब तक कोई बाहरी पल्स न दी जाये, यह परिपथ इसी अवस्था में रहता है। अर्थात्  $T_1$  कट ऑफ में तथा  $T_2$  संतुल थ्रेन में रहता है इस स्थिति में

$$V_{C1} = V_{CC} \text{ volt} \quad \text{तथा} \quad V_{C2} = 0.2 \text{ v}$$

(b) पल्स देने के तुरन बाद—एक नियोटिव पल्स  $T_1$  के कलक्टर पर आरोपित की जाती है।  $T_1$  के कलक्टर के  $T_2$  से बेस से युग्मित होने के कारण यह क्रांतिक पल्स  $T_2$  के बेस पर आरोपित (apply) होती है नियोटिव वोल्टेज मिलने के कारण  $T_2$  की कलक्टर धारा ( $I_{C2}$ ) कम हो जाती है तथा  $V_{C2}$  का मान बढ़ने लगता है।

$T_2$  का कलक्टर  $T_1$  के बेस से युग्मित है। अतः  $V_{C2}$  में आपी वृद्धि से  $V_{B2}$  भी बढ़ने लगता है तथा  $I_{C1}$  में भी वृद्धि होती है। अतः  $V_{C1}$  कम होने लगता है और  $V_{B2}$  से  $V_{C1}$  के युग्मित होने के कारण  $I_{C2}$  और कम होने लगती है। अर्थात् धारात्मक फोड बैक (जियोटिव प्रक्रिया) के कारण अब  $T_1$  संतुल थ्रेन में तथा  $T_2$  कट ऑफ थ्रेन में चला जाता है।

इस स्थिति में,

$$V_{C1} = 0.2 \text{ V}, \quad V_{C2} = V_{CC} \text{ volts.}$$

(c) पल्स देने के कुछ समय पश्चात्— $V_{C1}$  का मान शून्य होते ही संधारित  $C$  अवैशिष्ट होने लगता है ( $V_{CC}$  द्वारा तथा  $R_{B1}$  के माध्यम से)। संधारित का सिरा  $T_2$  के बेस से जुड़ता है। अतः  $T_2$  की बेस वोल्टेज बढ़ने लगती है तथा उसकी कलक्टर धारा में भी वृद्धि होने लगती है। फिर से जियोटिव प्रक्रिया होती है तथा अन्तः  $T_2$  फिर से संतुल थ्रेन में तथा  $T_1$  कट ऑफ थ्रेन में आ जाता है।

इस स्थिति में,  $V_{C1} = V_{CC} \text{ volt}, \quad V_{C2} = 0.2 \text{ V}$

इस प्रकार हम देखते हैं कि मोनोस्टेबल मल्टीवाइब्रेटर में, पल्स देने पर, कुछ देर के लिये परिपथ की अवस्था परिवर्तित हो जाती है किन्तु कुछ पश्चात् परिपथ अपनी स्थायी अवस्था में आ जाता है। उक्त विशेषण से स्पष्ट है कि मोनोस्टेबल मल्टीवाइब्रेटर द्वारा पल्स उत्पन्न की जा सकती है। इन पल्सों की अवधि


$$t = 0.694 R_B C \quad \dots(7.5)$$

अध्यात प्रमः 5 माइक्रोसेकेंड की एक पल्स उत्पन्न करने हेतु एक परिपथ बनाइये।

8.7.12. बाइस्टेबल मल्टीवाइब्रेटर (Bistable Multivibrator):

इसकी दोनों स्थायी अवस्थायें होती हैं। द्विग्र पल्स देने पर यह अपनी एक स्थायी अवस्था से दूसरी स्थायी अवस्था में चला जाता है तथा उस अवस्था में तब तक रहता है, जब तक दूसरी द्विग्र पल्स प्रलाइ न की जाये।

- कार्ब-प्रणाली—**
1. स्थित ऑन करने पर—माना कि स्थित ऑन करने पर, असुलन के कारण,  $I_{C1}$  के मान में शेडी-सी वृद्धि हो जाती है।



चित्र 7.10—बाइस्टेबल मल्टीवाइब्रेटर

इससे जियोटिव प्रक्रिया (regenerative action) के कारण,  $T_1$  संतुल अवस्था में चला जायेगा तथा  $T_2$  कट ऑफ थ्रेन में (चित्र 7.10 देखें)।

2. यदि संतुल ट्रांजिस्टर के बेस पर क्रांतिक पल्स उत्पन्न कर देती तथा उसकी की बेस पर एक्साइट की गई क्रांतिक पल्स, उसकी कलक्टर धारा को कम कर देती तथा उसकी कलक्टर वोल्टेज को बढ़ा देती।

अतः जियोटिव प्रक्रिया के कारण, वह ट्रांजिस्टर कट ऑफ में चला जायेगा तथा दूसरा ट्रांजिस्टर संचरण में आ जायेगा।

नेट—गोनोस्टेबल बाइस्टेबल मल्टीवाइब्रेटर के अन्तर को स्पष्ट रूप से समझ लें। गोनोस्टेबल बाइब्रेटर में पल्स देने पर उसकी अवस्था बदल तो जाती है किन्तु कुछ समय बाद वह अपनी स्थायी अवस्था में रख्यां आ जाता है।

बदली हुई अवस्था में स्थायी होता है; उसकी अवस्था को फिर से बदलने के लिये एक और द्विग्र पल्स देना आवश्यक होता है।

**बाइस्टेबल मल्टीवाइब्रेटर की ट्रिगरिंग (Triggering of Bistable Multivibrator):** बाइस्टेबल मल्टीवाइब्रेटर की अवस्था परिवर्तित करने के लिये उसे पल्स प्रदान की जाती है जिसकी प्रक्रिया को ट्रिगरिंग कहते हैं।

ट्रिगरिंग दो प्रकार की होती है—

1. असमीमित ट्रिगरिंग (Asymmetrical triggering),
2. समानित ट्रिगरिंग (Symmetrical triggering)

अवस्था से दूसरी स्थायी अवस्था में परिवर्तन करने के लिये तथा दूसरी अवस्था से पहली अवस्था में परिवर्तन करने के लिये, दो अलग-अलग थ्रेनों से पल्स प्राप्त करके, अलग-अलग स्थान पर आरोपित (apply) करनी पड़ती है। अर्थात् एक थ्रेन द्वारा मात्र पल्स एक दिशा में ही परिवर्तन कर पाती

है। दूसरी दिशा में परिवर्तन करने के लिये एक अलग स्रोत से पल्स ग्राम की जाती है तथा उसे दूसरे स्रान पर एलाइ किया जाता है; जैसा कि चित्र 7.11 में प्रदर्शित किया गया है। एक नियोनिक पल्स को ड्रॉजिस्टर के कलक्टर पर एलाइ किया जाता है। ड्रॉजिस्टर का कलक्टर दूसरे ड्रॉजिस्टर की बैस पर एलाइ हो जाता है। इससे पल्स को ड्रॉजिस्टर की कलक्टर धारा कम होने जाती है। उसके पश्चात् रिजेनेरेटिव प्रक्रिया (regenerative action) होता है, अवस्था परिवर्तन हो जाता है। यदि  $T_1$  on होगा तो उसकी अवस्था (regenerative action) होता है, अवस्था परिवर्तन हो जाता है। यदि  $T_1$  on होगा तो उसकी अवस्था (regenerative action) होता है, अवस्था परिवर्तन हो जाता है।

परिवर्तन करने के लिये  $T_2$  के कलक्टर पर पल्स एलाइ करनी पड़ती है।

अतः पल्स  $D_1$  से जुड़कर  $R_1C_1$  के माध्यम से  $T_2$  की बैस पर एलाइ होती है तथा  $T_2$  की कलक्टर धारा को कम कर देती है। उसके पश्चात् रिजेनेरेटिव प्रक्रिया होता है अवस्था परिवर्तन हो जायेगा। इसी प्रकार यदि  $T_1$  ON होगा तो पल्स  $D_2$  से पास होकर  $T_1$  की बैस पर सलाइ होगा तथा अवस्था में परिवर्तन हो जायेगा।

### § 7.13. मल्टीवाइब्रेटर के अनुप्रयोग (Applications of Multivibrators) :

#### 1. बाइस्टेटल मल्टीवाइब्रेटर—


प्रिलैप पल्सोप के रूप में।

#### 2. चोनोस्टेटल मल्टीवाइब्रेटर—

पल्स जनरेट करने में।

#### 3. एस्टेटल मल्टीवाइब्रेटर—

(i) डोलिनों में।  
(ii) ट्राइमिंग परिपथ में।  
(iii) वार्गाकार तरंग जनरेटर में।



चित्र 7.11—असमित ट्रिगरिंग

2. सममित ट्रिगरिंग (Symmetrical triggering)—इस प्रकार की ट्रिगरिंग में, ट्रिगर पल्स एक ही इनपुट पर एलाइ की जाती है तथा यह जमावर ड्रॉजिस्टर की ओर चली जाती है।

चित्र 7.12 में सममित ट्रिगरिंग परिपथ प्रदर्शित किया गया है।

माना  $T_2$  ON है तथा  $T_1$  OFF

है। अतः  $T_2$  के कलक्टर पर बोल्टेज

$$V_{C2} = V_{CE\ sat} = 0.2 \text{ V होती है। अतः}$$

डायोड  $D_2$  की एनोड बोल्टेज  $0.2 \text{ V}$


होगी जबकि उसकी कैथोड बोल्टेज  $V_{CC}$

के तुल्य होगी। डायोड के एनोड बोल्टेज का मान कैथोड बोल्टेज से कम होने कारण,

यह रिवर्स बायस में होता। डायोड  $D_1$  के लोनों सिरों पर समान बोल्टेज  $V_{CC}$  होने के कारण, उस पर कोई बायस नहीं होता।

बनाते हैं। इस नेटवर्क पर दी गयी पल्स बिन्दु  $P$  पर पहुँचती।

$D_2$  के उङ्गम वायस के कारण वह पल्स को जुड़ने नहीं देता।



चित्र 7.12—सममित ट्रिगरिंग

परिपथ—शिमिट ट्रिगर एक ऐनीट युक्ति बाइस्टेटल मल्टीवाइब्रेटर होता है। बाइस्टेटल मल्टीवाइब्रेटर और इसके परिपथ में केवल यह अन्तर होता है कि इसमें  $Q_2$  के कलक्टर स्रोत का युग्मन नहीं होता। इस परिपथ में युग्मन एमीटर भवितोष  $R_E$  ही द्वारा प्रदान किया जाता है।

कार्य-प्रणाली—चित्र 7.13 (a) में शिमिट ट्रिगर परिपथ प्रदर्शित है। प्रारम्भ में हम यह मान कर सकते हैं कि  $V_i = 0$  अथव इनपुट सिग्नल शून्य है। इस स्थिति में  $Q_1$  off स्थिति में रहेगा,  $Q_1$  के कलक्टर के  $Q_2$  के बैस से युक्त होने के कारण,  $Q_2$  संवृत्त अवस्था में रहेगा। चित्र 7.13 (a) देखें।

चित्र 7.13 (a)—शिमिट ट्रिगर

चित्र 7.13 (b) में इनपुट सिग्नल शून्य है। अब यह अन्तर्वर्ती बदल देता है। यह अन्तर्वर्ती बदलने के दौरान डायोड  $D_1$  के एनोड बोल्टेज से कम होने कारण, यह रिवर्स बायस में होता। डायोड  $D_1$  के लोनों सिरों पर समान बोल्टेज  $V_{CC}$  होने के कारण, उस पर कोई बायस नहीं होता।

$D_2$  के उङ्गम वायस के कारण वह पल्स को जुड़ने नहीं देता।

$D_2$  के उङ्गम वायस के कारण वह पल्स को जुड़ने नहीं देता।

$Q_2$  के संतुल अवस्था में होने के कारण  $V_{CE2}$  को शून्य मान सकते हैं। (चित्र 7.13 (b))

अतः एमीटर प्रतिरोध  $R_E$  के ज्ञास वोल्टेज,

$$V_{RE} = \frac{R_E}{R_E + R_{C2}} \cdot V_{CC}$$

अतः  $Q_1$  में चालन कराने के लिये इनपुट वोल्टेज  $V_{in}$  का मान  $V_{RE}$  से  $0.7\text{V}$  अधिक होना चाहिये। अतः

$$\begin{aligned} V_{in} &= V_{RE} + 0.7 \\ &= \frac{R_E}{R_E + R_{C2}} V_{CC} + 0.7 \end{aligned}$$

यदि इनपुट इस मान पर पहुँच जाता है तो  $Q_1$  में चालन घटता है। इससे  $V_{C1}$  का मान घटना घटता है। यूके  $Q_1$  के कलेक्टर को  $Q_2$  की बेस से युग्मित किया गया है, इसलिये रिजिसरिट्व प्रक्रिया के कारण  $Q_1$  संतुल शेत्र में तथा  $Q_2$  कट ऑफ शेत्र में चालन जाता है। इनपुट उच्च प्राप्त होने लाती है।

इस स्थिति में  $Q_1$  संतुल शेत्र में होने वाली उसकी कलेक्टर एमीटर वोल्टेज शून्य मान सकते हैं। अतः एमीटर प्रतिरोध  $R_E$  के ज्ञास वोल्टेज (चित्र 7.13 c) से,

$$V_{RE} = \frac{R_E}{R_E + R_{C1}} \cdot V_{CC}$$

अब यदि इनपुट वोल्टेज को कम किया जाये तथा उसका मान

$$\left\{ \frac{V_{CC} \cdot R_E}{R_E + R_{C1}} \right\} + 0.7$$

से कम हो जाये, तब  $Q_1$  संतुल अवस्था से बाहर आ जायेगा (अर्थात् उसमें चालन कम हो जायेगा), बाकी कार्ड रिजिसरिट्व प्रक्रिया द्वारा कर दिया जायेगा तथा  $Q_1$  cut off में एवं  $Q_2$  संतुल आ जायेगा। इस प्रकार आउटपुट निम्न हो जायेगा।

अतः हम देखते हैं कि आउटपुट अवस्था का मान इनपुट पर निभर करता है। इनपुट के दो विशेष स्तर हैं जिन पर आउटपुट उच्च से निम्न तथा निम्न से उच्च हो जाता है। इन दोनों स्तरों का मान अलग-अलग (different) है। इन इनपुट स्तर का मान  $R_{C1}, R_{C2}, R_E$  तथा  $V_{CC}$  पर निर्भाव करता है।

1. यदि  $V_i = 0$  तो  $Q_1$  कट ऑफ शेत्र में तथा  $Q_2$  संतुल शेत्र में होता है।
2. यदि इनपुट को बढ़ाया जाये तो, जैसे ही इनपुट का मान बढ़कर  $\left( \frac{R_E V_{CC}}{R_E + R_{C2}} + 0.7 \right)$  व तक पहुँचेगा,  $Q_1$  संतुल शेत्र में चला जायेगा। इससे आउटपुट उच्च हो जायेगा।
3. यदि इनपुट को घटाया जाये तो जैसे ही इनपुट का मान घटकर चला जायेगा। इससे आउटपुट उच्च हो जायेगा।

अतः इनपुट वोल्टेज  $V_{in}$  का मान, जिस पर घटती हुई इनपुट के लिये परिपथ की अवस्था परिवर्तित होती है, का निम्न द्रिप बिन्ड (lower trip point) ( $V_{LTP}$ ) कहते हैं।

इनपुट वोल्टेज  $V_{in}$  का मान, जिस पर घटती हुई इनपुट के लिये परिपथ की अवस्था परिवर्तित होती है, को उच्च द्रिप बिन्ड (upper trip point) ( $V_{UTP}$ ) कहते हैं। इस परिपथ में

$$V_{UTP} = \left( \frac{R_E V_{CC}}{R_E + R_{C2}} + 0.7 \right) V$$

इनपुट वोल्टेज  $V_{in}$  का वह मान, जिस पर घटती हुई इनपुट के लिये परिपथ की अवस्था परिवर्तित होती है, का निम्न द्रिप बिन्ड (lower trip point) ( $V_{LTP}$ ) कहते हैं।

$$V_{LTP} = \left( \frac{R_E V_{CC}}{R_E + R_{C1}} + 0.7 \right) V$$

$V_{UTP}$  तथा  $V_{LTP}$  के अन्तर को हिस्टरिसिस वोल्टेज ( $V_{HYS}$ ) कहते हैं। अतः


$$V_{HYS} = V_{UTP} - V_{LTP}$$

ट्रांसफर अभिलक्षण-शिस्टिट द्रिगर का दृंगफर अभिलक्षण (अर्थात् इनपुट तथा आउटपुट के बीच का याफ़) (चित्र 7.14) में दिखाया गया है। इससे पता चलता है कि बढ़ती हुई इनपुट की स्थिति में  $V_{UTP}$  पर आउटपुट की अवस्था परिवर्तित होती है जबकि घटती हुई इनपुट की स्थिति में  $V_{LTP}$  पर आउटपुट की अवस्था परिवर्तित होती है।

इस प्रकार ट्रांसफर अभिलक्षण हिस्टरिसिस की अवस्था, तब परिवर्तित होती है जब इनपुट का मान  $V_{UTP}$  हो जाता है।

इनपुट तथा आउटपुट तंत्रग-चित्र (7.15) में दिखाया गया है कि बढ़ती हुई इनपुट में आउटपुट की अवस्था, तब परिवर्तित होती है जब इनपुट का मान  $V_{UTP}$  हो जाता है।

घटती हुई इनपुट स्थिति में आउटपुट की अवस्था, तब परिवर्तित होती है जब इनपुट का मान  $V_{LTP}$  हो जाता है।



चित्र 7.14—ट्रांसफर अभिलक्षण



चित्र 7.15

शिपिट द्विग के अनुप्रयोग—

1. आधाम तुलनाकारी के रूप में (comparator)
2. वार्गिकण परिपथ के रूप में (Since to square wave convertor)
3. फ्लिप फ्लाप परिपथ के रूप में (Flip flop)।

**§ 7.15. शिपिट ट्रिगर के ऊच्च ट्रिप बिन्ड तथा निम्न ट्रिप बिन्ड की गणना करना (Calculation of Upper trip Point and Lower trip Point of Schmitt Trigger) :**

उदाहरण : (चित्र 7.11 a) में प्रदर्शित शिपिट ट्रिगर के घटकों के मान निम्न हिसे गये हैं

$V_{UTP}$  तथा  $V_{LTP}$  की गणना कीजिये।

$R_E = 3 \text{ k}\Omega, R_{C1} = 9 \text{ k}\Omega, R_{C2} = 3 \text{ k}\Omega, V_{CC} = 12 \text{ V}$

$$\text{हल : } V_{UTP} = \frac{R_E}{R_{C2} + R_E} \times V_{CC} + 0.7$$

$$= \frac{3}{3+3} \times 12 + 0.7 = 6 + 0.7 = 6.7 \text{ V}$$

$$V_{LTP} = \frac{R_E}{R_{C1} + R_E} \times V_{CC} + 0.7$$

$$= \frac{3}{9+3} \times 12 + 0.7 = 3 + 0.7 = 3.7 \text{ V}$$

अध्यात्म प्रश्न : यदि चित्र 7.13 में प्रदर्शित शिपिट ट्रिगर (जिसमें घटकों के मान उक्त उदाहरण के मामान हों) को 25 V peak value की साइन वेव इनपुट दी जाये, तो इनपुट व आउटपुट तरंग draw कीजिये।

**§ 7.16. वोल्टेज नियंत्रित दोलित्र (Voltage Controlled Oscillator) :**

यह एक ऐसा दोलित्र होता है, जिसकी आउटपुट तरंग की आवृत्ति का मान इनपुट पर एवं

की जाने वाली एक कन्ट्रोल वोल्टेज पर नियंत्रित करता है। कन्ट्रोल वोल्टेज को परिवर्तित करके, आउटपुट तरंग के आवृत्ति परिवर्तित की जा सकती है।

कार्य-प्रणाली—चित्र 7.16 में बोल्टेज नियंत्रित दोलित्र का परिपथ प्रदर्शित किया गया है।

यह परिपथ भी एक एस्ट्रेल मल्टीवार्सिटर है, किन्तु इसमें कलक्टर तथा बेस पर दो अलग-अलग पावर सलाई प्रयुक्त की गई है।

सलाई ऑन करने पर, अस्ट्रेल के कलक्टर

किसी एक ट्रांजिस्टर में कलक्टर तथा बोल्ट अधिक होती है। अतः रिजनोटिव बैक्विया द्वारा, बहु ट्रांजिस्टर संरचना बैन में बला जाता है तथा दूसरा कट ऑफ में। उसके पश्चात् संरचना ट्रांजिस्टर से तुड़ा संचारित आवृशित होता है तथा ट्रिनिट्रोइन बैक्विया द्वारा, नियंत्र अवस्था में परिवर्तन होता है। अतः आउटपुट पर वार्गिक तरंग प्राप्त होती है, जिसका समय काल निम्न सूत्र



$$\text{तरंग दिया जा सकता है—} \\ T = 2R_B C \ln \left( 1 + \frac{V_{BB}}{V_{CC}} \right)$$

चित्र 7.16—बोल्टेज नियंत्रित दोलित्र

अतः  $V_{BB}$  को परिवर्तित करके  $T$  को पारिवर्तित किया जा सकता है तथा इस प्रकार आउटपुट तरंग की आवृत्ति  $V_{BB}$  पर नियंत्रित करती है। अतः इसे बोल्टेज नियंत्रित दोलित्र कहते हैं।

**§ 7.17. मल्टीवाइब्रेटर परिपथों हेतु प्रयुक्त किये जाने वाले ICs का वर्णन (Mention of ICs for Multivibrator Circuits) :**

IC555—विभिन्न प्रकार के मल्टीवाइब्रेटर बनाने हेतु IC555 का प्रयोग अन्तीष्ठिक प्रचलित है। IC555 का प्रिंट चित्रण, ल्यॉक डायप्लाम तथा कार्यप्रणाली का विस्तृत विवरण अध्याय 9 (टाइमर



(a) एस्ट्रेल मल्टीवाइब्रेटर (b) बोल्टेज नियंत्रित मल्टीवाइब्रेटर परिपथ

IC) में किया जायेगा। IC555 का एस्टेबल मल्टीवाइब्रेटर व मोनोस्टेबल मल्टीवाइब्रेटर के रूप में संचोबन चित्र 7.17 में प्रदर्शित है।

**IC 741**—यह ऑपरेशनल प्रवर्धक (operational amplifier) IC है, तथा इसकी सहायता से भी विभिन्न मल्टीवाइब्रेटर परिपथ बनाये जा सकते हैं। इसका वर्णन अध्याय 8 में किया गया है।

### प्रश्नावली-7

1. द्रौंजिस्टर को किस प्रकार से स्थिति की भाँति प्रयोग कर सकते हैं? साए कीजिये।
2. ट्रॉन्जिस्टर रिकिंग टाइप क्या होता है?
3. सोड अप संधारित प्र टिप्पणी लिखिये।
4. कल्टकटर युग्मित बाइस्टेबल मोनोस्टेबल तथा एस्टेबल मल्टीवाइब्रेटर की कार्यविधि समझाइये।
5. शिमिट द्विगुणीति बाइस्टेबल मोनोस्टेबल तथा एस्टेबल मल्टीवाइब्रेटर के अनुप्रयोग लिखिये।
6. मल्टीवाइब्रेटर तथा शिमिट द्विगुणीति के अनुप्रयोग लिखिये।
7. द्रौंजिस्टर प्रमुख बोल्टेज नियन्त्रित दोलित्र का परिपथ बनाये तथा इसका सिद्धान्त समझाइये।
8. चित्र 7.8 में प्रदर्शित एस्टेबल मल्टीवाइब्रेटर परिपथ में यदि  $R_{B1} = R_{B2} = 10 \text{ k}\Omega$  तथा  $C_1 = C_2 = 0.001 \mu\text{F}$  तो प्राप्त square wave का time period एवं आवृत्ति बनाये।
9. 100 kHz की वार्गिकार तरां उत्पन्न करने हेतु एक परिपथ डिजाइन कीजिये।
10. साधारण द्रौंजिस्टर व रिकिंग द्रौंजिस्टर में अंतर बताइये।
11. तीनों प्रकार के मल्टीवाइब्रेटर में अंतर बताइये।
12. समुचित उदाहरण देते हुए बाइस्टेबल बहुकाम्पित के उपयोगों की विवेचना कीजिये। (UPBTE 2000)
13. संग्रहीक युग्मित एक्रिस्टाल बहुकाम्पित (collector coupled monostable multivibrator) का कार्य समझाइये। उसे कैसे द्विगुणीता होता है?
14. (अ) बहुकंपित एवं शिमिट द्विगुणीत के उत्तरान्तर अध्ययन स्थापित कीजिये।
  - (ब) द्रौंजिस्टराइब्ल बोल्टेज नियन्त्रित दोलित्र को विनियत कर समझाइये। (UPBTE 2002)
15. नियन्त्रित प्रकार के बहुकम्पितों का वर्णन कीजिये तथा उनके उपयोग लिखिये। (UPBTE 2003)
16. शिमिट द्विगुणीत पर टिप्पणी लिखिये। (UPBTE 2003, 04)
17. संग्रहीक युग्मित द्विस्थितिक बहुकम्पित का कार्य समझाइये। (UPBTE 2004)
18. परिपथ आरोब की सहायता से, एक स्थितिक बहुकंपित की कार्य-प्रणाली समझाइये। (UPBTE 2005)
19. द्विस्थितिक व अस्थितिक बहुकम्पित की निन आधारों पर तुलना कीजिये—
  - (i) नियन्त्रित में बना रहा है।
  - (ii) एक स्थिति से दूसरी में संक्रमण
  - (iii) बहु उत्तेजक का उपयोग।

## 8

### ऑपरेशनल प्रवर्धक (OPERATIONAL AMPLIFIER)

#### 8.1. परिचय (Introduction):

ऑपरेशनल प्रवर्धक (operational amplifier) या op-amp एक उच्च ताप डिफरेंशियल प्रवर्धक (high gain differential amplifier) है, जिसकी बहुत अधिक इनपुट प्रतिबाधा तथा कम आउटपुट प्रतिबाधा होती है।

ऑपरेशनल प्रवर्धक एक प्रत्यक्ष युग्मित (direct coupled) उच्च ताप (high gain) प्रवर्धक है जिसमें एक या एक से अधिक डिफरेंशियल प्रवर्धक होते हैं, जिसके आगे लैनल रूसलेट (level translator) तथा एक आउटपुट स्टेज लगा होता है। आउटपुट स्टेज समान्तः पुरा पुल या पुरा पुल कम्प्लीमेंटरी पेयर (push pull complementary symmetry pair) होता है। आपरेशनल प्रवर्धक एक वेर्सेटिल पुरी है जिसके द्वारा d.c. व a.c. सिग्नलों को प्रवर्धित किया जा सकता है। पुलित, इसे गणितीय ऑपरेशन जैसे एडिशन, सब्सट्रैक्शन, मल्टीप्लीकेशन तथा इंटीग्रेशन करने हेतु डिजाइन किया गया था।

रूँक इस युक्ति को मूलतः गणितीय ऑपरेशन करने हेतु डिजाइन किया गया, इसी कारण इसका नाम ऑपरेशनल प्रवर्धक (operational amplifier) पड़ गया तथा इसको संक्षेप में op-amp कहा जाता है। आधुनिक ऑप-एम्प (op-amp) द्वारा न केवल अंक गणितीय क्रियाएं की जा सकती हैं, बल्कि उपयुक्त external feedback components लागाकर इसको कई अनुप्रयोगों जैसे a.c. तथा d.c. प्रवर्धक, परिस्वर्तन, फिल्टर, दोलित्र (oscillators), तुलनाकारी (comparators), रेग्लेटर्स इत्यादि में भी प्रयुक्त किया जाता है।

“An operational amplifier is a direct-coupled high-gain amplifier usually consisting of one or more differential amplifiers and usually followed by a level translator and an output stage. The output stage is generally a push-pull or push-pull complementary-symmetry pair. An operational amplifier is available as a single integrated circuit package.

The operational amplifier is a versatile device that can be used to amplify d.c. as well as a.c. input signals and was originally designed for computing such mathematical functions as addition, subtraction, multiplication, and integration. Thus the name operational amplifier stems from its original use for these mathematical operations and is abbreviated to op-amp. With the addition of suitable external feedback components, the modern day op-amp can be used for a variety of applications, such as a.c. and d.c. signal amplification, active filters, oscillators, comparators, regulators, and others.”

### § 8.2. ऑप-एम्प का प्रतीक (Symbol of Op-amp):

जैसा कि बताया जा चुका है कि ऑपेरेशनल प्रबर्धक (op-amp) डिफेरेंशियल प्रबर्धक (differential amplifier) है। डिफेरेंशियल प्रबर्धक का कार्य दो सिग्नल के अन्तर को (difference) प्रवर्धित करने का होता है। इसी कारण Op-amp में दो इनपुट टर्मिनल व एक आउटपुट टर्मिनल होते हैं।

$$V_0 = A_d(V_1 - V_2) \quad \dots(8.1)$$

जहाँ  $A_d$  = डिफेरेंशियल गेन

इसका प्रतीक चित्र 8.1 में दिया गया है।

Op-amp का वह टर्मिनल, जिसमें (-) चिन्ह लगा है, इनवर्टिंग टर्मिनल कहलाता है।

इनवर्टिंग का शाब्दिक अर्थ है विपरीत, यदि इस टर्मिनल पर कोई सिग्नल इनपुट के विपरीत कला (phase) में प्राप्त होती है अर्थात् इनपुट तथा आउटपुट में  $180^\circ$  का कलान्तर होता है।

Op-amp का वह टर्मिनल जिसमें (+) चिन्ह लगा है, नौंच अनवर्टिंग (Non-inverting) टर्मिनल कहलाता है। इस टर्मिनल के इनपुट पर दी गई इनपुट की कला परिवर्तित (phase invert) नहीं होती अर्थात् आउटपुट, इनपुट के समान कला में प्राप्त होती है।

### § 8.3. आदर्श ऑपेरेशनल प्रबर्धक की विशिष्टियाँ (Specifications of Ideal Operational Amplifier):


एक आदर्श (ideal) op-amp के निम्न अभिलक्षण होने चाहिए—

- (1) इनपुट प्रतीकार्था (Input resistance)  $R_i = \infty$
- (2) आउटपुट प्रतीकार्था (Output resistance)  $R_o = 0$
- (3) वोल्टेज लाभ (Voltage gain)  $A_v = \infty$
- (4) बैंड चैड्वाई (Bandwidth)  $BW = \infty$
- (5) समुत्सुन (Perfect balance) अर्थात् जब  $V_1 = V_2, V_0 = 0$
- (6) कॉमन मोड अस्वीकरण अनुपात (Common mode rejection ratio)  $(CMRR) = \infty$
- (7) स्लू रेट (slew rate)  $= \infty$
- (8) ताप के साथ अभिलक्षण ड्रॉप्ट न हो अर्थात् स्थिर रहे।

एक आदर्श ऑप-एम्प व व्यवहारिक ऑप-एम्प (IC 741) के सोसिफिकेशन्स की तुलना तालिका 8.1 में की गई है।

"An ideal op-amp would exhibit the following electrical characteristics :


- (i) Infinite voltage gain  $A$ .
- (ii) Infinite input resistance  $R_i$  so that almost any signal source can drive it and there is no loading of the preceding stage.
- (iii) Zero output resistance  $R_o$  so that output can drive an infinite number of other devices.



Characteristics	Ideal	Typical values for IC 741 C
Voltage gain (open loop)	$\infty$	$2 \times 10^5$
Output impedance	0	75Ω
Input impedance	$\infty$	2 MΩ
Offset voltage	0	2 mV
Offset current	0	20 nA
Bandwidth	$\infty$	1 MHz

### § 8.4. ऑप-एम्प का ब्लॉक डायग्राम (Block Diagram of Op-amp):

ब्लॉक ऑप-एम्प एक माल्टीसेज प्रबर्धक है, अतः इसका ब्लॉक डायग्राम के रूप में प्रदर्शित किया जा सकता है। चित्र 8.2 में ऑप-एम्प का ब्लॉक डायग्राम प्रदर्शित है। इसके मुख्य सेज निम्नतर हैं—



(1) डिफेरेंशियल प्रबर्धक (Differential amplifier)—Op-amp का मुख्य भाग एक सिग्नल के अन्तर के समानुपाती आउटपुट (proportional output) प्रदान करता है।

अर्थात्  $V_0 \propto V_1 - V_2$

अर्थात्  $A_d$  प्रबर्धक का डिफेरेंशियल लाभ (differential gain) है। डिफेरेंशियल

प्रबर्धक का परिपथ चित्र 8.3 में दिखाया गया है। डिफेरेंशियल

परिपथ में डायोड युग्म प्रयोग किये गये के कारण यह d.c. को भी प्रवर्धित


- (iv) Zero output voltage when input voltage is zero.
- (v) Infinite bandwidth so that any frequency signal from 0 to  $\infty$  Hz can be amplified without attenuation.
- (vi) Infinite common-mode rejection ratio so that the output common-mode noise voltage is zero.
- (vii) Infinite slew rate so that output voltage changes occur simultaneously with input voltage changes."

- (iv) Zero output voltage when input voltage is zero.
- (v) Infinite bandwidth so that any frequency signal from 0 to  $\infty$  Hz can be amplified without attenuation.
- (vi) Infinite common-mode rejection ratio so that the output common-mode noise voltage is zero.
- (vii) Infinite slew rate so that output voltage changes occur simultaneously with input voltage changes."

(2) अतिरिक्त लाख स्टेज (Additional gain stage)—डिफ़ेन्स प्रबंधक (amplifier) को और अधिक प्रवर्द्धित करने के लिये अतिरिक्त (additional) लाख स्टेज (gain state) प्रयोग किये जाते हैं।

(3) लेवल शिफ्टर तथा बफर (Level shifter and buffer)—बफर (buffer) के लिए एक एमीटर फोलोअर का प्रयोग किया जाता है। एमीटर फोलोअर परिपथ चित्र 8.4 में प्रदर्शित किया गया है। यह सिक्किंट निम्न दो कार्य करता है—

- लेवल शिफ्टिंग (Level shifting) अर्थात् वोल्टेज का स्तर शिफ्ट (level shift) करता है। इससे यह लाभ होता है कि शून्य इनपुट (zero input) के लिये आउटपुट (output) का शून्य (zero) पर सेट (set) कर दिया जाता है।
- इसका इनपुट प्रतिरोध बहुत अधिक होता है। इसलिये यह अपने पीछे लगे उच्च लाख स्टेज (High gain stage) को लोड (load) होने से बचाता है।



चित्र 8.4—लेवल शिफ्टर तथा आउटपुट स्टेज

$$\begin{aligned}V_0 &\propto (V_1 - V_2) \\V_0 &= A_d(V_1 - V_2) \\A_d &= \frac{V_0}{V_1 - V_2}\end{aligned}$$

चित्र 8.5

(4) आउटपुट स्टेज (Output stage)—इसका आउटपुट प्रतिरोध (output resistance) या बहुत कम होता है। अतः यह बड़ी सिग्नल आउटपुट थारा (large signal output current) या बोल्टेज प्रदान (voltage supply) करने में सक्षम होता है। इसके लिये काम्प्लीमेंट्री सिमेंट्री युनिट (complementary push-pull amplifiers) का प्रयोग किया जाता है।

"Since op-amp is a multistage amplifier, it can be represented by a block diagram. The input stage is the dual-input, balanced-output differential amplifier. This stage generally provides most of the voltage gain of the amplifier and also establishes the input resistance of the op-amp. The intermediate stage is usually another differential amplifier, which is driven by the output of the first stage. In most amplifiers the intermediate stage is dual input, unbalanced (single-ended) output. Because direct coupling is used, the d.c. voltage at the output of the intermediate stage is well above ground potential. Therefore, generally, the level translator (shifting) circuit is used after the intermediate stage to shift the d.c. level at the output of the intermediate stage downward to zero volts with respect to ground. The final stage is usually a push-pull complementary amplifier output stage. The output stage increases the output voltage swing and raises the current supplying capability of the op-amp. A well-designed output stage also provides low output resistance."

#### 8.4. परिभाषाएँ (Definitions):

1. प्रतिलोमक इनपुट (Inverting input)—Op-amp का वह इनपुट टर्मिनल, जिस पर इनपुट सिग्नल प्रदान किया जाता है।

(-) चिन्ह लगा होता है। Inverting इनपुट टर्मिनल कहलाता है। इस पर इनपुट सिग्नल प्रदान करने से, आउटपुट पर विसरीत कला का सिग्नल (signal) प्राप्त होता है।

"The (-) input of the op-amp is called inverting input because an a.c. signal (or d.c. voltage) applied to this input produces a 180° out of phase (or opposite polarity signal) at the output."

#### 2. अप्रतिलोमक इनपुट (Non inverting input)—Op-amp का वह इनपुट टर्मिनल, जिस पर (+) चिन्ह लगा होता है, Non-inverting इनपुट टर्मिनल कहलाता है। इस पर इनपुट सिग्नल प्रदान (input signal apply) करने से आउटपुट (output) पर, समान कला का सिग्नल (signal) प्राप्त होता है।

"The (+) input of the op-amp is called non-inverting input because an a.c. signal (or d.c. voltage) applied to this input produces an in-phase (or same polarity) signal at the output."

3. अन्तरण वोल्टता गेन (Differential voltage gain)—यदि Op-amp के (+) टर्मिनल तथा (-) टर्मिनल पर अला-अला इनपुट प्रयुक्त (apply) करते हैं तो आउटपुट वोल्टेज (output voltage) दोनों इनपुट सिग्नल (signal) के अन्तर के समानुपाती होती है,  $V_1$  (चित्र 8.5 देखें)।

$$V_0 = A_d(V_2 - V_1)$$

$$\begin{aligned}V_0 &\propto (V_1 - V_2) \\V_0 &= A_d(V_1 - V_2)\end{aligned}$$

यहाँ पर  $A_d$  डिफ़ेरेंशियल वोल्टेज लाख (Differential voltage gain) कहलाती है क्योंकि यह बताता है कि op-amp दो सिग्नल के अन्तर को कितना प्रवर्द्धित (amplify) कर रहा है।

"Differential gain  $A_d$  is the ratio of output voltage of the differential amplifier to the difference of voltage applied at two input terminals."

4. कॉम्पन मोड लाख (Common mode gain)—यदि एक ही सिग्नल (signal) Op-amp की दोनों इनपुट (input) पर लगा हो तो इस सिग्नल को कॉम्पन मोड सिग्नल (common mode signal) कहते हैं। चौंकिंग op-amp दोनों इनपुट सिग्नल के अन्तर को प्रवर्द्धित करता है, इसलिये दोनों इनपुट पर समान (common mode) इनपुट ( $V_{in\ cm}$ ) लगाने पर आउटपुट (output) शून्य राखा जाना चाहिये। किन्तु व्यावहारिक op-amp में समान इनपुट (input) देने पर भी कुछ आउटपुट वोल्टेज ( $V_{o\ cm}$ ) आउटपुट पर प्राप्त होता है। इनपुट कॉम्पन मोड वोल्टेज (output common mode voltage) तथा आउटपुट कॉम्पन मोड परिमाण (output common mode voltage) के अनुपात को कॉम्पन मोड लाख (common mode gain) ( $A_{cm}$ ) कहते हैं। कॉम्पन मोड लाख (common mode gain) को निम्न प्रकार से परिभाषित करते हैं—

$$A_{cm} = \frac{V_{o\ cm}}{V_{in\ cm}} \quad \dots(8.2)$$

जहाँ  $A_{cm}$  = कॉम्पन मोड लाख (common mode gain)

$V_{in\ cm}$  = कॉम्पन मोड इनपुट वोल्टेज (common mode input voltage)

$V_{o\ cm}$  = कॉम्पन मोड आउटपुट वोल्टेज (common mode output voltage)

"To determine the common mode voltage gain  $A_{cm}$ , apply a known voltage  $V_{in\ cm}$  to both input of the Op-amp and measure the resultant common mode output voltage  $V_{o\ cm}$ . The ratio of common mode output voltage to the common mode input voltage  $V_{in\ cm}$  is called the common mode voltage gain  $A_{cm}$  of the differential amplifier."

Ideally, the common mode voltage gain of a differential amplifier should be zero."

5. कॉमन मोड अस्वीकरण अनुपत्त (CMRR) (Common mode rejection ratio)—यह डिसेरियल मवधक की कॉमन मोड सिग्नल को अस्वीकृत (reject) करने की क्षमता को दर्शाता है। यह डिसेरियल माप (differential gain) तथा कॉमन मोड माप (common mode gain) का अनुपत्त होता है—

$$CMRR = \frac{Ad}{A_{cm}} \quad \dots(8.3)$$

एक अच्छे डिसेरियल (differential) मवधक में CMRR का मान आधक होना चाहिये। अर्थात् डिसेरियल माप (differential gain) अधिक तथा कॉमन मोड माप (common mode gain) कम होना चाहिये।

Ideally,  $A_{cm}$  का मान शून्य होना चाहिये। "The ability of a differential amplifier to reject a common mode signal is expressed by its common-mode rejection ratio (CMRR). It is the ratio of differential gain  $Ad$  to the common-mode gain  $A_{cm}$ . It is advantageous to have a differential amplifier with higher CMRR since this amplifier is better able to reject common-mode signals. Ideally, the value of CMRR of a differential amplifier is expected to be infinite."


Generally the  $A_{cm}$  is very small and  $Ad$  is very large; therefore, the CMRR is very large. Being a large value, CMRR is most often expressed in decibels (dB). For the 741C, CMRR is 90 dB typically.

One of the common features of a differential amplifier is its ability to cancel out or reject certain types of undesired voltage signals. Such undesired signals are referred to as "noise" and may occur owing to voltages induced by stray magnetic fields in the ground or signal wires, as voltage variations in the voltage supply. These noise signals are not the signals that are desired to be amplified in the differential amplifier. Their distinguishing feature is that the noise signal appears equally at both inputs of the circuit. It means that any undesired (or noise) signals that appear in polarity, or common to both input terminals, will be largely rejected, or cancelled out at the differential amplifier output. The signal that is to be amplified appears at only one input or opposite in polarity at both inputs. Now what is important to be considered is that, if undesirable noise does occur, upto what extent it is rejected out by the differential amplifier? A measure of this rejection of signals common to both inputs is referred to as the common-mode rejection of the amplifier and a numerical value is assigned, what is called the common-mode rejection ratio (CMRR)."

6. सन्तुलित ऑप-एम्प (Balanced op-amp)—एक सन्तुलित (balanced) op-amp वह होता है जिसकी दोनों इनपुट को मूल्यांकित करने पर (0V करने पर) आउटपुट शून्य (zero) भाव होती है।

"A balanced op-amp is that in which if we ground both input terminals we get a zero output."

7. इनपुट ऑफसेट बोल्टेज (Input offset voltages) ( $V_{IO}$ )—यदि op-amp की दोनों में दोनों इनपुट शून्य (input zero) होने पर भी आउटपुट (output) पर कुछ बोल्टेज भाव होती है। आउटपुट बोल्टेज को शून्य करने के लिये इनपुट रिमिनल के मध्य कुछ बोल्टेज प्रति (apply) करनी पड़ती है, जिसको इनपुट ऑफसेट बोल्टेज (input offset voltage) ( $V_{IO}$ ) कहते हैं (चित्र 8.6)। इसका मान 1 mV से 6 mV तक हो सकता है। इनपुट ऑफसेट बोल्टेज (input offset voltage) को निम्न प्रकार से परिभाषित कर सकते हैं—



चित्र 8.6—इनपुट ऑफसेट बोल्टेज

Op-amp से इनपुट (input) रिमिनल के बीच प्रति (apply) की जाने वाली वह बोल्टेज, जो op-amp को सन्तुलित कर देती है, इनपुट ऑफसेट बोल्टेज (input offset voltage) कहलाती है।

"When the inputs of the op-amp are grounded, there is almost always an output offset voltage because the input transistors have different  $V_{BE}$  values. For instance, the data sheet of a typical 741C lists a maximum input offset voltage of  $\pm 2\text{mV}$ . This difference of  $2\text{mV}$  is an unwanted input signal that is amplified to give an output offset voltage. The output offset voltage can be eliminated by applying a voltage of  $2\text{mV}$  to the inverting input. Then the output offset voltage is reduced to zero. Since the offset can have either polarity, it might be necessary to reverse the polarity of the  $2\text{mV}$ .

Thus the input offset voltage  $V_{in\ (offset)}$  may be defined as that voltage, which is to be applied between the input terminals to balance the amplifier."

8. इनपुट ऑफसेट धारा (Input offset current)—प्रत्येक व्यवहारिक (practical) op-amp के इनपुट रिमिनलों में कुछ धारा (current) अवश्य प्रवाहित होती है।

Op-amp के प्रतिलोमक (non-inverting) रिमिनलों में प्रवाहित होने वाली धाराओं के अन्तर को इनपुट ऑफसेट धारा कहते हैं। (चित्र 8.7 देखें)।

$$I_{io} = I_1 - I_2 \quad \dots(8.4)$$

इनपुट ऑफसेट धारा (input offset current),

$$I_{io} = I_1 - I_2$$

इसका मान 20 nA से 200 nA के बीच होता है।

"The algebraic difference between the currents into the inverting and noninverting terminals is referred to as input offset current  $I_{io}$  i.e.,

$$I_{io} = |I_1 - I_2|$$

where  $I_1$  is the current into the noninverting input and  $I_1$  is the current into the inverting input.

The input offset current for the 741C is 200 nA maximum. As the matching between two input terminals is improved, the difference between  $I_1$  and  $I_2$  becomes smaller; that is, the  $I_{io}$  value decreases further. For instance, the precision op-amp 714C has a maximum value of  $I_{io}$  equal to 6 nA, a dramatic improvement over older technology."

9. इनपुट बायस धारा (Input bias current) – Op-amp के इनवर्टिंग तथा नान इनवर्टिंग टर्मिनलों में प्रवाहित होने वाली धाराओं के औसत को इनपुट बायस धारा (input bias current) कहते हैं।

इनपुट बायस धारा (input bias current)

$$I_{ib} = \frac{I_1 + I_2}{2} \quad \dots(8.5)$$

इसका मान 80 nA से 500 nA (नैनो एम्पेर) के बीच होता है। "Input bias current  $I_{ib}$  is the average of the currents that flow into the inverting and noninverting input terminals of the op-amp. i.e.,

$$I_{ib} = \frac{I_1 + I_2}{2}$$

$I_{ib} = 500 \text{ nA}$  maximum for the 741C, whereas  $I_{ib}$  for the precision 714C is  $\pm 7 \text{ nA}$ . Note that the two input currents  $I_1$  and  $I_2$  are actually the base currents of the first differential amplifier stage."

10. पॉवर सल्लाई असीबरण अनुपात (Power supply rejection ratio (PSRR))—यदि op-amp पावर सल्लाई बोल्टेज परिवर्तित (Power supply voltage change) हो जाये तो इनपुट ऑफसेट बोल्टेज (input offset voltage) भी परिवर्तित (change) हो जाती है।

इनपुट ऑफसेट बोल्टेज में परिवर्तन तथा पॉवर सल्लाई (power supply) बोल्टेज में परिवर्तन के अनुपात को PSRR कहते हैं। यदि सल्लाई बोल्टेज के मान से  $\Delta V$  परिवर्तन होने से इनपुट ऑफसेट बोल्टेज के मान में  $\Delta V_{io}$  परिवर्तन हो जाये तो  $PSRR = \frac{\Delta V_{io}}{\Delta V}$ ; इसको  $\mu\text{V/V}$  या dB में प्रदर्शित करते हैं।

"The change in an op-amp's input offset voltage  $V_{io}$  caused by variations in supply voltages is called the supply voltage rejection ratio (SVRR). A variety of terms equivalent to SVRR are used by different manufacturers, such as the power supply rejection ratio (PSRR) and the power supply sensitivity (PSS). These terms are expressed either in microvolts per volt or in decibels. If we denote the change in supply voltages by  $\Delta V$  and the corresponding change in input offset voltage by  $\Delta V_{io}$ , PSRR is defined by ratio of  $\Delta V_{io}$  and  $\Delta V$ ."

11. स्लू रेट (Slew Rate)—यदि op-amp को स्टेप इनपुट दी जाये तो आउटपुट बोल्टेज में अधिकतम परिवर्तन की दर स्लू रेट (Slew rate) कहलाती है।

$$\text{स्लू रेट (SR)} = \frac{\Delta V}{\Delta t} \text{ V}/\mu\text{s} \quad \{t \text{ is in } \mu\text{s}\} \quad \dots(8.6)$$

यदि आउटपुट को स्लू रेट से अधिक दर से परिवर्तित करने का प्रयास किया जायेगा तो आउटपुट में क्लिपिंग या विल्पण हो जायेगा। स्लू रेट यह प्रदर्शित करता है कि इनपुट आवृत्ति (input frequency) के परिवर्तित होने पर op-amp का आउटपुट कितनी तेजी से परिवर्तित हो सकता है।


Op-amp 741 में स्लू रेट कम होती है ( $0.5 \text{ V}/\mu\text{s}$ ), जिससे उसे उच्च आवृत्ति अनुप्रयोग (oscillator, filter) इत्यादि में प्रयुक्त नहीं किया जा सकता। इसका तुलना में नये Op-amp जैसे LF 351,  $\mu\text{AF} 771$ , MC 34001 आदि में स्लू रेट अधिक होती है ( $13 \text{ V}/\mu\text{s}$ )। उच्च स्पीड (high speed) op-amps जैसे LM 318 की स्लू रेट  $70 \text{ V}/\mu\text{s}$  होती है।

"Slew rate (SR) is defined as the maximum rate of change of output voltage per unit of time and is expressed in volts per microseconds.

Slew rate indicates how rapidly the output of an op-amp can change in response to changes in the input frequency. The slew rate changes with change in voltage gain and is normally specified at unity (+1) gain. The slew rate of an op-amp is fixed; therefore, if the slope requirements of the output signal are greater than the slew rate then distortion occurs. Thus slew rate is one of the important factors in selecting the op-amp for a.c. applications, particularly at relatively high frequencies.

One of the drawbacks of the 741C is its low slew rate ( $0.5 \text{ V}/\mu\text{s}$ ), which limits its use in relatively high frequency application, especially in oscillators, comparators, and filters. The newer op-amps—LF 351,  $\mu\text{AF} 771$ , and MC 34001—which are direct replacements for 741, have a slew rate of  $13 \text{ V}/\mu\text{s}$ . In high-speed op-amps especially, the slew rate is significantly improved. For instance, the LM 318 has a slew rate of  $70 \text{ V}/\mu\text{s}$ ."

अध्याय प्रश्न: चित्र 8.8 में प्रदर्शित यारणों की सहायता से परिपथ के CMRR की गणना कीजिये।




चित्र 8.8

§ 8.6. ऑफसेट नल विधि (Offset Null Method): आउटपुट टर्मिनल पर शून्य बोल्टेज प्राप्त करने के लिये इनपुट पर थोड़ी मात्रा में डॉ. सी० बोल्टेज प्रयुक्त करनी पड़ती है। इस विधि को ऑफसेट नल विधि (Offset null method) कहते हैं।

चित्र 8.9 (a, b) में इनवर्टिंग (inverting) तथा नोन इनवर्टिंग (non inverting op-amp) को समृद्धि (balance) करने के लिये परिपथ प्रदर्शित किये गये हैं।

चित्र 8.9 (a) में वोल्टेज डिवाइडर परिपथ, नोन इनवर्टिंग की श्रृंखला में कम (small) वोल्टेज प्रदान करता है। इस वोल्टेज की रेज़ =  $\pm V \frac{R_3}{R_3 + R_4}$

यदि  $\pm 15\text{V}$  की सलाई प्रयोग में लायी जाये,



चित्र 8.9 (a)—Non inverting


तथा  $R_4 = 100\text{k}\Omega$ ,  $R_3 = 100\Omega$  तो, वोल्टेज डिवाइडर परिपथ  $\pm 15\text{mV}$  वोल्टेज प्रदान करता है।

यदि op-amp के फीडबैक (feedback) परिपथ में संधारित या

कोई अन्य ब्रेकीय अवयव (non-linear element) लगा हो, तो यह वोल्टेज डिवाइडर op-amp को समृद्धि करने में सक्षम होता है।

741 प्रिवारा के op-amp की एक मुख्य विशेषता ऑफसेट (offset) वोल्टेज नल योग्यता (null capability) है। 741 op-amp में ऑफसेट नल के लिये पिन 1 तथा 5


चित्र 8.9 (b)—Inverting op-amp के लिये Offset balancing method



तथा  $R_4 = 100\text{k}\Omega$ ,  $R_3 = 100\Omega$  तो, वोल्टेज डिवाइडर परिपथ  $\pm 15\text{mV}$  वोल्टेज प्रदान करता है।

### 8.7. ऑप-एम का तुल्य परिपथ (Equivalent Circuit of Op-amp):

चित्र 8.10 में ऑप-एम का तुल्य परिपथ प्रदर्शित है। इस परिपथ में ऑप-एम के मुख्य अभिलक्षण (अर्थात्  $A_d$ ,  $R_i$ , तथा  $R_o$ ) समीक्षित किये गये हैं। नोट करें कि  $A_d$ ,  $V_{id}$  तुल्य शैरेनिन वोल्टेज सोर्स (equivalent Thevenin voltage source) है तथा  $R_o$  ऑप-एम के आउटपुट दर्दिनों से देखने पर थेवनिन तुल्य प्रतिरोध है।



चित्र 8.10—ऑप-एम का तुल्य परिपथ

इस परिपथ की सहायता से ऑप-एम के मूल सिद्धान्तों का विश्लेषण किया जा सकता है। चित्र 8.10 में प्रदर्शित परिपथ के अनुसार आउटपुट वोल्टेज—

$$V_O = A_d V_{id} = A_d (V_1 - V_2)$$

चित्र 8.9 (c)—ऑप-एम IC 741 में offset null balancing

उपलब्ध होती है, जैसा कि चित्र 8.9 (c) में दिखाया गया है। Pin 1 तथा 5 के पथ  $10\text{k}\Omega$  का विभवमापी जोड़ा (potentiometer connect) जा सकता है। विभवमापी (potentiometer) में वाइपर (wiper) क्षणात्मक सलाई (negative supply)  $-V_{EE}$  से जोड़ा (connect) जाता है। विभवमापी में परिवर्तित करके ऑफसेट ऑफसेट वोल्टेज (output offset voltage) को शून्य किया जा सकता है।

बहुत कम op-amp, जैसे 301, 748, 777, में स्थिर ऑफसेट वोल्टेज नल योग्यता (offset voltage null capability) होती है। इन op-amp में ऑफसेट वोल्टेज को शून्य करने के लिये बाहर से अतिरिक्त नेटवर्क लाने की आवश्यकता नहीं होती।

"One of the features of the 741 family op-amps is an offset voltage null capability. The 741 op-amps have pins 1 and 5 marked as offset null for this purpose. A  $10\text{k}\Omega$  potentiometer can be connected between offset null pins 1 and 5, and the wiper of the potentiometer can be connected to the negative supply  $-V_{EE}$ . By varying the potentiometer, the output offset voltage (output voltage without any input applied) can be reduced to zero volts. Thus the offset voltage adjustment range is the range through which the input offset voltage can be adjusted by varying the  $10\text{k}\Omega$  potentiometer. For the 741C the offset voltage adjustment range is  $\pm 15\text{mV}$ . Very few op-amps have the offset voltage null capability, some of these being the 301, 748 and 777. This means that for most op-amps we have to design an offset voltage compensating network in order to reduce the output offset voltage to zero."

जहाँ

$$A_d = \text{large-signal voltage gain}$$

$V_{id}$  = डिफरेंस इनपुट वोल्टेज

$V_1$  = आउटपुट के साथें गांव इनवर्टिंग रमिनल पर वोल्टेज


$V_2$  = ग्राउंड के साथें इनवर्टिंग रमिनल पर वोल्टेज

समीकरण 8.7 से स्पष्ट है कि आउटपुट वोल्टेज  $V_0$  इनपुट वोल्टेजों ( $V_1$  तथा  $V_2$ ) के बीजगणितीय अंतर के समानुपाती है अर्थात् Op-amp दोनों इनपुट वोल्टेजों के अंतर को प्रवर्धित करता है।

### § 8.8. ऑप-एम्प का नियन्त्रित व्यवस्थापन (Op-amp Configurations) :

(i) ऑप-एल्यू कार्निफिग्युरेशन (Open loop configuration)—ऑप-एल्यू का अर्थ है कि इनपुट तथा आउटपुट रमिनल के मध्य कोई direct या indirect (via another network) कोई कनेक्शन नहीं है अर्थात् कोई फीडबैक पथ (feedback path) नहीं है।

ओप-एल्यू में ऑप-एम्प एक उच्च-लायप डिफरेंशियल प्रबर्धक की भाँति कार्य करता है। इस स्थिति में इसकी वोल्टेज ट्रांसफर वक्र चित्र 8.11 में प्रदर्शित है। चित्र से स्पष्ट है कि यदि इनपुट डिफरेंस वोल्टेज saturation limits के अंदर है, तो आउटपुट डिफरेंस इनपुट के समानुपाती होती है। नोट करें कि



चित्र 8.11—ऑप-एल्यू बोल्टेज ट्रांसफर वक्र

होती है, अतः यदि difference वोल्टेज

शून्य से slightly high भी हो, तो वह आउटपुट को saturation में इंड्राइव करने के लिये पर्याप्त होती है।

उदाहरणतः यदि ऑप-एम्प के गेन 2,00,000 है, तथा माना कि आउटपुट saturation limit  $\pm V_{cc} = \pm 20$  V है, तो

$$V_d = \frac{\pm V_{cc}}{A_d} = \frac{\pm 20}{2,00,000} = 100 \mu\text{V}$$

अर्थात् मात्र  $100 \mu\text{V}$  की डिफरेंस वोल्टेज ऑप-एम्प के आउटपुट को सेचुरेट कर देती। अतः, ऑप-एल्यू कौन्फिग्युरेशन को linear applications में use नहीं किया जा सकता, इसको केवल non-linear applications में (जैसे square wave generations) में use किया जा सकता है।

(ii) क्लोज़ लूप कौन्फिग्युरेशन (Close-loop Configuration) — यदि प्रबर्धक में फीडबैक परिपथ लगा ही, तो उसे closed-loop configuration कहा जाता है। ऑप-एम्प के अधिकतर व्यवहारिक अनुप्रयोगों में इस configurations का प्रयोग किया जाता है।

"When an op-amp is operated in the open loop configuration, the output either goes to positive saturation or negative saturation levels or switches between positive and negative saturation levels and thus clips the output above these

levels. So open loop configurations of op-amp cannot be used in linear applications. However, open-loop op-amp configurations are used in certain non-linear applications such as square-wave generation.

The op-amp can be effectively employed in linear applications if feedback is introduced, i.e., and output signal is feedback to the input either directly or via another network."

### § 8.9. ऑपेरेशनल प्रबर्धक के अनुप्रयोग (Application of Op-amp) :

आगे कुछ खण्डों में आप op-amp के विभिन्न अनुप्रयोगों के विषय में पढ़ें।

Op-amp के सभी अनुप्रयोगों का विशेषण, Op-amp को आदर्श (ideal) Op-amp के इनपुट रमिनलों में आभासी लघुप्रथित सर्किट (virtual short circuit) होता है।

हम जानते हैं कि op-amp की आउटपुट (output) इनपुट सिग्नलों के मात्र के अंतर के समानुपाती होती है, अर्थात्  $V_0 = A_d (V_1 - V_2)$

$$A_d = \frac{V_0}{V_1 - V_2}$$


$$\text{एक आदर्श op-amp कि लिये } A_d = \infty$$

$$\infty = \frac{V_0}{V_1 - V_2} \quad \dots(8.8)$$

$$V_1 - V_2 = 0$$

$$V_1 = V_2$$

... (8.8)



चित्र 8.12

प्रवाहित नहीं होती, अर्थात्  $I = 0$ ।

यह concept ऑप-एम्प के closed-loop परिपथों के विशेषण में अत्यंत सहायक होता है क्योंकि इस concept से इस परिपथों का विशेषण करना सात हो जाता है।

"Voltage at the non-inverting input terminal of an op-amp is approximately equal to that the inverting input terminal provided that  $A$  is very large. This concept is useful in the analysis of closed-loop op-amp circuits."

### § 8.10. इनवर्टिंग प्रबर्धक (Inverting Amplifier) :

इनवर्टिंग प्रबर्धक वह होता है जिसमें आउटपुट इनपुट के विपरीत कला में हो।

"In Inverting amplifier output signal is  $180^\circ$  out-of-phase, i.e., inverted with respect to input signal."


चित्र 8.13 (a) में op-amp का इनवर्टर परिपथ (Inverter circuit) दिखाया गया है। प्रतिरोध  $R$  में प्रवाहित धारा का मान  $I_1$  माना गया है। प्रतिरोध  $R_f$  में प्रवाहित होने वाली धारा का मान  $I_2$  माना गया है।

चित्र (9.10) में परिपथ की  $R$  वाली शाखा तथा  $R_f$  वाली शाखाएँ दिखायी गयी हैं। प्रतिरोध  $R$  में प्रवाहित धारा (चित्र 8.13 (b)) से—

$$I_1 = \frac{V_i - V_2}{R} \quad \dots (i)$$

$$\frac{V_i}{R} = -\frac{V_0}{R_f} \quad \dots (8.9)$$

$$\frac{V_0}{V_i} = -\frac{R_f}{R} \quad \dots (8.9)$$

प्रतिरोध  $R_f$  में प्रवाहित धारा (चित्र 8.13 (c))

$$I_2 = \frac{V_2 - V_0}{R_f} \quad \dots (iii)$$

चूंकि एक आदर्श (ideal) op-amp का इनपुट प्रतिरोध अनन्त होता है, इसलिये op-amp के इनपुट टर्मिनल में धारा प्रवेश नहीं कर सकती, अर्थात्  $I_1 = 0$  (चित्र 8.13 (a))। Op-amp के इनवर्टिंग टर्मिनल पर यदि किरचॉफ धारा नियम लागाये तो निम्न समीकरण प्राप्त होता है—

$$I_1 = I_2 + I_i \quad \dots (iv)$$

$$I_i = 0 \quad \dots (v)$$

$$I_1 = I_2 \quad \dots (vi)$$

समीकरण (i) व (ii) का मान समीकरण (iii) में डालने पर—

$$\frac{V_i - V_2}{R} = \frac{V_2 - V_0}{R_f}$$

Op-amp के नौं इनवर्टिंग टर्मिनल को भू-सम्पर्कित किया गया है। इस कारण op-amp के नौं इनवर्टिंग टर्मिनल पर बोल्टेज voltage ( $V_1$ ) का मान ( $V_1$ ) शून्य होगा, अर्थात्  $V_1 = 0$ । चूंकि आदर्श op-amp के दोनों टर्मिनलों पर आधासी लक्षणपूर्ण सर्किट के कारण बोल्टेज बराबर होती है, इसलिये

$$V_2 = V_1$$

$$V_1 = 0$$

$$V_2 = 0$$

$$\frac{V_i - 0}{R} = \frac{0 - V_0}{R_f}$$

$$\frac{V_i}{R} = -\frac{V_0}{R_f}$$


$$\frac{V_0}{V_i} = -\frac{R_f}{R} \quad \dots (8.9)$$

समीकरण (8.9) में निम्नतर चित्र यह दर्शाता है कि आउटपुट उत्त्व (invert) होकर ग्राफ होती है अर्थात् आउटपुट के कला (phase) तथा इनपुट के कला में  $180^\circ$  का कलानार होता है। इसलिये इसको इनवर्टर (inverter) परिपथ या इनवर्टिंग प्रवर्धक भी कहते हैं।

**उदाहरण :** यदि Op-amp इनवर्टर (चित्र 8.14 (a)) में  $R_f = 2 \text{ k}\Omega$   $R = 1 \text{ k}\Omega$  तथा इनपुट चित्र 8.14 (b) अनुसार दी जाये तो अउटपुट तंत्र खोलिये।

समीकरण (8.9) के अनुसार

$$\frac{V_0}{V_i} = -\frac{R_f}{R} = -\frac{2 \text{ k}\Omega}{1 \text{ k}\Omega} = -2$$



आउटपुट तरंगा चित्र 8.14 (c) में दिखायी गयी है। आउटपुट का शिखर मान (peak value)


इनपुट का दोगुना है, जबकि यह इनपुट सिग्नल के विपरीत कला में है।

**S 8.11. नॉन इनवर्टिंग प्रवर्धक (Non-Inverting Amplifier) :**

नॉन इनवर्टिंग प्रवर्धक यह होता है जिसमें इनपुट तरंगा आउटपुट समान कला में हो।

"In Non-inverting amplifier, output signal is in-phase (i.e., same phase) with the input signal.

Op-amp को नॉन इनवर्टिंग (non-inverting) प्रवर्धक की तरह प्रयुक्त करने के लिये परिपथ, चित्र 8.15 (a) में प्रदर्शित किया गया है।



चित्र 8.15—नॉन इनवर्टिंग प्रवर्धक

Op-amp के नॉन इनवर्टिंग रिमिनल पर वोल्टेज  $V_i$  है। अतः आभासी लघुपरिण (virtual short circuit) के कारण, इनवर्टिंग टर्मिनल पर भी वोल्टेज का मान  $V_i$  होगा।

प्रतिरोध  $R_f$  में प्रवाहित धारा (चित्र 8.15(b)) से—

$$I_1 = \frac{0 - V_i}{R} = -\frac{V_i}{R}$$

प्रतिरोध  $R_f$  में प्रवाहित धारा (चित्र 8.15(c)) से—

$$I_2 = \frac{V_i - V_0}{R_f}$$

( $\because I_i = 0$ )

$$\text{यदि } R_f = nR \text{ तो}$$

$$\frac{V_0}{V_i} = -\frac{R_f}{R}$$

$$\frac{V_0}{V_i} = -\frac{nR}{R} = -n$$

अतः

$$\frac{V_0}{V_i} = -\frac{R_f}{R}$$

या

$$\frac{V_0}{V_i} = \frac{V_i}{R_f} + \frac{V_i}{R}$$

या

$$\frac{V_0}{V_i} = V_i \left( \frac{1}{R_f} + \frac{1}{R} \right)$$

$$\dots(8.10)$$

यहाँ (-n) स्केल गुणक है। उदाहरण के तौर पर, यदि हम चाहते हैं कि आउटपुट, इनपुट का -10 गुना भाल हो तो


$R = 1\text{k}\Omega, R_f = 10\text{k}\Omega$  मान लेने पर यह सम्भव हो जायेगा।

अभ्यास प्रश्न : यदि चित्र 8.16 में प्रदर्शित परिपथ ( $R = 1\text{k}\Omega, R_f = 3\text{k}\Omega$ ) को चित्र

8.14 (b) में प्रदर्शित तरंग इनपुट की जाती है। तो आउटपुट तरंग का आकार बनाइये।

**8.13. बफर प्रवर्धक या वोल्टेज फॉलोअर (Buffer Amplifier or Voltage Follower) :**

इनवर्टिंग परिपथ कहते हैं।



चित्र 8.16

"A scale changer circuit multiplies the input signal by a given factor (n)." हमने खण्ड 8.10 में देखा कि एक इनवर्टिंग परिपथ (inverting circuit) की आउटपुट निम्न समीकरण द्वारा दिया जाता है—

$$\frac{V_0}{V_i} = -\frac{R_f}{R}$$

$$\frac{V_0}{V_i} = -\frac{nR}{R} = -n$$

$$\text{यदि } R_f = nR \text{ तो}$$

$$\frac{V_0}{V_i} = -n$$

$$\frac{V_0}{V_i} = -nV_i$$

$$\dots(8.11)$$

अर्थात् आउटपुट सिग्नल,  $-n$  से इनपुट सिग्नल का गुणनफल से भाल होगा। इस प्रकार

यहाँ (-n) स्केल गुणक है। उदाहरण के तौर पर, यदि हम चाहते हैं कि आउटपुट, इनपुट का -10 गुना भाल हो तो

$R = 1\text{k}\Omega, R_f = 10\text{k}\Omega$  मान लेने पर यह सम्भव हो जायेगा।

अभ्यास प्रश्न : यदि चित्र 8.16 में प्रदर्शित परिपथ ( $R = 1\text{k}\Omega, R_f = 3\text{k}\Omega$ ) को चित्र

8.14 (b) में प्रदर्शित तरंग इनपुट की जाती है। तो आउटपुट तरंग का आकार बनाइये।

अतः इस परिपथ का आउटपुट, इनपुट के समान कला में होता है। इसलिये, इसको नॉन इनवर्टिंग परिपथ कहते हैं।

- (i) यदि चित्र 8.15 (a) में प्रदर्शित नॉन इनवर्टिंग प्रवर्धक ( $R_f = 3\text{k}\Omega, R = 1\text{k}\Omega$ ) को चित्र 8.14 (b) में प्रदर्शित साइन तरंग ( $V_{pp} = 2\text{V}$ ) इनपुट की जाये, तो आउटपुट तरंग का आकार बनाइये।
- (ii) वोल्टेज गेन  $\frac{V_0}{V_i} = 10$  प्राप्त करने हेतु एक नॉन इनवर्टिंग प्रवर्धक हिस्ट्रिक्षन कीजिये।

**S 8.12. स्केल परिवर्तक (Scale Changer) :**

यह परिपथ इनपुट सिग्नल (Input signal) को एक गुणक "n" से जुगा कर देता है (चित्र 8.16)।

चित्र 8.17 में op-amp को एक बफर के रूप में दिखाया है। इनपुट को नॉन इनवर्टिंग

इर्मिनल पर एलाइ किया जाता है। अतः नौं इनवर्टिंग दर्मिनल पर बोल्टेज,  $V_i$  के बराबर होती। ओप-अम्प के इनपुट दर्मिनल में आभासी शार्ट (virtual short) के कारण, इनवर्टिंग दर्मिनल पर भी बोल्टेज,  $V_i$  के बराबर होती।

चैक इनवर्टिंग दर्मिनल आउटपुट से जुड़ा है, इस कारण, आउटपुट भी  $V_i$  के बराबर होता,

$$V_o = V_i \quad \dots(8.12)$$

इसको एकल लाप्र प्रवर्धक (unity gain, amplifier) भी कहते हैं।

प्रसन यह उठता है कि यदि इस प्रवर्धक की इनपुट समान है तो फिर ऐसे प्रवर्धक का कारण क्या हुआ? ऐसा प्रवर्धक उच्च इनपुट प्रतिबाध तथा निम्न आउटपुट प्रतिबाध प्रदान करता है तथा यह इनपुट सिग्नल को लोड से अलग करने के (isolation) काम आता है।

अध्यात्म प्रसन : यदि चित्र 8.17 में प्रदर्शित बफर प्रवर्धक को चित्र 8.14 (b) में प्रदर्शित तरंग इनपुट की जाती है, तो आउटपुट तरंग का आवार बनाइये।

"The direct connection of the output voltage to the inverting terminal of the op-amp represents the case of 100% negative feedback of the output to the input. Of course, when the open-loop gain  $A$  is assumed to be having very large value of the order of  $10^5$ , the corresponding closed-loop gain becomes approximately unity. However, a unity transmission gain is not the only feature of the voltage (or unity) follower. A more detailed analysis of the equivalent circuit of the op-amp reveals that the resistance looking into the input terminals takes on the value of approximately  $A R_{in}$ . We know that when the op-amp is used in the open-loop mode (i.e., without a feedback connection from the output),  $R_{in}$  already has a high value of  $1 M\Omega$ . Hence for a typical value of  $A = 10^5$ , the input resistance for the voltage follower becomes  $1 \times 10^6 \times 10^5 = 1,00,000 M\Omega$  or more. It reveals that the op-amp produces virtually no effect on the input signal voltage source even if the latter should be characterized by a high internal resistance."

Detailed analysis of the equivalent circuit of the op-amp also reveals that the output resistance  $R_{out}$  looking into the output terminals, which is normally  $75 \Omega$ , is reduced to approximately  $\frac{R_{out}}{A}$ , when 100% feedback is used. As a

result the output resistance of the op-amp becomes  $\frac{75}{10^5}$  i.e., of the order of  $0.75 m\Omega$ . This means that on the output side, the op-amp behaves like a voltage source with negligible internal resistance.

Because of three unique characteristics of extremely high input resistance (of the order of  $10^5 M\Omega$ ), unity transmission gain, and extremely low output resistance (of the order of  $m\Omega$ ), the voltage follower circuit is an ideal circuit

device to serve as a buffer (or isolation unit). Thus, it can be made to prevent the disturbance of one part of a circuit on another as might be encountered, for example, in filter design."


### § 8.14. योगाकारी की तरह (Op-amp as an Adder):

योगाकारी परिपथ का आउटपुट सिग्नल उसके इनपुट सिग्नलों के योग के समानुपाती होता है।

"An adder (or summer) circuit produces an output proportional to the sum of inputs."

चित्र 8.18 में ओप-अम्प को योगाकारी की भाँति कार्य करते दिखाया गया है, अर्थात् आउटपुट तीनों इनपुट (input) सिग्नलों के योग के समानुपाती होती। इस परिपथ में नौं इनवर्टिंग दर्मिनल के भूस्थापक्ति होने के कारण  $V_1 = 0$ , ओप-अम्प के दोनों दर्मिनल में आभासी शार्ट (virtual short) होता है तथा दोनों पर बोल्टेज का मान बराबर होता है, अर्थात्  $V_2 = V_1$  इसलिये  $V_2 = 0$ ।

चित्र 8.18—योगाकारी



चित्र 8.18—योगाकारी



चित्र 8.19

चित्र 8.19

चित्र 8.19 के अनुसार

चित्र 8.19

$$I_a = \frac{V_a - V_2}{R_a} = \frac{V_a - 0}{R_a} = \frac{V_a}{R_a} \quad \dots(i)$$

$$I_b = \frac{V_b - V_2}{R_b} = \frac{V_b - 0}{R_b} = \frac{V_b}{R_b} \quad \dots(ii)$$

इसी प्रकार

$$I_c = \frac{V_c - V_2}{R_c} = \frac{V_c - 0}{R_c} = \frac{V_c}{R_c}$$

$$I_c = \frac{V_c - V_2}{R_C} = \frac{V_c - 0}{R_C} = \frac{V_c}{R_C}$$
... (iii)

$$\begin{aligned} I &= \frac{V_2 - V_0}{R_f} = \frac{0 - V_0}{R_f} = -\frac{V_0}{R_f} \\ I_a + I_b + I_c &= I \\ \frac{V_a}{R_a} + \frac{V_b}{R_b} + \frac{V_c}{R_c} &= -\frac{V_0}{R_f} \end{aligned}$$
... (iv)
... (v)

यदि  $R_a = R_b = R_c = R$  तो

$$V_0 = -\frac{R_f}{R} (V_a + V_b + V_c) \quad \text{... (8.13)}$$

स्पष्ट है कि आउटपुट अनुपूर्त सिग्नलों के योग के समानुपाती है।

अध्यात्म प्रश्न

- (i) यदि चित्र 8.18 में  $V_a = 2V$ ,  $V_b = 4V$ ,  $V_c = 5V$ ,  $R_a = R_b = R_c = 1k\Omega$ ,  $R_f = 3k\Omega$ , तो आउटपुट बोल्टेज का मान क्या होगा।

- (ii) एक adder परिपथ डिजाइन कीजिये जिसकी आउटपुट  $V_0 = -(V_a + 10V_b + 30V_c)$  हो जहाँ  $V_a$ ,  $V_b$ , तथा  $V_c$  इनपुट हैं।  $R_f$  का मान  $3k\Omega$  सीजिये।


- (iii) तीन इनपुट सिग्नलों की average अर्थात्  $V_0 = \frac{V_a + V_b + V_c}{3}$  निकालने हेतु ऑप-एम परिपथ डिजाइन कीजिये।

### 8.15. अन्तरकारी (Subtractor):

चित्र 8.20 से op-amp का अन्तरकारी (subtractor) की भाँति प्रयोग दिखाया गया है।

अन्तरकारी यह परिपथ होता है, जिसकी आउटपुट दोनों इनपुट सिग्नल के अन्तर के समानुपाती होती है।

"The subtractor circuit produces an output proportional to the difference of two inputs."



चित्र 8.20 में लो प्रतिरोधों का उचित प्रक्रिया भी किया जा सकता है। पर स्केल (scale) भी किया जा सकता है। लेकिन इस चित्र में सभी प्रतिरोधों का मान समान होने के कारण प्रवर्धन (amplifier) का लाभ (gain), 1 ग्राद होता है।

इस परिपथ में  $V_0$  की गणना


चित्र 8.20—अन्तरकारी परिपथ

(Superposition theorem) की सहायता से की जा सकती है। इसमें पहले  $V_a$  को शून्य मानकर आउटपुट ज्ञात की जाती है ( $V_0'$ ); फिर  $V_b$  को शून्य मानकर, आउटपुट ज्ञात की जाती है ( $V_0''$ ); इन दोनों का बीजापिण्ठीया (गो) करके वास्तविक आउटपुट ( $V_0$ ) का मान प्राप्त किया जा सकता है;

अर्थात्

$$V_0 = V_0' + V_0''$$

यदि  $V_a$  को शून्य मान लिया जाये तो परिपथ इनवर्टिंग प्रवर्धक की भाँति कार्य करेगा चित्र 8.21 (b))।



चित्र 8.21

(a)

(b)

op-amp के नोन इनवर्टिंग दर्भंगल पर बोल्टेज,

$$V^+ = \frac{R_f}{R + R_f} \cdot V_b$$

$$V_0' = V^+ \left(1 + \frac{R_f}{R}\right)$$

(समीकरण 8.10 के अनुसार)

$$= V^+ \left(\frac{R + R_f}{R}\right)$$

$$= \frac{R_f}{(R + R_f)} \left(\frac{R + R_f}{R}\right) V_b = \frac{R_f}{R} V_b$$

अतः

$$V_0' = -V_a \left(\frac{R_f}{R}\right) = -\frac{R_f}{R} V_a \quad (\text{समीकरण 8.9 के अनुसार})$$

यदि  $V_b$  को शून्य मान लिया जाये तो परिपथ इनवर्टिंग प्रवर्धक की भाँति कार्य करेगा (चित्र 8.21 (b))।

अतः वास्तविक आउटपुट,

$$V_0 = V_0' + V_0'' = \frac{R_f}{R} (V_b - V_a)$$
...(8.14)

अर्थात्

$V_0 \propto (V_b - V_a)$

अतः परिपथ का आउटपुट दोनों इनपुट सिग्नलों के अन्तर के समानुपाती होगा।

- (i) यदि चित्र 8.20 में प्रदर्शित अन्तरकारी परिपथ में  $R_f = 3k\Omega$ ,  $R = 1k\Omega$ ,  $V_a = 5V$ ,  $V_b = 10V$  तो आउटपुट बोल्टेज का मान ज्ञात करें।

- (ii) एक ऑप-एम परिपथ डिजाइन करें जिसकी आउटपुट  $V_0 = 10(V_b - V_a)$  मात्र हो (जहाँ  $V_b$  तथा  $V_a$  इनपुट है)।

- (iii) एक ऑप-एम परिपथ डिजाइन करें जिसकी आउटपुट  $V_0 = 10(3V_p - 4V_o)$  प्राप्त हो। (संकेत-इस स्थिति में  $V_b$  व  $V_a$  पर प्रतिरोध  $R$  न होकर  $R_1$  व  $R_2$  होंगे)।


**§ 8.16. अवकलनकारी (Differentiator):** अवकलनकारी (Differentiator) वह परिपथ होता है जिसका आउटपुट, उसके इनपुट के अवकलनकारी (Differentiator) के समानुपत्ति (proportional) होता है, अर्थात्

$$V_0 \propto \frac{dV_i}{dt}$$

"A differentiator circuit produces an output proportional to the derivative of its input."

चित्र 8.22 (a) में op-amp का अवकलनकारी (differentiator) की भौति प्रयोग दिखाया गया है। op-amp के दोनों इनपुट में आभासी लघुपरिपथ (short circuit) होता है अर्थात्  $V_1 = V_2$  चूंकि  $V_1 = 0$  इसलिये  $V_2 = 0$ । संधारित पर आवेश (चित्र 8.22 (b)) से—

$$Q = C(V_i - V_2) = CV_i$$



चित्र 8.22—ऑप-एम डिफ़ेरेंशियल परिपथ  
"An integrator produces an output proportional to the integral of its input."

op-amp के दोनों इनपुट इनपुट में आभासी लघुपरिपथ (virtual short) होता है।

अतः संधारित (Capacitor) में धारा,

$$I_c = \frac{dQ}{dt} = \frac{d(CV_i)}{dt} = C \frac{dV_i}{dt} \quad \dots(i)$$

प्रतिरोध  $R$  में प्रवाहित होने वाली धारा (चित्र 8.22 (c)) से—

$$I_R = \frac{V_2 - V_0}{R} = \frac{0 - V_0}{R} = -\frac{V_0}{R} \quad \dots(ii)$$

आदर्श (ideal Op-amp) का इनपुट प्रतिरोध अन्त होता है, अतः  $I_i = 0$ ।

$I_i = 0$  होने के कारण  $I_C = I_R$  समीकरण (iii) में समीकरण (i) व (ii) का मान रखने पर,

$$C \frac{dV_i}{dt} = -\frac{V_0}{R}$$

$$V_0 = -RC \frac{dV_i}{dt}$$


$$V_0 \propto \frac{dV_i}{dt}$$

अर्थात्

अवकलनकारी (Differentiator) को वेव-शेपिंग (wave shaping) परिपथों में इनपुट के उच्च आवृत्ति घटक ज्ञात करने के लिये तथा FM मॉड्युलेटर (FM modulators) में rate of change detector के रूप में प्रयुक्त किया जाता है।

**§ 8.17. समाकलनकारी (Integrator):**

इंटीग्रेटर वह परिपथ होता है जिसका आउटपुट इनपुट के समाकल (integral) के समानुपत्ति होता है अर्थात्  $V_0 \propto \int V_i dt$ । चित्र 8.23 में इंटीग्रेटर का परिपथ दिखाया गया है।



चित्र 8.23—ऑप-एम इंटीग्रेटिंग परिपथ

"An integrator produces an output proportional to the integral of its input."

op-amp के दोनों इनपुट इनपुट में आभासी लघुपरिपथ (virtual short) होता है।

अतः चूंकि  $V_1 = V_2$

अतः अवेश (charge),  
 $Q = C(V_2 - V_0) = V(0 - V_0) = -CV_0$  (a)

चित्र 8.24 (a) के अनुसार संधारित (Capacitor) पर

$I_c = \frac{dQ}{dt} = \frac{d(-CV_0)}{dt} = -C \frac{dV_0}{dt}$  (b)

अतः धारा,  $I_c = \frac{dQ}{dt} = \frac{d(-CV_0)}{dt} = -C \frac{dV_0}{dt}$  (b)

प्रतिरोध  $R$  में प्रवाहित होने वाली धारा (चित्र 8.24 (b)) से—

$$I_R = \frac{V_1 - V_2}{R} = \frac{V_1 - 0}{R} = \frac{V_1}{R} \quad \dots(ii)$$

आदर्श (ideal) op-amp का इनपुट प्रतिरोध अनंत होने के कारण  $I_i = 0$

$$I_R = I_C \quad \dots(iii)$$

इसलिये समीकरण (iii) में (i) तथा (ii) का मान रखने पर—

$$\frac{V_i}{R} = -C \frac{dV_0}{dt} \quad \dots(iv)$$

$dV_0 = -\frac{1}{RC} \cdot V_i dt$

$$\int dV_0 = -\frac{1}{RC} \int V_i dt \quad \dots(8.16)$$

समीकरण (iv) का समाकलन (integrate) करने पर—


$$V_0 = -\frac{1}{RC} \int V_i dt$$

$$V_0 \propto \int V_i dt \quad \dots(8.16)$$

इन्टीग्रेटर को एलॉग कम्प्यूटर (analog computers), एलॉग से डिजिटल कन्वर्टर (analog to digital converters) (ADC) तथा तेव-शेपिंग (wave shaping) परिपथों में प्रयुक्त किया जाता है।

### § 8.18. लॉग प्रवर्धक (Log Amplifier):

Op-amp द्वारा लघुगणक (log) तथा एन्टीलॉग प्रवर्धक (Antilog amplifiers) बनाना भी सम्भव है। यह प्रवर्धक (amplifiers) PN जंक्शन डायोड (junction diode) की अरेखीय (non linear) वोल्टेज धारा अप्रत्यक्षरूपों का उपयोग करते हैं।



चित्र 8.25 (a)—लॉग प्रवर्धक

"The log amplifier produces an output proportional to the logarithm of its input."

Op-amp के इनपुट र्मिनल में आभासी लघुपथित (virtual short) होने के कारण  $V_1 = V_2$  ताकि  $V_1 = 0$  इसलिये  $V_2 = 0$ ।

डायोड D के एकोस वोल्टेज, (चित्र 8.25 (b) से) —

$$V_f = V_2 - V_0 = 0 - V_0 = -V_0$$

हम जानते हैं कि डायोड धारा का मान निम्न समीकरण द्वारा दिया जाता है—

$$V_f = V_2 - V_0 = -V_0 \quad \therefore V_2 = 0$$

$$I_D = I_0 \left( e^{\eta V_T} - 1 \right) = I_0 e^{\eta V_T}$$

$$= I_0 e^{-\frac{V_0}{\eta V_T}} \quad \dots(i)$$

$I_D$  = फॉर्म्वर्ड डायोड धारा

$V_f$  = फॉर्म्वर्ड वोल्टेज

$I_0$  = संतुष्ट धारा ( $T^\circ$  कैल्विन पर)

$\eta = 1$  (जर्मेनियम डायोड के लिये)

2 ग्रामिलिंग डायोड के लिये

चित्र 8.25

(ताप का वोल्टेज तुल्यांक)

$$V_T = \frac{kT}{q} \quad \dots(ii)$$

$$k = 1.38 \times 10^{-23} \text{ C}$$

$$q = 1.6 \times 10^{-19} \text{ C}$$

$$T = \text{ताप (कैल्विन में)}$$

प्रतिरोध  $R$  में धारा का मान (चित्र 8.25 (c) से) —

$$I_R = \frac{V_i - V_2}{R} = \frac{V_i}{R} \quad \dots(iii)$$

$$I_i = 0 \text{ होने के कारण,} \quad I_D = I_R$$

समीकरण (iii) में समीकरण (i) व (ii) का मान रखने पर—

$$I_0 e^{-V_0 \eta V_T} = \frac{V_i}{R} \quad \dots(iv)$$

लॉग (log) लेने पर—


$$\log_e (I_0 e^{-V_0 \eta V_T}) = \log_e \frac{V_i}{R}$$

$$\log_e I_0 + \log_e \frac{-V_0}{\eta V_T} = \log_e \frac{V_i}{R}$$

$$\log_e I_0 + \frac{-V_0}{\eta V_T} = \log_e \frac{V_i}{R} \quad [\because \log_e e^x = x]$$

$$-\frac{V_0}{\eta V_T} = \log_e \frac{V_i}{R} - \log_e I_0$$

$$V_0 = -\eta V_T \left[ \log_e \frac{V_i}{R} - \log_e I_0 \right] \quad \dots(8.17)$$



चित्र 8.25 (b)


(Boltzmann constant)  
(Electronic charge)

### § 8.19. एन्टीलॉग प्रवर्धक (Antilog Amplifier):

एन्टीलॉग प्रवर्धक की आउटपुट इन्पुट के antilog के समनुपाती होती है।

"An antilog amplifier produces an output proportional to antilog of  $\eta V_T$  input."

चित्र 8.26 में प्रदर्शित किये गये परिपथ द्वारा एन्टीलॉग प्रवालन (Antilog operation) प्राप्त किया जा सकता है।



चित्र 8.26—एन्टीलॉग प्रवर्धक

op-amp-1 के नॉन इनवर्टिंग टर्मिनल पर वोल्टेज  $V_1$  का मान,

$$V_1 = V_i \frac{R_2}{R_1 + R_2}$$

अतः op-amp-1 के इनवर्टिंग टर्मिनल पर आधासी लघुपथ, (virtual short circuit) के कारण वोल्टेज (Voltage) का मान  $V_1$  ही होगा। op-amp-1 के आउटपुट पर वोल्टेज  $V_2$  का मान,

$$V_2 = V_1 - V_f$$

जहाँ  $V_f$  = डायोड  $D_1$  के फ्लौस वोल्टेज

माना डायोड (*Diode*)  $D_1$  में प्रवाहित धारा का मान =  $I_f$

$$I_f = I_0 e^{\eta V_T}$$

$I_0$  = संरक्ष धारा

(ताप का वोल्टेज तुल्यांक  
(जर्मीनियम डायोड के लिये)  
सिलिकोन डायोड के लिये

$$V_T = \frac{kT}{q}$$

$\eta = 1$

समीकरण (iii) का लघुगुणक (log) लेने पर—

$$\log_e I_f = \log_e I_0 + \log_e e^{\eta V_T} \frac{V_f}{V_T}$$

$$\log_e I_f = \log_e I_0 + \frac{V_f}{\eta V_T}$$

$$\frac{V_f}{\eta V_T} = \log_e I_f - \log_e I_0$$

$$V_f = \eta V_T (\log_e I_f - \log_e I_0)$$

... (iv)

$$V_2 = V_1 - \eta V_T (\log_e I_f - \log_e I_0)$$

... (v)

op-amp-2 का नॉन इनवर्टिंग टर्मिनल पर समीकरित है। अतः उसके नॉन इनवर्टिंग टर्मिनल पर भी शून्य वोल्टेज होगी। आधासी लघुपथ सर्किट (virtual short circuit) के कारण इनवर्टिंग टर्मिनल पर भी शून्य वोल्टेज होगी।

आ. डायोड (Diode)  $D_2$  के फ्लौस वोल्टेज (across voltage),

$$V_{D2} = 0 - V_2 = -V_2$$

तथा डायोड  $D_2$  में प्रवाहित धारा,

$$I = I_0 e^{-V_2 \eta V_T}$$

उल्ल समीकरण का log लेने पर—

$$-\frac{V_2}{\eta V_T} = \log_e I - \log_e I_0$$

$$V_2 = -\eta V_T (\log_e I - \log_e I_0)$$

$$-\eta V_T (\log_e I - \log_e I_0) = V_1 - \eta V_T (\log_e I_f - \log_e I_0)$$

$$-\eta V_T \log_e I = V_1 - \eta V_T \log_e I_f$$

$$V_1 = \eta V_T \left( \log_e \frac{I_f}{I} \right)$$

... (vii)

समीकरण (i) का समीकरण (vii) में रखने पर—

$$\frac{V_f}{\eta V_T} \frac{R_2}{R_1 + R_2} = \eta V_T \left( \log_e \frac{I_f}{I} \right)$$

... (viii)

$$I = \frac{V_0 - 0}{R_f} = \frac{V_0}{R_f}$$

... (ix)

$$R_f \text{ में प्रवाहित धारा } I \text{ का मान,}$$

$$I = \frac{V_0 - 0}{R_f} = \frac{V_0}{R_f}$$

... (ix)

$$\frac{V_f}{\eta V_T} \frac{R_2}{R_1 + R_2} = \eta V_T \left[ \log_e \left( \frac{V_0}{I R_f} \right)^{-1} \right]$$

... (ix)

$$\frac{V_f}{\eta V_T} \frac{R_2}{R_1 + R_2} = -\eta V_T \log_e \left( \frac{V_0}{I R_f} \right)$$

... (ix)

$$\log \left( \frac{V_0}{I\beta R_f} \right) = - \frac{V_i}{\eta V_T} \left( \frac{R_2}{R_1 + R_2} \right).$$

$$\frac{V_0}{I\beta R_f} = \text{Antilog} \left[ - \frac{V_i}{\eta V_T} \left( \frac{R_2}{R_1 + R_2} \right) \right]$$

$$V_0 = I\beta R_f \text{Antilog} \left[ - \frac{V_i}{\eta V_T} \left( \frac{R_2}{R_1 + R_2} \right) \right]$$

$$V_0 = K_1 \text{Antilog} (K_2 V_i) \quad \dots (8.18)$$


जहाँ  $K_1, K_2$  नियमांक हैं।

अतः आउटपुट वोल्टेज (voltage)  $V_0$  का मान इनपुट वोल्टेज  $V_i$  के Antilog के समानपती है।

### 8.20. एनालॉग मल्टीप्लायर (Analog Multiplier):

लोन व एनालॉग प्रवर्धकों की सहायता से दो एनालॉग वोल्टेजों को मल्टीप्लायर या डिवाइड किया जा सकता है। इसके लिये पहले दोनों सिग्नलों  $V_1$  तथा  $V_2$  का log लिया जाता है, तत्सचात् इन दोनों के log का योग किया जाता है, तथा फिर योग का Antilog लिया जाता है (चित्र 8.27)।

अतः आउटपुट सिग्नल इनपुट सिग्नलों  $V_1$  तथा  $V_2$  के गुणनफल (product) के समानपती होता है।



चित्र 8.27—log तथा antilog प्रवर्धकों की सहायता से मल्टीप्लायर परिपथ बनाना

विचार प्रस्तुति—एनालॉग डिवाइडर (analog divider) अर्थात्  $V_0 = K \frac{V_1}{V_2}$  प्राप्त करने हेतु


चित्र 8.27 में प्रदर्शित परिपथ में क्या modification करना पड़ेगा?

### 8.21. शिमिट ट्रिगर (Schmitt Trigger):

शिमिट ट्रिगर एक प्रतिलोमक तुलनाकारी (Inverting comparator) परिपथ होता है, जिसमें धनात्मक फीडबैक (positive feedback) का प्रयोग किया जाता है। यह ज्या वर्क्रोय इनपुट (sine wave input) (या किसी अन्य irregular waveform) को आयताकार तरंगा आउटपुट (rectangular wave output) में परिवर्तित कर देता है।

"Schmitt trigger is a comparator with positive feedback which converts an irregular shaped waveform into a rectangular wave (or pulse)."

परिपथ—आंपरेशनल प्रवर्धक का प्रयोग करके शिमिट ट्रिगर का परिपथ चित्र 8.28 में दिखाया गया है।  $R_1$  तथा  $R_2$  द्वारा बनाये गये फीडबैक वोल्टेज डिवाइडर परिपथ द्वारा op-amp के नॉन इनवर्टिंग टर्मिनल को घनातक फीडबैक दिया गया है।



चित्र 8.28—शिमिट ट्रिगर  
यदि नॉन इनवर्टिंग टर्मिनल पर वोल्टेज का मान इनवर्टिंग टर्मिनल वोल्टेज से अधिक होगा तो आउटपुट  $+ V_0$  पर सत्रप्त हो जायेगी।

आउटपुट वोल्टेज धनात्मक सत्रप्त (Positively saturated) है (अर्थात् आउटपुट  $+ V_0$  के बाबाकर है) तो फीडबैक वोल्टेज (feedback voltage)  $V_f$  का मान, अधिक होगा तो आउटपुट  $- V_0$  पर सत्रप्त (saturated) हो जायेगी।

$$V_f = \frac{R_2}{R_1 + R_2} (+ V_0) \equiv V_{UT}$$

फीडबैक वोल्टेज (Feedback voltage) के इस मान को अपर ट्रिगर पोटेनशियल (upper trigger potential) ( $V_{UP}$ ) कहा जाता है। जब तक इनपुट वोल्टेज (input voltage) ( $V_{in}$ ) का मान  $V_{UT}$  से कम रहे, आउटपुट वोल्टेज (output voltage) का मान  $+ V_0$  ही रहेगा। जैसे ही इनपुट वोल्टेज ( $V_{in}$ ) का मान  $V_{UT}$  से अधिक होगा, op-amp की इनवर्टिंग टर्मिनल वोल्टेज का मान नॉन इनवर्टिंग टर्मिनल पर वोल्टेज से अधिक हो जायेगा। अतः आउटपुट क्रणात्मक सत्रप्त (negatively saturated) हो जायेगी अर्थात् आउटपुट वोल्टेज (voltage)  $- V_0$  हो जायेगी।

आउटपुट  $- V_0$  हेतु पर फीडबैक वोल्टेज  $V_f$  का मान,

$$V_f = \frac{R_2}{R_1 + R_2} (- V_0) \equiv V_{LT}$$

फीडबैक वोल्टेज के इस मान को निम्न ट्रिगर पोटेनशियल (lower trigger potential) ( $V_{LT}$ ) कहा जाता है। आउटपुट को  $- V_0$  से  $+ V_0$  पर लाने के लिये इनपुट का  $V_{LT}$  के मान से योग्य-सा अधिक क्रणात्मक होना आवश्यक है।

संक्षेप (Summary)—यदि इनपुट का मान बढ़ रहा है तो जैसे ही यह मान  $V_{UT}$  से अधिक होगा, आउटपुट  $+ V_0$  से  $- V_0$  हो जायेगी। यदि इनपुट घट रहा है तो जैसे ही इसका मान  $V_{LT}$  से अधिक क्रणात्मक हो जायेगा, आउटपुट  $- V_0$  से  $+ V_0$  पर चला जायेगा। इस प्रकार आउटपुट को  $+ V_0$  से  $- V_0$  तथा  $- V_0$  से  $+ V_0$  पर सक्रमण (transition) इनपुट के अलग-अलग मानों पर होता है।

इस बात को और अधिक सट्टरूप से समझने के लिये एक उदाहरण लीजिये।  
माना,  $R_1 = 100 \Omega$ ,  
 $R_2 = 56 k\Omega$   
 $V_{sat} = \pm 14 V$

अतः

$$V_{UT} = \frac{100}{56,100} \times 14$$

$$\approx 25 mV$$

$$V_{LT} = \frac{100}{56,100} \times -14$$

$$= -25 mV$$



यदि इनपुट बढ़ रही है तो  
जैसे ही इनपुट का मान 25 mV  
से अधिक होगा वैसे ही आउटपुट  
+ 14 V से -14 V पर चली  
जायेगी। यदि इनपुट घट रही है  
तो जैसे ही इनपुट का मान  
-25 mV से अधिक ऊपरात्मक  
होगा वैसे ही, आउटपुट -14 V  
से + 14 V पर चली जायेगी।


(चित्र 8.29 (b))। इसका  
इनपुट-आउटपुट ग्राफ  
(transfer characteristics)  
चित्र (8.29 (c)) में दिखाया है।

शिमिट द्वारा परिपथ का  
इनपुट—आउटपुट अभिलक्षण  
हिस्टोरिस क्रिया (hysteresis)  
को प्रदर्शित करता है अर्थात् इसमें  
 $V_{HYS} = V_{UT} - V_{LT}$   
 $+ V_o$  से  $-V_o$  तथा  $-V_o$  से  
 $+V_o$  के लिये द्विगता वोल्टेज,  
अलग-अलग है।

हिस्टोरिस वोल्टेज

$$V_{HYS} = V_{UT} - V_{LT}$$



... (8.9)



(b) आउटपुट तरंग

चित्र 8.30

कैपिसिटर वोल्टेज  $V_C$  के तरंगांकार



सट्ट है कि वार्कार तरंग तब जनरेट होगी जब ऑप-एम्प की आउटपुट बारी बारी से अपने

पॉजिटिव व निंगेटिव संतुल ब्योंगों के मध्य लिंगा (swing) करती रहेगी। ऑप-एम्प की आउटपुट अपनी पॉजिटिव सेक्युरेशन ( $+V_{sat}$ ) पर रहेंगी अथवा निंगेटिव सेक्युरेशन ( $-V_{sat}$ ) पर, यह इस बात पर निर्भर करेगा कि ऑप-एम्प के इनपुट सिरों पर हिस्टोरिस वोल्टेज  $V_{id}$  क्रमसः पॉजिटिव है या निंगेटिव (अर्थात् यदि  $V_{id} = +V_o$ ,  $V_o = +V_{sat}$  तथा यदि  $V_{id} = -V_o$ ,  $V_o = -V_{sat}$ )।

कार्यप्रणाली (Working)—माना कि डॉ. सी० बार्किंग apply करने के समय कैपिसिटर वोल्टेज शून्य है। इसका अर्थ यह है कि ऑप-एम्प के इनवर्टिंग टर्मिनल पर वोल्टेज शून्य ( $V_2 = 0$ ) है। किन्तु इस क्षण पर ऑप-एम्प की नॉन-इनवर्टिंग टर्मिनल पर एक बहुत कम किन्तु नियंत्रित वोल्टेज अवश्य होगी। क्यों? (आउटपुट ऑफसेट वोल्टेज के कारण)

$$\left( V_1 = \frac{R_2}{R_1 + R_2} (V_{offset}) \right)$$

अतः, ऑप-एम्प के इनपुट पर डिप्रैशनल वोल्टेज  $V_{id}$  ऑप-एम्प के नॉन-इनवर्टिंग टर्मिनल पर वोल्टेज के समान होगी ( $V_{id} = V_1 - V_2$ )। हालांकि  $V_{id}$  बहुत ही मूल्य वोल्टेज है, किन्तु यह वोल्टेज  $V_o$  को संरुप करने हेतु पर्याप्त होती है।

विचार प्रश्न : चित्र 8.28 में प्रदर्शित शिमिट द्विग्राम के इनवर्टिंग शिमिट द्विग्राम का जाता है क्यों?

§ 8.21. वार्कार तरंग जनरेटर (एस्टेबल मल्टीवोल्टेज या तोलिन्च (Square Wave Generator (Astable Multivibrator or Oscillators)):

चित्र 8.28 में प्रदर्शित शिमिट द्विग्राम में आउटपुट व इनवर्टिंग इनपुट के मध्य  $RC$  फोडबैक नेटवर्क कोनेक्ट करके वार्कार तरंग उत्पन्न की जा सकती है। वार्कार तरंग जनरेटर का परिपथ चित्र 8.30 (a) में प्रदर्शित है तथा इसमें स्पष्ट है कि शिमिट द्विग्राम के बाहरी इनपुट  $V_{in}$  के स्थान पर एक  $RC$  फोडबैक नेटवर्क लगाया गया है।

उदाहरणता, यदि ऑफसेट बोल्टेज पाजिटिव है तो  $V_1$  भी पाजिटिव होगी। अतः, ऑप-एम की उच्च गेन के कारण ऑप-एम के आडट्यूट पर पाजिटिव सैचुरेशन बोल्टेज  $+V_{sat}$  माप होने लगेगा। इस कारण कैपेसिटर  $C$  प्रतिरोध  $R$  के माध्यम से बोल्टेज  $+V_{sat}$  की ओर चार्ज होने लगेगा। चौंक  $V_0 = +V_{sat}$ , अतः, ऑप-एम की नैन इनवर्टिंग चमिनल पर बोल्टेज चोल्टेज  $+V_{sat}$  ( $+V_{sat}$ )  $\equiv V_{UT}$ । कैपेसिटर  $C$  के चार्ज होने के कारण इनवर्टिंग चमिनल पर बोल्टेज (ज्योंकि  $V_2 > V_1$  हो जायेगा) जिससे आडट्यूट  $-V_o = -V_{sat}$  अर्थात् निगेटिव सैचुरेशन पर पहुँच जायेगा। अतः, ऑप-एम कैपेसिटर  $-V_{sat}$  की ओर डिस्चार्ज होने लगेगा। इस स्थिति में नैन इनवर्टिंग चमिनल पर बोल्टेज होगा  $V_1 = \frac{R_2}{R_1 + R_2} (-V_{sat}) \equiv V_{LT}$ । कैपेसिटर की बोल्टेज जैसे ही  $V_{LT}$  से अधिक क्षणात्मक होगी,  $V_{id}$  पुनः पाजिटिव हो जायेगा तथा आडट्यूट  $+V_{sat}$  पर पहुँच जायेगी। यह क्रम चतुर होगा तथा आडट्यूट पर चार्काकर तरंग प्राप्त होगी।

चित्र 8.30 (b) में आडट्यूट तरंग व कैपेसिटर बोल्टेज की तरंगों प्रदर्शित है।

गणितीय विश्लेषण के अनुसार आडट्यूट तरंग का time period

$$T = 2RC \ln \left( 1 + \frac{2R_1}{R_2} \right) \quad \dots(8.20)$$

तथा आवृत्ति

$$f = \frac{1}{2RC \ln \left( 1 + \frac{2R_1}{R_2} \right)} \quad \dots(8.21)$$

समीकरण 8.21 से स्पष्ट है कि आडट्यूट तरंग की आवृत्ति न केवल  $R$  व  $C$  के मान पर निर्भाव करती है, बल्कि  $R_1$  तथा  $R_2$  के मध्य सम्बन्ध पर भी निर्भर करती है। यदि  $R_1 = 1.16R_2$  तो

$$f = \frac{1}{2RC} \quad \dots(8.22)$$

संक्षेप में कहा जाये तो—

- (i) यदि  $V_0 = +V_{sat}$ , तो  $V_i = \frac{R_2}{R_1 + R_2} (+V_{sat}) = V_{UT}$ , तथा कैपेसिटर  $C$  प्रतिरोध  $R$  के माध्यम से  $+V_{sat}$  की ओर चार्ज होगा जैसे ही कैपेसिटर बोल्टेज का मान  $V_{UT}$  से अधिक होगा,  $V_{id}$  निगेटिव हो जायेगी, व आडट्यूट  $V_0 = -V_{sat}$  हो जायेगी।

- (ii) यदि  $V_0 = -V_{sat}$ , तो  $V_1 = \frac{R_2}{R_1 + R_2} (-V_{sat}) \equiv V_{LT}$ , तथा कैपेसिटर  $C$  प्रतिरोध  $R$  के माध्यम से  $-V_{sat}$  की ओर डिस्चार्ज होगा, जैसे ही कैपेसिटर बोल्टेज का मान  $V_{LT}$  से अधिक क्षणात्मक होगा  $V_{id}$  पाजिटिव हो जायेगी व आडट्यूट  $V_0 = +V_{sat}$  हो जायेगी।

(iii) उक्त त्रिकोण (i) व (ii) सालाहा repeat होने से  $-V_{sat}$  आडट्यूट पर चार्काकर तरंग प्राप्त होगी।

"The output of the op-amp is forced to swing repetitively between positive saturation  $+V_{sat}$  ( $\equiv +V_{CC}$ ) and negative saturation ( $\equiv -V_{EE}$ ), resulting in the square-wave output. This square wave generator is also called a free-running or astable multivibrator. The output of the op-amp in this circuit will be in positive or negative saturation, depending on whether the differential voltage  $V_{id}$  is negative or positive, respectively.

Assume that the voltage across capacitor  $C$  is zero volts at the instant the d.c. supply voltages  $+V_{CC}$  and  $-V_{EE}$  are applied. This means that the voltage at the inverting terminal is zero initially. At the same instant, however, the voltage  $V_1$  at the noninverting terminal is a very small finite value that is a function of the output offset voltage  $V_{o0T}$  and the values of  $R_1$  and  $R_2$  resistors. Thus the differential input voltage  $V_{id}$  is equal to the voltage  $V_1$  at the noninverting terminal. Although very small, voltage  $V_1$  will start to drive the op-amp into saturation. For example, suppose that the output offset voltage  $V_{o0T}$  is positive and that, therefore, voltage  $V_1$  is also positive. Since initially the capacitor  $C$  acts as a short circuit, the gain of the op-amp is very large ( $A$ ); hence  $V_1$  drives the output of the op-amp to its positive saturation  $+V_{sat}$ . Hence the voltage at Non-inverting terminal will be With the output voltage of the op-amp at  $+V_{sat}$ , the capacitor  $C$  starts charging towards  $+V_{sat}$  through resistor  $R$ . However, as soon as the voltage  $V_2$  across capacitor  $C$  is slightly more positive than  $V_{UT}$ , the output of the op-amp is forced to switch to a negative saturation,  $-V_{sat}$ . With the op-amp's output voltage at negative saturation,  $-V_{sat}$ , the voltage  $V_1$  across  $R_2$  is also negative, since

$$V_1 = \frac{R_2}{R_1 + R_2} (-V_{sat}) \equiv V_{LT}$$

Thus the net differential voltage  $V_{id} = V_1 - V_2$  is negative, which holds the output of the op-amp in negative saturation. The output remains in negative saturation until the capacitor  $C$  discharges and then recharges to a negative voltage slightly higher (more negative) than  $-V_{LT}$ . Now, as soon as the capacitor's voltage  $V_2$  becomes more negative than  $-V_{LT}$ , the net differential voltage  $V_{id}$  becomes positive and hence drives the output of the op-amp back to its positive saturation  $+V_{sat}$ . This completes one cycle.

$$V_1 = \frac{R_2}{R_1 + R_2} (+V_{sat})$$


Hence, an square wave of frequency given by eq. 8.21 is obtained at the output."

अध्यात्म प्रश्न : 1 kHz आवृत्ति की square wave करने हेतु एक परिपथ डिजाइन करें।


### § 8.22. निम्नजाकर तरंग जनरेटर (Triangular Wave Generator):

चित्र 8.31 (a) में निम्नजाकर तरंग जनरेटर करने हेतु परिपथ प्रदर्शित है। इसमें एक तुलनाकारी इनवर्टिंग ट्रॉफिनल बोल्टेज (आठन्य या शृङ्खला) से करता रहता है। तुलनाकारी  $A_1$  बिन्ड  $P$  पर बोल्टेज की तुलना 0 V से slightly below या above होता है, तो  $A_1$  की आउटपुट क्रमशः निमोटिव या पासिटिव सेचुरेशन स्तर पर चली जाती है।

**कार्य-प्रणाली (Working)**—माना कि  $A_1$  की आउटपुट  $+V_{sat}$  पर है। चौंक यह  $+V_{sat}$  इंटीमेटर का इनपुट के रूप में प्राप्त हो रहा है, अतः  $A_2$  की आउटपुट निमोटिव going ramp होगी (चौंक इंटीमेटर इनवर्टिंग है, खण्ड 8.17 देखें)। अतः बोल्टेज डिवाइडर  $R_2 - R_3$  का एक सिरा  $+V_{sat}$  पर है, जबकि दूसरे सिरे पर  $A_2$  की निमोटिव going ramp है, अतः जब यह निमोटिव going ramp एक निष्ठाति value  $-V_{ramp}$  attain कर लेगी, तो Point zero से slightly नीचे चला जायेगा, अतः  $A_1$  की आउटपुट  $+V_{sat}$  से  $-V_{sat}$  चली जायगी।



(a) निम्नजाकर तरंग जनरेटर


(b) निम्नजाकर तरंग जनरेटर  
चित्र 8.31

अतः इंटीमेटर की इनपुट पर  $-V_{sat}$  लाने के कारण  $A_2$  के आउटपुट पर पासिटिव going ramp मिलने लगता है। यह रैम्प तब तक बढ़ती है, जब तक इसका मान  $+V_{ramp}$  नहीं हो जाता। जैसे ही इसका मान  $+V_{ramp}$  तक पहुँचता है, point P पर बोल्टेज 0 V से slightly above हो जायेगी, जिससे  $A_1$  की आउटपुट पुनः पासिटिव सेचुरेशन स्तर  $+V_{sat}$  पर पहुँच जायेगी। यह क्रम

लागतार चलता रहेगा, तथा आउटपुट  $V_0$  पर निम्नजाकर तरंग प्राप्त होती (चित्र 8.31 (b))। इस तरंग की आवृत्ति

$$f = \frac{R_3}{4R_1C_1R_2} \quad \dots (8.23)$$

यदि किसी इंटीमेटर को square wave इनपुट की बाये तो आउटपुट पर triangular wave मिलती है। अतः चित्र 8.30 (a) में प्रदर्शित square wave generator को आउटपुट पर triangular wave परिपथ को दिखाये गये इंटीमेटर को दिया जाये, तो इंटीमेटर की आउटपुट पर triangular wave प्राप्त की जा सकती है। अतः, वार्काकर तरंग जनरेटर व इंटीमेटर परिपथ को संयुक्त करके निम्नजाकर तरंग जनरेटर परिपथ चित्र 8.32 में प्रदर्शित है।



चित्र 8.32—निम्नजाकर तरंग जनरेटर जनरेटर स्ट्रक्चर

### § 8.23. कॉन्ट्रोल्ड सोर्स (Controlled Sources):

ऑपरेशनल प्रबर्धकों की सहायता से विभिन्न प्रकार के controlled sources ऐ बनाये जा सकते हैं। इसमें इनपुट थारा या बोल्टेज जौ सहायता से आउटपुट बोल्टेज या थारा को नियंत्रित किया जा सकता है। इस प्रकार के कॉन्ट्रोल्ड सोर्सों की विभिन्न instrumentation परिपथों में प्रयुक्त किया जाता है।

- (a) बोल्टेज-कॉन्ट्रोल्ड बोल्टेज सोर्स (Voltage-controlled voltage source or VCVS)—बोल्टेज कॉन्ट्रोल्ड बोल्टेज सोर्स अर्थात् VCVS का आदर्श रूप चित्र 8.33 (a) में प्रदर्शित है। आउटपुट बोल्टेज इनपुट बोल्टेज के मान पर निर्भर है ( $V_0 = kV_1$ )। इस परिपथ को ऑप-एम्प की सहायता से बनाया जा सकता है। ऐसे ही परिपथ चित्र 8.33 (b), (c) में प्रदर्शित हैं। चित्र 8.33 (b) में इनवर्टिंग VCVS प्रदर्शित है जहाँ आउटपुट बोल्टेज

कि आउटपुट वोल्टेज इनपुट धारा पर निर्भर करती है। इसका व्यवहारिक परिपथ चित्र 8.35 (b) में प्रदर्शित है। आउटपुट वोल्टेज का मान

$$V_0 = -I_L R_L = K I_i \quad \dots(8.27)$$



(a) आदर्श वोल्टेज कन्ट्रोल वोल्टेज स्रोत



(b) इनवर्टिंग VCVS परिपथ

चित्र 8.33

$$V_0 = -\frac{R_f}{R_1} V_i = K V_i \dots \dots(8.24)$$

चित्र 8.33 (c) में नॉन-इनवर्टिंग VCVS प्रतिसिद्धि है, जहाँ

$$V_0 = \left(1 + \frac{R_f}{R_1}\right) V_i = K V_i$$

... (8.25)


(b) वोल्टेज कन्ट्रोल कार्ट सोर्स (Voltage controlled current source or VCCS)—चित्र 8.34 (a) में आदर्श VCCS का प्रारूप प्रदर्शित है, जिसमें आउटपुट धारा इनपुट वोल्टेज पर निर्भर होती है ( $I_0 = K V_i$ )। इसका व्यवहारिक परिपथ

चित्र 8.34 (b) में प्रदर्शित है, जिसमें लोड प्रतिरोध  $R_L$  में प्रवाहित आउटपुट धारा का  $I_0$  का मान इनपुट वोल्टेज  $V_i$  द्वारा कन्ट्रोल होता है। प्रतिरोध  $R_0$  में प्रवाहित धारा का मान

$$I_0 = \frac{V_i}{R_1} = K V_i \dots \dots(8.26)$$

(a) आदर्श VCCS

चित्र 8.34




(b) व्यवहारिक VCCS परिपथ

चित्र 8.34

(c) कार्ट-कन्ट्रोल वोल्टेज सोर्स (Current controlled voltage Source or CCVS)—चित्र 8.35 (a) में आदर्श CCVS का प्रारूप प्रदर्शित है, जिससे स्पष्ट है।

आउटपुट वोल्टेज का मान—

$$V_0 = \left(1 + \frac{2R}{R_p}\right) (V_1 - V_2) = K(V_1 - V_2)$$




(a) आदर्श CCVS

चित्र 8.35

(d) कार्ट-कन्ट्रोल कार्ट सोर्स (Current controlled current source)—एक आदर्श CCCS का प्रारूप चित्र 8.36 (a) में प्रदर्शित है। इसमें आउटपुट धारा पर निर्भर करती है। इसका व्यवहारिक परिपथ चित्र 8.36 (b) में प्रदर्शित है।

$$I_0 = I_i + I_2 = I_i + \frac{I_1 R_1}{R_2} = \left(1 + \frac{R_1}{R_2}\right) I_i \dots \dots(8.28)$$

$= K I_i$



(a) आदर्श CCCS

चित्र 8.36

(b) व्यवहारिक CCCS परिपथ


§ 8.24. इस्ट्रैमेंशन प्रवर्धक (Instrumentation Amplifier):

एक परिपथ जिसकी आउटपुट दो इनपुट्स के अंतर प्रतिरिद्ध करती है, चित्र 8.37 में प्रदर्शित है। पोर्टेन्शियोमीटर  $R_p$  की सहायता से परिपथ का स्लेल फैक्टर  $K$  एडजस्ट किया जा सकता है।

आउटपुट वोल्टेज का मान—

अध्यात प्रमः सिद्ध करें कि चित्र 8.37 में प्रदर्शित प्रबंधक की आवृत्ति

$$V_0 = \left( 1 + \frac{2R}{R_p} \right) (V_1 - V_2)$$



चित्र 8.37—इन्वर्टिंग प्रबंधक

$$(सेकेन्ट—R_p \text{ में धारा } I = \frac{V_2 - V_1}{R_p}, \text{ बिन्दु } C \text{ पर वोल्टता } V_2 + \frac{V_2 - V_1}{R_p} \cdot R \text{ तथा बिन्दु }$$

$D$  पर वोल्टता  $V_1 - \frac{V_2 - V_1}{R_p} \cdot R$ , तथरचात् superposition theorem लागें, खण्ड 8.15 के समान तथा  $V_0$  का मान ज्ञात करें।

### § 8.25. एक्टिव फिल्टर्स (Active Filters) :

फिल्टर अवृत्ति तिळेक्टिव (frequency selective) परिपथ होता है जो कि कुछ आवृत्तियों को pass करता है तथा शेष आवृत्तियों को तिळेक्ट करता है।

"A filter is a frequency selective circuit that passes a specified band of frequencies and blocks or attenuates signals of frequencies outside this band."


वह आवृत्ति बैंड जिसको फिल्टर पास करता है, फिल्टर का पास-बैंड (pass band) कहा जाता है। वह आवृत्ति बैंड जिसको फिल्टर स्टॉप या ल्यॉक करता है, फिल्टर का स्टॉप-बैंड (stop band) कहा जाता है।

फिल्टर बनाने हेतु प्रयुक्त elements के आधार पर फिल्टर्स को दो भागों में वर्गीकृत किया जा सकता है—एक्टिव तथा पैसिव। पैसिव (passive) फिल्टर्स केवल passive elements (संधारित या प्रेरकों) का use करते हैं। एक्टिव फिल्टर्स में निकिय घटकों (passive elements) के साथ-साथ सक्रिय घटक जैसे द्रौजिस्टर या ऑप-एम्प इत्यादि भी प्रयुक्त होते हैं। एक्टिव फिल्टर्स के निकिय फिल्टर्स की तुलना में निम्न गुण (merits) होते हैं—


- (i) एक्टिव डिवाइस इनपुट सिग्नल का प्रबंधन कर सकते हैं तथा इनकी tuning आसान होती है (Gain and frequency adjustment flexibility)।
- (ii) ऑप-एम्प की उच्च इनपुट प्रतिबाधा तथा निम्न आउटपुट प्रतिबाधा के कारण सोर्स तथा लोड की लोडिंग नहीं होती (no loading problem)।
- (iii) इनकी कीमत गैरिक फिल्टर्स से कम होती है (low cost)।

हालांकि एक्टिव फिल्टर्स को संचार एवं सिग्नल ग्रोसरींग में मुख्यतः प्रयोग किया जाता है, किन्तु इनके अन्य कई अनुप्रयोग भी हैं जैसे रेडियो, टेलीविजन, डार, सेस सेटेलाइट, बायोमैडिकल उपकरण इत्यादि।


लो-पास एक्टिव फिल्टर (low pass active filter)—वह फिल्टर जो कि शून्य आवृत्ति अर्थात् d.c. से एक कट-ओफ आवृत्ति  $f_{OH}$  तक के सिग्नल को constant gain प्रदान करता है तथा कट-ओफ आवृत्ति से अधिक आवृत्ति के सिग्नल को शून्य गेन प्रदान करता है (अर्थात् रिजेक्ट कर देता है), आदर्श लो-पास फिल्टर कहलाता है। लो-पास फिल्टर का ideal response



(a) लो-पास फिल्टर की आदर्श response



(b) व्यावहारिक First order लो-पास फिल्टर व उसकी response



(c) व्यावहारिक Second order लो-पास फिल्टर व उसकी response

चित्र 8.38 (a) में प्रदर्शित है। एक व्यावहारिक लो-पास फिल्टर तथा उसकी response चित्र 8.38 (b) में प्रदर्शित है। इसमें एक प्रतिरोध तथा एक संचालित का प्रयोग किया गया है। पास बैंड में इसका गेन  $1 + \frac{R_f}{R_1}$  होता है, जबकि स्टॉप बैंड में यह  $-20 \text{ dB/decade}$  होता है (अर्थात् आवृति

में इसका गेन  $1 + \frac{R_f}{R_1}$  होता है, जबकि स्टॉप बैंड में यह  $-20 \text{ dB/decade}$  होता है (अर्थात् आवृति डबल होने पर गेन  $20 \text{ dB}$  घटती है)। इसकी कट-ऑफ आवृति  $f_{OH} = \frac{1}{2\pi R_1 C_1}$  होती है।

यदि  $R$  व  $C$  के दो sections प्रयोग किया जायें तो second-order लो-पास फिल्टर प्राप्त होता है (चित्र 8.38 (c))। इसकी कट-ऑफ आवृति तथा वोटेज गेन first order filter के समान होती है, किन्तु स्टॉप बैंड में गेन अधिक तेजी से घटता है ( $-40 \text{ dB/decade}$ )।

हाई-पास एक्टिव फिल्टर (High-pass active filter)—वह फिल्टर जो कट-ऑफ आवृति  $f_{OL}$  से अधिक के सिलान को पास करता है, हाई-पास फिल्टर कहलाता है। इसका ideal curve

$$V_o/V_i$$

Stop band

Pass band

High-pass filter

$$V_o/V_i$$

Stop band

Pass band

High-pass filter

(a) आदर्श हाई-पास फिल्टर response

$$V_o/V_i$$

Stop band

Pass band

High-pass filter

(b) First order हाई-पास फिल्टर व उसकी response

$$V_o/V_i$$

Stop band

Pass band

High-pass filter

(c) Second order हाई-पास फिल्टर व उसकी response

चित्र 8.39 (a) में प्रदर्शित है। first order व second order high-pass फिल्टर के परिपथ व reponse क्रमशः चित्र 8.39 (b) व (c) में प्रदर्शित हैं। कट-ऑफ आवृति का मान

$$f_{OL} = \frac{1}{2\pi R_1 C_1}$$

बैंड-पास एक्टिव फिल्टर (Band-pass active filter)—जब फिल्टर एक निष्ठित आवृति बैंड को पास करता है (अर्थात् आवृति  $f_{OL}$  से अधिक व  $f_{OH}$  से कम वाले सिग्नलों को) तो वह बैंड-पास फिल्टर कहलाता है। एक आदर्श बैंड-पास फिल्टर की response चित्र 8.40 (a) में प्रदर्शित है। चित्र 8.40 (b) में बैंड-पास फिल्टर का व्यावहारिक परिपथ उसकी response प्रदर्शित है। उल्लेखनीय है कि हाई-पास व लो-पास फिल्टर्स को संयुक्त करके बैंड-पास फिल्टर बनाया जा सकता है।

(a) आदर्श बैंड-पास फिल्टर response

$$V_o/V_i$$

Stop band

Pass band

Bandpass filter

(b) First order बैंड-पास फिल्टर व उसकी response

$$V_o/V_i$$

Stop band

Pass band

Bandpass section

(b) बैंड-पास फिल्टर का व्यावहारिक परिपथ व उसकी response

$$V_o/V_i$$

A (mid)

+20 dB/decade

$f_{OL}$

$f_{OH}$

-20 dB/decade

$f_{OL}$

$f_{OH}$

इयोडस प्रयुक्त करके रेक्टीफायर्स अवश्य पढ़ेंगे। किन्तु यदि इन रेक्टीफायर्स की इन्हुएट पर ऐसी

sine wave एलाई की जाये, जिसकी शिखर मान (peak value) डायोड की कट-इन वोल्टेज  $V_C$  ( $\sim 0.7$  V) से कम हो, तो डायोड पारिटिव अद्वचक में भी चालन नहीं कर पायेगे। अतः, प्रीसीन एलाई वोल्टेज में बोल्ट कर दिया जाये, तो डायोड की कट-इन वोल्टेज op-amp की ओप-एम की फोइबैक लूप में कनेक्ट कर दिया जाये, तो डायोड की कट-इन वोल्टेज 0.7 V है, तथा ऑप-एम का open-loop gain 10<sup>5</sup> है, तो डायोड की op-amp की फोइबैक लूप में लगाने पर डायोड की प्रभावी कट-इन वोल्टेज मान  $\frac{0.7}{10^5}$  अर्थात् 70  $\mu$ V रह जायेगी,


अर्थात् ऐसा परिपथ सूक्ष्म तरंगों (मिली वोल्ट शिखर मान वाली) को भी रेक्टीफाई कर सकेगा। ऐसा रेक्टीफायर Precision rectifier कहलाता है।

प्रीसीन हाफ-वेव रेक्टीफायर (Precision half-wave rectifier)—चित्र 8.41 (a) में precision half-wave रेक्टीफायर का परिपथ प्रदर्शित है। इसमें डायोड एक आदर्श डायोड की भाँति व्यवहार करता है क्योंकि डायोड की कट-इन वोल्टेज op-amp की open-loop गेन से divide हो जाती है। जैसे ही  $V_{in}^{+}$  प्रीजिटिव दिशा में बढ़ा ग्राम्प करती है,  $V_0'$  भी बढ़ता है तथा डायोड D अग्रवायस हो जाता है। डायोड के अग्रवायस होते ही फोइबैक लूप close हो जाती है, तथा op-amp वोल्टेज फालोअर (Voltage follower) की पाँति कार्य करने लगता है (खण्ड 8.13 देखें)। अतः प्रीजिटिव अद्वचक में  $V_0 = V_{in}'$  (चित्र 8.41 (b) देखें)।

यदि  $V_{in}^{+}$  नियोटिव दिशा में बढ़ा ग्राम्प करती है,  $V_0'$  भी नियोटिव हो जाता है तथा डायोड रिवर्स बायस हो जाता है। इससे फोइबैक लूप ओप-एम हो जाती है, इसलिये आउटपुट शून्य होता है (चित्र 8.41 (b))। आरा प्राप्त नहीं हो पाते, इसलिये आउटपुट शून्य होता है (चित्र 8.41 (b))।

अतः हम देखते हैं कि आउटपुट पर half-wave rectified सिग्नल प्राप्त होता है (चित्र 8.41 (b))।

8.41 (b))




(a) प्रीसीन हाफ-वेव रेक्टीफायर

चित्र 8.41


(b) इनपुट पर आउटपुट तरंगाकार

प्रीसीन फुल-वेव रेक्टीफायर (Precision full-wave rectifier)—चित्र 8.42 (a) में प्रदर्शित प्रीसीन फुल-वेव रेक्टीफायर परिपथ से full wave rectified आउटपुट प्राप्त होती है, तथा  $\frac{R}{R_1}$  का वोल्टेज लाप भी प्राप्त होता है।




(a) प्रीसीन फुल वेव रेक्टीफायर

चित्र 8.42



(b) प्रीजिटिव अद्वचक

चित्र 8.42



(c) नियोटिव अद्वचक

परिपथ अद्वचक में डायोड  $D_1$  अप बायस होता है (बन्द स्थित) तथा  $D_2$  रिवर्स बायस होता है (खुला स्थित) (चित्र 8.42 (b))।  $A_1$  का इनवर्टिंग टर्मिनल पर लो प्रतीरोध  $R$  में बाया शून्य होगी, अतः  $V_i = 0$ , अतः तथा  $A_2$  के नॉन इनवर्टिंग टर्मिनल पर लो प्रतीरोध  $R$  में बाया शून्य होगी, अतः  $V_i = 0$ , अतः परिपथ ऐसे ब्यावहार करेगा जैसे दो इनवर्टिंग परिपथ कैम्बेंड में लगे हों (चित्र 8.42 (b)), जिनकी गेन क्रमशः  $\frac{-R}{R_1}$  तथा  $\frac{-R}{R}$  है।

अतः

$$V_o = -\frac{R}{R_1} \times -\frac{R}{R} V_i = +\frac{R}{R_1} V_i \text{ for } V_i > 0$$

निरोटिव अद्वचक में  $D_{1\text{off}}$  रहता है व  $D_{2\text{on}}$  रहता है (चित्र 8.42 (c))।  $A_2$  के इनपुट टर्मिनल पर virtual short के कारण  $V_2 = V_1 = V_i$ ,  $A_1$  का इनवर्टिंग टर्मिनल ग्राउंड चॉर्सियल पर होगा (virtual short के कारण)।  $A_1$  के इनवर्टिंग टर्मिनल पर आने वाली विभिन्न घटावें चित्र 8.42 (c) में प्रदर्शित हैं।  $A_1$  के इनवर्टिंग टर्मिनल पर KCL लाने पर

$$\frac{V}{R} + \frac{V_i}{R_1} + \frac{V}{2R} = 0$$

$$V = -\frac{2}{3} \frac{R}{R_1} V_i$$

प्रवर्धक  $A_2$  पर लो फोडबैक प्रतीरोध  $R$  में स्वाहित घटा,

$$i = \frac{V_0 - V}{R}$$

अतः

$$V_0 = iR + V$$

चूंकि  $A_2$  का इनवर्टिंग टर्मिनल कोई घटा नहीं लेता,

अतः

$$i = \frac{V}{2R}$$

अतः

$$V_0 = \frac{V}{2R} \cdot R + V = \frac{3}{2} V = \frac{3}{2} \times -\frac{2}{3} \frac{R}{R_1} V_i$$

$$= -\frac{R}{R_1} V_i \quad \text{for } V_i < 0$$

साथ ही कि परिपथ अद्वचक ज्यों का लो  $\left(\frac{R}{R_1}\right)$  गेन के साथ


आउटपुट पर ग्राफ दर्शाता है, जबकि निरोटिव अद्वचक inverted होकर  $\left(-\frac{R}{R_1}\right)$  गेन के साथ प्राप्त हो। अतः आउटपुट पर full-wave rectified wave प्राप्त होती है (चित्र 8.42 (d))।

"If a sinusoid whose peak value is less than the threshold or cut-in voltage  $V_r$  ( $\sim 0.6$  V) is applied to the rectifier circuit in a conventional rectifier, we see that the output is zero for all times. In order to rectify millivolt signals, it is clearly necessary to reduce  $V_r$ . By placing the

diode in the feedback loop of an Op-Amp, the cut-in voltage is divided by the open-loop gain  $A_v$  of the amplifier. Hence  $V_r$  is virtually eliminated and the diode approaches the ideal rectifying component. If the input  $V_{in}$  in fig. 8.41 (a) goes positive by at least  $V_r/A_v$ , D conducts. Because of the virtual connection between the noninverting and inverting inputs (due to the feedback with D on),  $V_o \approx V_{in}$ . Therefore, the circuit acts as a voltage follower, for positive signals (in excess of approximately  $0.6/10^5$  V =  $60$   $\mu$ V). When  $V_{in}$  swings negatively, D is OFF and no current is delivered to the external load except for the small bias current of the Op-Amp and the diode reverse saturation current."

### § 8.27. पीक डिटेक्टर (Peak Detector):

पीक डिटेक्टर परिपथ इनपुट तरंग के परिपथ शिखर अर्थात peak का मापन करता है। यदि चित्र 8.41 (a) में प्रदर्शित प्रोसीजन रेट्सीफार में लोड के स्थान पर कैपेसिटर लगाया जाये, तो पीक डिटेक्टर परिपथ प्राप्त होता है (चित्र 8.43 (a))। कैपेसिटर आउटपुट को किसी भी समय  $t_1$  पर उससे पूर्ण की most positive value पर hold करके रखेगा (चित्र 8.43(b))।



(a) परिपथ पीक डिटेक्टर

चित्र 8.43

(b) इनपुट व आउटपुट तरंग

कार्य-प्रणाली (Operation)—यदि  $V_i > V_0$ , तो op-amp के नॉन-इनवर्टिंग टर्मिनल पर वोल्टेज इनवर्टिंग टर्मिनल से अधिक होगी, जिससे ऑप-एम्प आउटपुट ' $v'$  परिपथ शिखर होगी, तथा डायोड  $D$  चालने पर होगा अतः कैपेसिटर  $C$  डायोड के माध्यम से इनपुट value पर चार्ज हो जायेगा। अब यदि इनपुट वोल्टेज का मान कैपेसिटर वोल्टेज से कम होता भी है, तो ऑप-एम्प आउटपुट  $v'$  निरोटिव हो जायेगी, डायोड रिवर्स बायस अर्थात OFF हो जायेगा। अतः कैपेसिटर इनपुट सिग्नल के अधिकतम मान पर चार्ज होगा।


"If a capacitor is added at the output of the precision diode with  $R_L = \infty$ , a peak detector results. The capacitor will hold the output at  $v = V_0$  to the most positive value attained by the input  $v_i$  prior to  $t_1$ . This operation follows from the fact that if  $v_i > V_0$  the voltage at the noninverting terminal exceeds that at the inverting terminal and the OP-Amp output  $v'$  is positive, so that D conducts. The capacitor is then charged through D (by the output current of the amplifier) to the value of the input because the circuit is a voltage follower. Then if  $V_i$  falls below the capacitor voltage, the Op-amp output goes negative and the diode becomes reverse-biased. Thus the capacitor charges until its voltage equals the most positive value of the input. To reset the circuit, a low-leakage switch such as a MOSFET gate must be placed across the capacitor."

**विचार प्रश्न :**

- निमोनिक पीक डिस्क्रेटर परिपथ बनाने हेतु केवल चित्र 8.43 (a) में डायोड की वृद्धि जटिला पर्याप्त होगा। क्यों?
- एक नियुक्तिर तंत्र को चित्र 8.43 (a) में प्रदर्शित पीक डिस्क्रेटर परिपथ को दिया जाता है। अब इनपुट के लिए में वार्कार तंत्र दी जाये, तो आडट्यूट तंत्र बनायें।

### § 8.28. सैम्पल एंड होल्ड सर्किट (Sample and Hold Circuit) :

सैम्पल एंड होल्ड सर्किट, इनपुट को सैम्पल करता है, और अपनी विछली सैम्पल इनपुट को तब तक होल्ड (अर्थात् स्टोर) करता है, जब तक कि इनपुट को पुनः सैम्पल नहीं किया जाता। सैम्पल एंड होल्ड परिपथ Data-acquisition system में प्रयुक्त किये जाते हैं। data-acquisition systems निभान ज्ञानों से सिग्नल प्राप्त करते हैं तथा इन सिग्नलों को गणित प्राप्त में (प्रायः डिजिटल) कम्प्यूटर या कम्प्यूनिकेशन चैनल को दूरसंचित करते हैं। प्राप्त सिग्नलों का सैम्पल लेकर constant वोल्टेज में कनवर्ट किया जाता है, तथा इस सैम्पल को Analog-to-digital converter द्वारा डिजिटल form में कनवर्ट किया जाता है। सरलतम रूप में, कैपेसिटर के सिरीज में एक त्रिव्युत तंत्राकार सैम्पल एंड होल्ड सर्किट बनाया जा सकता है (चित्र 8.44 (a))। जैसे ही त्रिव्युत को किया जायेगा, कैपेसिटर इनपुट वोल्टेज को track करेगा तथा त्रिव्युत के ओपन होने पर कैपेसिटर इस वोल्टेज को होल्ड करेगा।





एक सरल किन्तु व्यवहारिक सैम्पल एंड होल्ड परिपथ चित्र 8.44 (b) में प्रदर्शित है। त्रिव्युत के रूप में NMOS ट्रांजिस्टर का प्रयोग किया गया है। NMOS के गेट पर positive pulse लाने पर त्रिव्युत ऑन हो जायेगा तथा होल्डिंग कैपेसिटर C इनपुट वोल्टेज की instantaneous value पर चार्ज हो जायेगा तथा इसका charging time constant ( $R_0 + r_{DS(on)}C$ ) होगा जहाँ  $R_0$  ऑप-एम्प बोल्टेज फालोअफ का आडट्यूट प्रतिरोध है (जो कि काफी कम होता है) तथा  $r_{DS(on)}$  NMOS का on resistance है। गेट पर पल्स न होने पर NMOS त्रिव्युत OFF हो जायेगा तथा कैपेसिटर उस बोल्टेज को होल्ड करेगा (चित्र 8.44 (c)) देखें। बफर  $A_2$  लोडिंग प्रभाव को समाप्त करेगा।

इह time period जब NMOS त्रिव्युत ऑन करती है, कैपेसिटर वोल्टेज को follow करती है (अर्थात् आडट्यूट इनपुट के समान होती है), सैम्पल पीरियड  $T_s$  कहलाता है। इह time period सैम्पल एंड होल्ड परिपथ के लिए जब NMOS त्रिव्युत ऑफ होता है, कैपेसिटर वोल्टेज constant रहती है, होल्ड पीरियड  $T_H$  कहलाता है (चित्र 8.44 (c)) देखें।

सैम्पल एंड होल्ड परिपथों में low-leakage कैपेसिटर जैसे टेप्लॉन (teflon), पलीइथाइलेन (poly-ethylene), या मिलार (mylar) प्रयुक्त किये जाने चाहिये। सैम्पल एंड होल्ड परिपथों को डिविल्ट इंटरकोर्सिंग, कम्प्यूनिकेशन, ADC, पल्स माइलेजन त्रिस्य में प्रयुक्त किया जाता है।


### § 8.30. एनालॉग मल्टीप्लेक्सर एंड डिम्प्लटीलेक्सर (Analog Multiplexer and Demultiplexer):

मल्टीप्लेक्सर वह परिपथ होता है जो कि N इनपुट में से एक इनपुट को सिलेक्ट करके आडट्यूट को दूरसंचित करता है। एनालॉग मल्टीप्लेक्सर चालने हेतु CMOS दूरसंचित गेट (CMOS transmission gate)—इसका complementary MOSFET (अर्थात् P-चैन तथा n-चैनल) द्वारा बनाया जाता है (चित्र 8.45)। इसके इनपुट C तथा उसका complementary त्रिव्युत  $\bar{C}$  दिया जाता है। यदि  $C = 1$ , तो गेट इनपुट सिग्नल को आडट्यूट को दूरसंचित करता है ( $V_0 = V_i$ ) तथा यदि  $C = 0$  तो दूरसंचित नहीं होता।




एनालॉग मल्टीप्लेक्सर (Analog Multiplexer)—16-इनपुट एनालॉग मल्टीप्लेक्सर का डॉक डायाम चित्र 8.46 (a) में प्रदर्शित है। यदि त्रिव्युत  $I_1, I_2, \dots, I_{16}$  को क्रमागत close

किया जाये, तो Time division multiplexing प्राप्त होती है। चित्र 8.46 में संकेत किया जाये, तो Time division multiplexing प्राप्त होती है। यदि  $C_k = 1$ , तो  $C_k (K = 0, 1, 2, \dots, 16)$  डिजिटल कन्ट्रोल बोल्टेज को इंटिग्रेट करता है। यदि  $C_k = 0$ , तो CMOS गेट एनलॉग सिग्नल को अव्यूप्त पर दूसरीमित करता है, तथा यदि  $C_k = 0$ , तो दूसरीमित नहीं होता। इस मल्टीप्लेक्सर के डिजिटल कन्ट्रोल बोल्टेज प्राप्त करने के लिए डिकोडर के चित्र 8.46 (b) में प्रतीरूपित है। काउंटर binary sequence प्रदान करता है जिसको डिकोडर के address lines के रूप में दिया जाता है। यदि पल्स जनोटर के पल्सों के मध्य time interval  $T$  हो, तो time division multiplexing प्राप्त होती है।



(a) 16-इनपुट एनलॉग मल्टीप्लेक्सर

(b) डिजिटल कन्ट्रोल बोल्टेज  $C_k$  को उत्पन्न करना

चित्र 8.46

एनलॉग डी-मल्टीप्लेक्सर (Analog de-multiplexer)—आपने देखा कि मल्टीप्लेक्सर analog data का सिंगल चैनल पर place कर देता है तथा प्रत्येक सिग्नल का अपना time slot होता है। अब इस सिग्नल को दूसरीमित लाइन पर दूसरीमित कर दिया जाता है। दूसरीमित के receiver पर प्रत्येक signal को अलग करके उसके individual चैनल पर लेसे करना होता है। अतः यह प्रक्रिया (मल्टीप्लेक्सिंग का reverse process) de-multiplexing कहलाता है। यह आवश्यक है कि sending व receiving end पर लो switches के controls  $C_k$  को

synchronize किया जाये। इस प्रकार के मल्टीप्लेक्सर-डी-मल्टीप्लेक्सर सिस्टम का आकार व वजन कम होता है बहिक  $N - 1$  दूसरीमित चैनलों की भी बचत होती है। नेशनल सेमीकार्डस्टर का CD4051M आठ चैनल एनलॉग मल्टीप्लेक्सर-डी-मल्टीप्लेक्सर IC है। “A multiplexer selects one out of  $N$  sources and transmits the (analog) signals to a single transmission line. Of all the switches which are available to feed the input signals to the output channel, the best performance is obtained with the CMOS transmission gate. If dielectric isolation is used in the fabrication of this gate, then typically a leakage current of only 1 nA at +125°C with a switching time of 250 ns is obtainable. Large arrays of such CMOS gates are available for this application.

A block diagram of a 16-input analog commutator is indicated in Fig. 8.46 (a). Time-division multiplexing results if the complementary MOSFET switch  $S_1$  closes (i.e., it is in its low-resistance state) for a time  $T$ , switch  $S_2$  closed for the second interval  $T$ ,  $S_3$  transmits for the third period  $T$ , and so forth. In Fig. 8.46 (a) the symbol  $C_k$  ( $k = 1, 2, \dots, 16$ ) represents the digital control voltage and  $\bar{C}_k$  is its complementary value obtained from an inverter (not shown). If  $C_k$  equals binary 1, the CMOS gate transmits the analog signal  $V_k$  to the output, but if  $C_k$  is binary 0, no transmission is allowed.

The block diagram for obtaining the required digital control voltage for the analog multiplexer is indicated in Fig. 8.46 (b). The control  $C_k$  is the output of the  $k$ th line of a 4-to-16-line decoder. The four address lines A, B, C and D are the outputs from a binary counter which is excited by a pulse generator.

The multiplexer described above has entered the analog data on a single channel, each analog signal occupying its own time slot. At the end of the transmission line, each signal must be separated from the others and placed into an individual channel. This reverse process is called demultiplexing. The multiposition switch in this figure is replaced by  $N$  CMOS transmission gates, and the serial data are applied to the input of all these gates. These systems for  $C_k$  must be synchronized at the sending and receiving ends of the channel. Such a multiplexer-demultiplexer system saves the size, weight, and cost on  $N - 1$  transmission channels since all the analog signals have been transmitted on a single channel ( $N$  may be as large as several hundred). The National Semiconductor CD4051M is an eight-channel analog multiplexer-demultiplexer.”

§ 8.31. फेज लाकड लूप (Phase Locked Loop or PLL):

फेज लाकड लूप एक इलेक्ट्रॉनिक परिपथ होता है जिसमें एक फेज डिटेक्टर, एक लो पास फिल्टर तथा एक बोल्टेज कन्ट्रोल दोलिंग लागा होता है (चित्र 8.47)। फेज डिटेक्टर इनपुट आवृत्ति  $f_i$  की तुलना कीजेबैंक आवृत्ति  $f_o$  से करता है। फेज डिटेक्टर की आवृत्ति  $f_o$  न आवृत्ति  $f_i$  की तुलना होती है और इसको त्रुटि बोल्टेज (error voltage) कहा जाता है। इस error voltage को low pass filter को apply किया जाता है जो कि उच्च आवृत्ति noise घटकों को remove करता है तथा

d.c. level उत्पन्न करता है। यह d.c. एक वोल्टेज कन्ट्रोल दोलिन्ट (VCO) को दी जाती है। इस VCO की आउटपुट आवृति इनपुट d.c. के समानगती जैती है। अतः, VCO की आवृति इनपुट आवृति से compare होती है तथा उसको तब तक adjust किया जाता है जब तक वह इनपुट आवृति के समान नहीं हो जाती। इस प्रकार PLL में तीन states होते हैं—free-running, capture व phase lock.




चित्र 8.47—PLL का लांब डायग्राम

इनपुट apply करने से पूर्व PLL अपने free-running state में होती है। इनपुट apply करने पर VCO की आवृति परिवर्तित होने लगती है तथा PLL अपने capture state में आ जाती है। VCO की आवृति तब तक चैंज होती है, जब तक वह इनपुट आवृत्ति के समान नहीं हो जाती, और तब PLL को phase-locked state में कहा जाता है।

PLL के अनुप्रयोग (Applications of PLL)—PLL के कई अनुप्रयोग हैं जैसे FM stereo decoders, motor speed control, tracking filters, frequency shift keying, FM demodulators, FSK, frequency synthesizers, detectors तथा TV तथा FM tuners की लोकल ऑसिलेटर आवृत्तियों का जनरेशन इत्यादि। आजकल PLL सिंगल पैकेज में उपलब्ध है। उदाहरणतः SE/NE 560 ऐंड्री (560, 561, 562, 564, 565, 567)।

### § 8.32. पॉवर एफ्फीक्यूयर (Power Amplifiers) :

Large signal प्रवर्धक या पॉवर प्रवर्धक का कार्य स्थीकर्ण या पोर्टर्स का उच्च धारा प्रदान करना होता है। सामान्य ऑप-एम्प (741) इष्ट द्वारा लाइटस्मीकरण या मोटर्स को ड्राइव नहीं किया जा सकता। इसके लिये या तो सामान्य ऑप-एम्प के पश्चात् पॉवर ट्रांजिस्टर लागाना चाहिये (चित्र 8.48) जिनको पॉवर बूस्टर कहा जाता है या फिर पॉवर प्रवर्धक IC प्रयुक्त करना चाहिये जैसे कि आपने अध्याय 2 में देखा। चित्र 8.48 में आपने देखा कि ऑप-एम्प के आगे एमोटर फालोअर



चित्र 8.48—सामान्य ऑप-एम्प व ट्रांजिस्टर बूस्टर की सहायता से पॉवर प्रवर्धक बनाना

### § 8.33. ऑप-एम्प IC 741 (Op-amp IC 741) :

IC 741 ऑपेरेशनल प्रवर्धक IC है। इसका पिन डायग्राम तथा सालीकृत परिपथ डायग्राम चित्र 8.49 में प्रदर्शित है। इसको निपिन निर्माताओं द्वारा बनाया जाता है तथा प्रत्येक निर्माता इस नम्बर से पहले अपना designation प्रयुक्त करता है जैसे—

FairChild

National semiconductor

Motorola

IC 741


RCA

Texas instrument


MC 1741

CA 3741

SN 52741



(a) 741 IC का पिन डायग्राम



(b) सरलीकृत परिपथ

उक्त सभी ऑप-एम्प की specifications समान होती है तथा एक ही प्रकार व्यवहार करते हैं। इसके अलावा पैकेज टाइप व ताप रेज़ भी इसमें दीते होते हैं। अतः इनमें dual power चैंकिंग ऑप-एम्प में Differential व्यवधान प्रयुक्त किये जाते हैं अतः इनमें dual power supply की आवश्यकता होती है। IC 741 की लिखित विशिष्टतायें तालिका 8.2 में प्रदर्शित हैं।

तालिका 8.2. IC 741 ऑप-एम्प की विशिष्टतायें

विशिष्टता	मान
(i) बायसिंग बोल्टेज	$\pm 15 \text{ V}$
(ii) इनपुट आफसेट बोल्टेज ( $V_{io}$ )	6 mV d.c.
(iii) इनपुट आफसेट धारा ( $I_{io}$ )	200 nA
(iv) इनपुट बायस धारा ( $I_B$ )	500 nA
(v) CMRR	90 dB
(vi) स्ट्यूरेट (SR)	$0.5 \text{ V}/\mu\text{S}$
(vii) गेन बैडविल्ड प्रोडक्ट	1 MHz

$V_2$  को घटान्द करने पर  $V_1$  के कारण आडव्यट,

$$V'_0 = \left(1 + \frac{100}{100}\right)V^+ = 2V^+$$

$$V_1 = 2 \times \frac{V_1}{2} = V_1$$

$V_1$  को घटान्द करने पर  $V_1$  के कारण आडव्यट

$$V''_0 = -\frac{100}{100}V_2 = -V_2$$

$$\text{अतः कुल आडव्यट } V_0 = V'_0 + V''_0$$

अतः  $V_0 = V_1 - V_2$

उदाहरण 3 : चित्र 8.52 में प्रदर्शित परिपथ का आडव्यट ज्ञात कीजिये।

$$\text{चैंकिंग यह इनवर्टिंग एडर है, अतः खण्ड 8.14}$$


$$\text{समीकरण (v) के अनुसार } R_f = 2 \text{ k}\Omega, V_a = 2 \text{ V}, R_a = 1 \text{ k}\Omega, V_b = 3 \text{ V}, R_b = 2 \text{ k}\Omega$$

$$V_0 = -\frac{R_f}{R_a} \cdot V_a - \frac{R_f}{R_b} \cdot V_b$$

$$= \left(-\frac{2}{1} \times 2 - \frac{2}{2} \times 3\right) \text{ V}$$

$$= (-4 - 3) \text{ V}$$

अतः  $V_0 = -7 \text{ V}$



उदाहरण 4 : समीकरण  $V_0 = -5V_1 - 2V_2$  उत्तम करने हेतु परिपथ बनाइये ( $V_1, V_2$ , इनपुट सिग्नल हैं)।

हल : समीकरण  $V_0 = -5V_1 - 2V_2$  को ग्राफ़ करने हेतु इनवर्टिंग एडर परिपथ का प्रयोग किया जा सकता है। परिपथ चित्र 8.53 में प्रदर्शित है।

उदाहरण 5 : यदि op-amp की डिसीर्चियल गेन  $A_d = 4000$  तथा CMRR 10000, को कॉम्पन मोड गेन बनाइये।

हल : ऑप-एम्प के नौंत इनवर्टिंग रिमिनल पर बोल्टेज

$$V_0 = -[0.5 \sin(1000t)] \text{ Volts}$$

उदाहरण 2 : चित्र 8.51 में प्रदर्शित परिपथ में आडव्यट बोल्टेज का मान ज्ञात करें।


हल : ऑप-एम्प की सभी व्यवधान ज्ञात करने के बाद उपर्युक्त परिपथ का व्यवहार करते हैं।

अतः इस परिपथ की superposition theorem की सहायता से हल किया जा सकता है।

$$V' = \frac{20}{(20+20)} \cdot V_1 = \frac{V_1}{2}$$

$$\text{समीकरण } V_0 = -5V_1 - 2V_2$$

$$\text{समीकरण } V_0 = -5V_1 - 2V_2$$




अतः

$$A_c = \frac{A_d}{CMRR} = \frac{4000}{10000}$$

आ: कॉम्पन मोड गेन  $A_c = 0.4$

- उदाहरण 6:** चित्र 8.54 (a) में प्रदर्शित परिपथ में आउटपुट  $V_0$  का मान ज्ञात कीजिये।  
हल: चैम्पिक ऑप-एम का इनवर्टिंग टर्मिनल virtual ground पर है, अतः  $10\text{ k}\Omega$  प्रतिरोध में धारा (चित्र 8.54 (b))

$$I = \frac{0 - V_0}{10} \text{ mA}$$



चित्र 8.54

चैम्पिक ऑप-एम में धारा शून्य होगी अतः


$$I = 2.5 \text{ mA}$$

अतः

$$2.5 = \frac{0 - V_0}{10}$$

$$V_0 = -25 \text{ V}$$

- उदाहरण 7:** चित्र 8.55 में प्रदर्शित first order लो-पास फिल्टर की कट ऑफ आवृति बताइये।  
हल : खण्ड 8.25 देखें।



चित्र 8.55

लो-पास फिल्टर की कट ऑफ आवृति

$$f_{cH} = \frac{1}{2\pi R_1 C_1} = \frac{1}{2\pi \times 2.2 \times 10^3 \times 0.05 \times 10^{-6}}$$

अतः

$$f_{cH} = 1.45 \text{ kHz}$$

### प्रश्नावली-8


- आर्दश (Ideal) ऑपेरेशनल प्रवर्धक को विविधताओं (Specification) लिखिये।
- इनवर्टिंग तथा नॉन इनवर्टिंग इनपुट की परिपथाओं लिखिये।
- निम्न को परिभाषित कीजिये—
  - डिसीसियल बोल्टेज लाम्
  - आउटपुट ऑफ्सेट धारा
  - इनपुट बायस धारा
  - PSRR
  - स्लू र (slew rate)
- ऑफ्सेट इडजस्टमैट की विप्रवर्त विधियाँ समझाइये।
- Op-amp का निम्न के लिये प्रयोग करने हेतु परिपथ बनाइये तथा उसे समझाइये—
  - इनवर्टर
  - स्केल चेयर
  - अंतरकारी
  - बफ्टर
  - इंटीग्रेटर
  - लॉग (log) प्रवर्धक
  - एन्टीलॉग (Antilog) प्रवर्धक
- ऑप-एम के निम्न अनुप्रयोगों को परिपथ सहित समझाइये—
  - कन्ट्रोल लोर्स
  - प्रोसीज़न रेस्ट्रीफ़ायर
  - सैम्पल एंड होल्ट परिपथ
  - निम्न पर सीक्षित टिप्पणी लिखिये—
    - PLL
    - वार्कार तरंग जननेटर
    - निम्न पर सीक्षित टिप्पणी लिखिये—
      - प्रारंभिक मल्टीप्लिकेशन तथा डी-मल्टीप्लिकेशन
      - प्रारंभिक प्रोसीज़न टिप्पणी लिखिये—
        - Op-amp प्रयोग करते हुए साप्लालक
        - विशेषी प्रवर्धक का परिपथ अर्थात जीविये। इसके लिये लाइब्रे का फलन प्राप्त कीजिये। सी० एस० आर० आर० को परिभाषित कीजिये।
        - संक्रियात्मक प्रवर्धक (operational amplifier) के प्रतीपक (inverter), योजक (adder), घटकलक (subtractor), समाकलक (integrator) और अनुमाप परिवर्तक (scale changer) इन रूपों में परिपथ बनाइये।
        - संक्रियात्मक प्रवर्धक (operational amplifier) के संदर्भ में निम्नलिखित को समझाइये।
          - निवेश अनलॉच वोल्टता (input offset voltage), निवेश बायस धारा (input bias current), निर्गम अनलॉच वोल्टता (output offset voltage), विप्रवर्त बोल्टता लाय्ड (differential voltage gain), सामान्य विद्या अस्थीकृत अनुपात (common mode rejection ratio)।

555 I.C. एक टाइमर I.C. है।

इस I.C. के इतने अधिक अनुप्रयोग हैं कि यह एक प्रकार का इण्डस्ट्री स्टैण्डर्ड बन गई है। एक बार इसकी कार्यप्रणाली समझ लेने के बाद आप इससे कई प्रकार के परिपथ तैयार कर सकते हैं।

### § 9.1. ब्लॉक चित्र (Block Diagram) :


NE555 IC के ब्लॉक डायग्राम (चित्र 9.1) का ध्यान से अध्ययन करें। इसके मुख्य भाग हैं—



चित्र 9.1—555 IC

- (1) दो तुलनाकारी (comparator) या ऑपरेशनल प्रवर्धक
  - (2) एक RS फ़िलप फ्लाप
  - (3) एक अनावेशन (discharge) ट्रांजिस्टर
- ऑपरेशनल प्रवर्धक—इसके दो इनपुट होते हैं। जिस इनपुट पर +ve चिह्न लगा है, वह नॉन इनवर्टिंग इनपुट है। जिस टर्मिनल पर -ve चिह्न लगा है वह इनवर्टिंग टर्मिनल है (चित्र 9.2)।

यदि नॉन इनवर्टिंग (+) टर्मिनल पर इनवर्टिंग टर्मिनल से अधिक इनपुट है, तो धनात्मक (या उच्च) वोल्टेज आउटपुट पर प्राप्त होगी।



चित्र 9.2—ऑप-एम्प का संकेत

यदि इसके विपरीत, इनवर्टिंग टर्मिनल की बोल्टेज नॉन इनवर्टिंग टर्मिनल से अधिक है तो खण्डाल्सक या निम्न बोल्टेज आउटपुट पर प्राप्त होगा।

**R-S फ्लिप-फ्लाप—**यह एक बिट की मर्मेंटी (memory) होती है जिसके आउटपुट  $Q$  पर 1 या 0 स्टोर कर सकते हैं (चित्र 9.3) देखें।

यदि 1 इनपुट उच्च (High) होता है तो  $R$  इनपुट निम्न (low) होता है तो फ्लिप-फ्लाप सेट (set) हो जाती है।

$$\text{अधिकत} \quad Q = 1, \bar{Q} = 0$$

यदि  $R$  इनपुट उच्च होता है तथा 0 इनपुट निम्न होता है तो फ्लिप-फ्लाप रीसेट (reset) हो जाती है।

$$\text{अधिकत} \quad Q = 0, \bar{Q} = 1$$

यदि  $R$  इनपुट उच्च होता है तो ट्रांजिस्टर संतुल श्केच में आ जाता है। एक संतुल ट्रांजिस्टर की कलेक्टर-एमीटर बोल्टेज लागा गूच्छ होती है, क्योंकि एमीटर को 'पूर्णमानित (grounded)' कर दिया गया है; इसलिये कलेक्टर बोल्टेज भी शून्य हो जाती है। इस स्थिति में कलेक्टर सर्किट में यदि कोई संधारित लागा हो तो उसे डिस्चार्ज पथ (discharge path) द्वारा जायेगा तथा वह अनावेशित (discharge) होने लगता है।

यदि  $V_i$  निम्न (low) हो तो ट्रांजिस्टर कट-ऑफ थ्रेश में रहेगा तथा उसमें धारा प्रवाहित नहीं होगी। इसलिये यदि कलेक्टर परिपथ में कोई संधारित हो तो वह चार्ज (charge) हो जायेगा।

**बोल्टेज विभाजक परिपथ** (Voltage divider circuit)—इस परिपथ में प्रवाहित होने वाली धारा,

$$I = \frac{V_{CC}}{R + R + R} = \frac{V_{CC}}{3R}$$

$$V_2 = R \times I = \frac{V_{CC}}{3R} \times R = \frac{V_{CC}}{3}$$

$$V_1 = 2R \times I = \frac{2V_{CC}}{3}$$

**IC-555 8-Pin DIP का विवरण—**

**पिन-1 (Ground)**—यह पिन IC को दी जाने वाली सभी बोल्टेज के लिये रेफरेन्स (reference) टर्मिनल है।

**पिन-2 (Trigger)**—यह एक इनपुट पिन है तथा इस पिन पर दी गई बोल्टेज आउटपुट की स्टेट (state) को नियन्त्रित करती है। कम्पोटर 2 के नीन्हें इनवर्टिंग टर्मिनल पर पोर्टेशल डिवाइडर परिपथ के कारण नियन्त्र

बोल्टेज  $+ \frac{V_{CC}}{3}$  स्थापित हो जाती है। अतः, यदि पिन 2 पर बोल्टेज  $+ \frac{V_{CC}}{3}$  से कम हो जायेगा तो कम्पोटर की आउटपुट high हो जायेगा जिससे RS फ्लिप-फ्लाप reset हो जायेगा।

**पिन-3 (Output)**—इस पिन पर आई० सी० की आउटपुट प्राप्त होती है।

**पिन-4 (Reset)**—यह पिन आई० सी० में फ्लिप-फ्लाप के प्रचालन को पुषः सेट (reset) करने के लिये प्रयोग की जाती है।

**पिन-5 (Control voltage)**—इस पिन पर बाह्य बोल्टेज लगाकर आउटपुट पल्स की चौड़ाई नियन्त्रित की जाती है।

पिन-6 ('Threshold voltage')—यह भी एक इनपुट पिन है। इस पर बोल्टेज प्रुक्ष करने से बाह्य रूप से संयोजित कैमेसिटर ( $0.01 \mu\text{F}$ ) का बोल्टेज परिवर्तित होता है। इसके द्वारा भी आउटपुट की स्टेट नियन्त्रित की जाती है। यदि इस पिन पर कन्डेन्स बोल्टेज IC की नियन्त्रित ब्रेसोल्ड बोल्टेज ( $V_{Threshold}$ )  $\frac{2}{3}V_{CC}$  के तुल्य या अधिक हो तब कम्पोटर 1 का आउटपुट high हो जायेगा, जिससे RS फ्लिप-फ्लाप set हो जायेगी।

पिन-7 (Discharge)—इस पिन पर बोल्टेज भ्रुक्ष कर बाहर लागाये गये कैमेसिटर ( $C_T$ ) को अनावेशित किया जाता है।

**पिन-8 (Supply)**—इस पिन पर IC को नियन्त्रित बोल्टेज  $V_{CC}$  (5 V से 15 V तक) दी जाती है।

"Figure 9.1 is a simplified block diagram of the NE555 timer, an 8-pin IC timer introduced by Signetics Corporation. Notice that the upper comparator has threshold input (pin 6) and a control input (pin 5). In most applications, the control input is not used, so that the control voltage, equals  $+2V_{CC}/3$ . As before, whenever the threshold voltage exceeds the control voltage, the high output from the comparator will set the flip-flop.

The collector of the discharge transistor goes to pin 7. When this pin is connected to an external timing capacitor, a high  $Q$  output from the flip-flop will saturate the transistor and discharge the capacitor. When  $Q$  is low, the transistor opens and the capacitor can charge as previously described.

The complementary signal out of the flip-flop goes to pin 3, the output. When the external reset (pin 4) is grounded, it inhibits the device (prevents it from working). This on/off feature is sometimes useful. In most applications, however, the external reset is not used, and pin 4 is tied directly to the supply voltage.

Notice the lower comparator. Its inverting input is called the trigger (pin 2). Because of the voltage divider, the noninverting input has a fixed voltage of  $+V_{CC}/3$ . When the trigger input voltage is slightly less than  $+V_{CC}/3$ , the op-amp output goes high and resets the flip-flop.

Finally, pin 1 is the chip ground, while pin 8 is the supply pin. The 555 timer can work with any supply voltage between 4.5 and 16 V."

### ४९२. मोनोस्टेबल मल्टीवाइब्रेटर (Monostable Multivibrator) :

इसमें एक स्थाई अवस्था तथा

एक अस्थाई अवस्था होती है।

सामान्यतः यह अपनी स्थाई अवस्था में

रहता है। पल्स देने पर यह अस्थाई

अवस्था में चला जाता है तथा कुछ

समय पश्चात् स्थायी ही अपनी स्थाई

अवस्था में वापस आ जाता है। यह

समस कर्किट के R तथा C बटकों के


मान पर निर्भर करता है।

**555 IC का मोनोस्टेबल मल्टीवाइब्रेटर के रूप में प्रयोग (Use of IC 555 as Monostable Multivibrator) — ५५५ IC का**

मोनोस्टेबल आपेक्षण चित्र १६ में प्रदर्शित किया गया है।

**चित्र १६—मोनोस्टेबल मल्टीवाइब्रेटर (पिन क्रमांकण)**

द्वितीय पल्स न देने पर—मोनोस्टेबल मल्टीवाइब्रेटर को प्रचालित करने के लिये बाहर से द्वितीय पल्स देना आवश्यक होता है। जब तक पल्स नहीं दी जाती, तब तक फ्लाप फ्लाप सेट होता है अर्थात्  $Q = 1$  रहता है तथा  $\bar{Q} = 0$  रहता है (चित्र १७ (a))। क्योंकि हम आउटपुट  $\bar{Q}$  से तो है इसलिये निम्न (low) आउटपुट प्राप्त होती है। यह इस मल्टीवाइब्रेटर की स्थाई अवस्था है तथा जब तक पल्स नहीं दी जायेगी तब तक यह मल्टीवाइब्रेटर इसी अवस्था में रहता है।



- संक्षिप्त में कह सकते हैं कि स्थाई अवस्था में निम्न स्थिति रहती है—
- (1)  $Q = 1$  (2)  $\bar{Q} = 0$
  - (3) आउटपुट = 0 (4) दौर्जिस्टर संतुल शेत्र में
  - (5) संधारित अनावेशित अवस्था में
- II. द्वितीय पल्स देने पर—यदि ५५५ IC के द्वितीय पिन (पिन नं २) पर एक ऐसी क्रणात्मक परिपथ को ध्यान से देखने के बाद पता चलता है कि निचले कम्पोरेटर की + गर्मिनल (अर्थात् नॉन इनवर्टिंग टर्मिनल पर) निम्न विभाजक (potential divider) सर्विट की वजह से  $\frac{V_{CC}}{3}$  वोल्टेज उत्पन्न होती है।**
- इसके  $-ve$  टर्मिनल (इनवर्टिंग टर्मिनल) से द्वितीय पिन जुड़ी हुई है। यदि  $\frac{V_{CC}}{3}$  से कम मान वोल्टेज का मान  $-ve$  टर्मिनल की तुलना में अधिक हो जायेगा तथा इस कम्पोरेटर के आउटपुट पर उच्च आउटपुट प्राप्त होता है। इस टर्मिनल पर फ्लाप फ्लाप के R इनपुट से जुड़ा हुआ है। इसलिये, फ्लाप फ्लाप गेसेट (Reset) हो जायेगी। इस प्रकार  $Q = 0$  तथा  $\bar{Q} = 1$  हो जायेगा।  $\bar{Q}$  के १ होने के कारण उच्च आउटपुट प्राप्त होने लगेगी।
- फ्लाप फ्लाप का  $Q$  आउटपुट दौर्जिस्टर के बैस से जुड़ा है।  $Q = 0$  होने की वजह से बैस वोल्टेज का मान निम्न हो जायेगा। इससे दौर्जिस्टर कट आॅफ शेत्र में चला जायेगा तथा संधारित वोल्टेज का बाहर चार्ज होने लगता है (चित्र १७(b))। संक्षिप्त में हम कह सकते हैं कि पल्स देने पर निम्न स्थिति उत्पन्न हो जाती है—
- (1)  $Q = 0$  (2)  $\bar{Q} = 1$
  - (3) आउटपुट = १ (3) आउटपुट = ०
  - (4) दौर्जिस्टर कट आॅफ शेत्र में
  - (5) संधारित आवेशित हो जाता है।

- III. पल्स देने के कुछ समय पश्चात्—अब ऊपर वाले कम्पोरेटर को ध्यान से देखें। इसके इनवर्टिंग (-) टर्मिनल पर वोल्टेज का मान  $\frac{2V_{CC}}{3}$  है तथा इसके नॉन इनवर्टिंग (+) टर्मिनल पर संधारित की वोल्टेज प्राप्त हो रही है। संधारित के आवेशित होने के कारण उसकी वोल्टेज का मान समय के साथ बढ़ रहा है। जैसे ही यह मान  $\frac{2V_{CC}}{3}$  से अधिक होगा, कम्पोरेटर की आउटपुट उच्च हो जायेगी। इस कम्पोरेटर के आउटपुट के डॉफ्फट से जुड़े होने के कारण फ्लाप फ्लाप सेट हो जायेगा। इस कम्पोरेटर के आउटपुट के ३ इनपुट से जुड़े होने के कारण आउटपुट निम्न (low) हो जायेगी।  $Q = 1$  होने के कारण दौर्जिस्टर किसे संतुल शेत्र में पहुँच जायेगा। संक्षिप्त में—**

(a) ५५५ आउटपुट का मोनोस्टेबल के रूप में प्रयोग (b) Trigger, threshold तथा आउटपुट तांग

चित्र १७

फ्लाप फ्लाप का  $Q$  आउटपुट दौर्जिस्टर के बैस से जुड़ा हुआ है। स्थाई अवस्था में  $Q$  उच्च (high) होता है। इससे दौर्जिस्टर के बैस पर उच्च वोल्टेज प्राप्त होती है तथा दौर्जिस्टर संतुल शेत्र में पहुँच जाता है। इसलिये संधारित अनावेशित (Discharge) अवस्था में रहता है।

$$\text{ट्रांजिस्टर} = \text{संतुत शीब्र में} \\ \text{संधारित} = \text{अनावेशित}$$

मल्टीवाइब्रेटर की आउटपुट से प्राप्त पल्स (अर्थात् जितने समय आउटपुट उच्च रहती है) का समय,

$$T = RC \log_e 3 = 1.1RC$$

$R$  तथा  $C$  के मान परिवर्तित करके पल्स समय को बढ़ाया या घटाया जा सकता है। नोट करें कि पिन 5 (कन्डोल) को संधारित के माध्यम से पूँ-समर्कित किया गया है। इससे कन्डोल वोल्टेज की शौर (noise) को फ़िल्टर (filter) किया जाता है।

पिन 4 रिसेट पिन है। इसको 'पूँ-समर्कित करने से' 555 टाइमर काय करना बद्द कर देता है। इसी कारण इसे सामान्यतः सालाह वोल्टेज से जोड़ देते हैं।

इस प्रकार हम देखते हैं कि मानोस्टेल मल्टीवाइब्रेटर एक ऐसी पल्स उत्पन्न करने में सक्षम है जिसकी चौड़ाई को  $R$  तथा  $C$  के मान द्वारा कन्डोल कर सकते हैं।

"When the trigger input is slightly less than  $+V_{CC}/3$ , the lower comparator has a high output and resets the flip-flop. This cuts off the transistor, allowing the capacitor to charge. When the capacitor voltage is slightly greater than  $+2V_{CC}/3$ , the upper comparator has a high output, which sets the flip-flop. As soon as  $Q$  goes high, it turns on the transistor; this quickly discharges the capacitor."


Figure 9.7 (b) shows typical waveforms. The trigger input is a narrow pulse with a quiescent value of  $+V_{CC}$ . The pulse must drop below  $+V_{CC}/3$  to reset the flip-flop and allow the capacitor to charge. When the threshold voltage slightly exceeds  $+2V_{CC}/3$ , the flip-flop sets; this saturates the transistor and discharges the capacitor. As a result, we get one rectangular output pulse. The capacitor  $C$  has to charge through resistance  $R$ . The larger the  $RC$  time constant, the longer it takes for the capacitor voltage to reach  $+2V_{CC}/3$ . In other words, the  $RC$  time constant controls the width of the output pulse."

### § 9.3. एस्टेबल मल्टीवाइब्रेटर या आयताकार तरंग जनरेटर (Astable Multivibrator or Rectangular Waveform Generator) :

इस परिपथ में दो अस्थाई अवस्थाएँ होती हैं तथा यह स्थायी ही अपनी दोनों अस्थाई अवस्थाओं में बाइब्रेट करता है।

अर्थात् इसकी अवस्थायें बिना दिग्गज पल्स दिये ही कुछ निश्चित समय बाद स्थायं बदलती रहती हैं। यह निश्चित समय  $R$  तथा  $C$  के मान पर निर्भर करता है।

555 IC एस्टेबल मल्टीवाइब्रेटर के लिए (Use of 555 IC as astable multivibrator) — इसका परिपथ चित्र 9.8 में दिखाया गया है।



चित्र 9.9—एस्टेबल मल्टीवाइब्रेटर (सम्पूर्ण चित्र)


(a)

(b)

यदि  $Q$  का मान निन्म है ( $Q = 0$ )—चित्र 9.9 (a) का चालन से अध्ययन करें।  $Q$  का मान निन्म होने पर ट्रांजिस्टर की बेस वोल्टेज निन्म होती है। इससे ट्रांजिस्टर कट आफ शीब्र में होता। संधारित  $C$ , प्रतिरोध  $R_A$  तथा  $R_B$  के माध्यम से चार्ज होने लगता है (चित्र 9.9 (b))। संधारित की पिन 6 (Threshold voltage) से जोड़ गया है। यह पिन अपर वाले कम्प्रेटर के + टर्मिनल से जुड़ी है। इस कम्प्रेटर के इनवर्टिंग (-) टर्मिनल पर वोल्टेज का मान  $\frac{2V_{CC}}{3}$  है।

निन्म होने पर ट्रांजिस्टर की बेस वोल्टेज निन्म होती है। इससे ट्रांजिस्टर कट आफ शीब्र में होता। संधारित  $C$ , प्रतिरोध  $R_A$  तथा  $R_B$  के माध्यम से चार्ज होने लगता है (चित्र 9.9 (b))। संधारित की पिन 6 (Threshold voltage) से जोड़ गया है। यह पिन अपर वाले कम्प्रेटर के + टर्मिनल से जुड़ी है। इस कम्प्रेटर के इनवर्टिंग (-) टर्मिनल पर वोल्टेज का मान  $\frac{2V_{CC}}{3}$  है।

निन्म होने पर ट्रांजिस्टर की बेस वोल्टेज निन्म होती है। इससे ट्रांजिस्टर कट आफ शीब्र में होता। संधारित  $C$ , प्रतिरोध  $R_A$  तथा  $R_B$  के माध्यम से चार्ज होने लगता है (चित्र 9.9 (b))। संधारित की पिन 6 (Threshold voltage) से जोड़ गया है। यह पिन अपर वाले कम्प्रेटर के + टर्मिनल से जुड़ी है। इस कम्प्रेटर के इनवर्टिंग (-) टर्मिनल पर वोल्टेज का मान  $\frac{2V_{CC}}{3}$  है।



चित्र 9.8—एस्टेबल मल्टीवाइब्रेटर (पिन क्रमांकन)

जैसे ही संधारित वोल्टेज का मान  $\frac{2V_{CC}}{3}$  से अधिक होता, वैसे ही कम्प्रेटर का आउटपुट उच्च (high) आउटपुट दे देता है। यह आउटपुट फ़िल्प पल्स से सेट हो जायेगा अर्थात्  $Q = 1$  हो जायेगा। इस प्रकार  $Q$  का मान उच्च हो जायेगा। चार्जिंग समय नियतांक  $= (R_A + R_B) C$  के पी उच्च वोल्टेज मिलने लगता है। इस प्रकार ट्रांजिस्टर संतुत शीब्र में पहुँच जायेगा। संधारित  $C$  प्रतिरोध  $R_B$  के माध्यम से अनावेशित होने लगता है तथा उसके फ़ॉस वोल्टेज का मान घटने लगता है।

निचले कम्प्रेटर का + टर्मिनल पर वोल्टेज का मान  $\frac{V_{CC}}{3}$  है। इसके -ve टर्मिनल (अर्थात् पिन 2) से संधारित की जोड़ गया है। संधारित के फ़ॉस वोल्टेज का मान जो कि संधारित के अनावेशित होने के कारण घट रहा है। संधारित के फ़ॉस वोल्टेज का मान घटने लगता है तथा उसके फ़ॉस वोल्टेज की जोड़ 2 में दिखाया गया है।

आउटपुट देकर फ्लाप स्वाप की रिसेट कर देगा। अर्थात्  $Q = 0$  तथा  $\bar{Q} = 1$  हो जायेगा। अर्थात्  $Q$  का मान निम्न हो जायेगा।

अनावेशन का समय नियतोंक  $= R_B C$

निष्कर्ष—इस प्रकार हम देखते हैं कि यदि  $Q$  का मान निम्न है तो कुछ समय बाद वह स्वयं उच्च हो जायेगा तथा फिर स्वयं निम्न हो जायेगा। इस प्रकार एस्टेबल मल्टीवाइब्रेटर के आउटपुट की अवस्था निश्चित समय बाद स्वयं बदलती होती है तथा आउटपुट पर एक आयातकार तरंग (rectangular wave) शास्त्र होती है।

क्षेत्रीक आवेशन समय (Charging time) का मान अनावेशन समय (discharging time) से अधिक होता है, इसलिये आउटपुट सममित (symmetrical) नहीं होती।

आउटपुट का समय काल (Time period)—

$$T = 0.693 (R_A + 2R_B) C$$

अर्थात्

$$f = \frac{1}{T} = \frac{1.44}{(R_A + 2R_B) C}$$

"When  $Q$  is low, the transistor is cut off and the capacitor is charging through a total resistance of  $R_A + R_B$ . Because of this, the charging time constant is  $(R_A + R_B) C$ . As the capacitor charges, the threshold voltage increases. Eventually, the threshold voltage exceeds  $+2V_{CC}/3$ ; then the upper comparator has a high output, and this sets the flip-flop. With  $Q$  high, the transistor saturates and grounds pin 7. Now the capacitor discharges through  $R_B$ . Therefore, the discharging time constant is  $R_B C$ . When the capacitor voltage drops slightly below  $+V_{CC}/3$ , the lower comparator has a high output, and this resets the flip-flop.

The timing capacitor has an exponentially rising and falling voltage. The output is a rectangular wave. Since the charging time constant is longer than the discharging time constant, the output is not symmetrical; the high output state lasts longer than the low output state."

### प्रश्नावली-9

- IC 555 का ब्लॉक डायग्राम बनायें तथा समझाइये।
- IC 555 को मोनोस्टेबल मल्टीवाइब्रेटर के रूप में प्रयोग करने हेतु परिपथ बनाकर उसकी कार्य-प्रणाली समझाइये।
- IC 555 को बाइस्टेबल मल्टीवाइब्रेटर के रूप में प्रयोग करने हेतु परिपथ बनाकर उसकी कार्य-प्रणाली समझाइये।
- पोर्सेबल मल्टीवाइब्रेटर द्वारा 10 ms की पल्स उत्पन्न करने हेतु परिपथ डिजाइन कीजिये।
- 555 राइमर का लाइट ऑरेख बनायें और उसका कार्य समझाइये। (UPBTE 99, 2001, 2002)
- स्वचित बहुक्रियत के लिये 555 काल नियमक का उत्पयोग समझाइये। (UPBTE 2004)
- IC टाइमर पर संक्षिप्त टिप्पणी लिखिये। (UPBTE 2005)
- IC 555 का पिन चित्र खीचिये तथा प्रत्येक पिन का उपयोग दर्शाइये। (UPBTE 2006)

## 10

### रेजुलेटेड पॉवर सप्लाई (REGULATED POWER SUPPLY)

#### § 10.1. परिचय (Introduction) :

सामान्यतः इलैक्ट्रोनिक परिपथों को डी० सी० पॉवर की आवश्यकता होती है। इलैक्ट्रोनिक परिपथों में लो ट्रांजिस्टरों की डी० सी० बायसिंग आवश्यक होती है। इसके लिये a.c. को ऐक्टीफायर फिल्टर सिस्टम द्वारा d.c. में कानूनी किया जाता है। यह सिस्टम d.c. पॉवर सप्लाई कहलाता है।

इस प्रकार के ऐक्टीफायर-फिल्टर सिस्टम द्वारा उत्पन्न डी० सी० का मान mains वोल्टेज या लोड के मान में बेंज होने से बेंज हो जाता है। किन्तु कई इलैक्ट्रोनिक अनुप्रयोगों में यह आवश्यक होता है कि a.c. mains या लोड में परिवर्तन होने पर भी d.c. वोल्टेज नियत रहे। इन स्थितियों में d.c. पॉवर सप्लाई के साथ वोल्टेज एग्जेटेप युक्तियाँ लाइ जाती हैं जिससे डी० सी० नियत हो जाती है। ऐसे सिस्टम को रेजुलेटेड डी० सी० पॉवर सप्लाई कहा जाता है।


"In general, electronic circuits require a source of d.c. power. For example, the emitter and collector bias in a transistor must be direct current. Batteries are rarely used for the purpose as they are costly and require frequent replacement. In practice, d.c. power for electronic circuits is most conveniently obtained from commercial a.c. lines by using rectifier-filter system, called a d.c. power supply. The rectifier-filter combination constitutes an ordinary d.c. power supply. The d.c. voltage from an ordinary power supply remains constant so long as a.c. mains voltage or load is unaltered. However, in many electronic applications, it is desired that d.c. voltage should remain constant irrespective of changes in a.c. mains or load. Under such situations, voltage regulating devices are used with ordinary power supply. This constitutes regulated d.c. power supply and keeps the d.c. voltage at fairly constant value."

#### § 10.2. रेजुलेटेड पॉवर सप्लाई (Regulated Power Supply) :

पॉवर सलाई वह युक्ति है जिसके द्वारा ए० सी० इनपुट वोल्टेज से आउटपुट डी० सी० बोल्टेज या लोड में variations होने पर भी नियत रहती है।

"A d.c. regulated power supply which maintains the output voltage constant irrespective of a.c. mains fluctuations or load variations is known as regulated d.c. power supply."

रेजुलेटेड डी० सी० पॉवर सलाई वह होती है जिसका टार्मिनल वोल्टेज लागाना नियत रहता है, चाहे उससे कितनी भी धारा ली जाती हो। रेजुलेटेड डी० सी० पॉवर सप्लाई का ब्लॉक डायग्राम चित्र 10.1 में दिया गया है।



रैग्युलेटेड डी० सी० सप्लाई के मुख्य घटक निम्न हैं—

1. ट्रांसफॉर्मर—यह इनपुट पर सी० को देस्प डाउन करता है यह सप्लाई लाइन से विद्युत रोपण (isolation) भी प्रदान करता है।
2. दिल्लकारी—यह ए० सी० को डी० सी० में परिवर्तित करता है।
3. फ़िल्टर—दिल्लकारी से प्राप्त डी० सी० में स्पृन्दन (रिपिल) होते हैं, जो फ़िल्टर परिपथ द्वारा दूर कर दिये जाते हैं।
4. रैग्युलेटर—यह अनियन्त्रित डी० सी० को नियन्त्रित डी० सी० में परिवर्तित करता है।

### § 10.3. रैग्युलेटेड और अनरैग्युलेटेड पॉवर सप्लाई में अन्तर (Difference Between Regulated and Unregulated Power Supply):

अनरैग्युलेटेड (Unregulated) पॉवर सप्लाई	रैग्युलेटेड पॉवर सप्लाई
1. अनरैग्युलेटेड (unregulated) पॉवर सप्लाई का d.c. टर्मिनल वोल्टेज उसके साथ जुड़े लोड के मान पर नियंत्रित (change) करने पर डी० सी० टर्मिनल वोल्टेज उसके साथ जुड़े लोड के मान पर नियंत्रित हो जाता है।	1. रैग्युलेटेड पॉवर सप्लाई का डी० सी० टर्मिनल वोल्टेज उसके साथ जुड़े लोड के मान पर नियंत्रित हो जाता है। लोड के मान को परिवर्तित (change) करने पर भी, डी० सी० टर्मिनल वोल्टेज उसके साथ जुड़े लोड के मान पर नियंत्रित हो जाता है।
2. ए० सी० इनपुट के परिवर्तित होने पर अनरैग्युलेटेड (unregulated) पॉवर सप्लाई का डी० सी० आउटपुट वोल्टेज परिवर्तित हो जाता है।	2. रैग्युलेटेड पॉवर सप्लाई का डी० सी० टर्मिनल वोल्टेज ए० सी० इनपुट के परिवर्तित होने पर भी परिवर्तित नहीं होता।
3. ताप बदलने पर आउटपुट वोल्टेज परिवर्तित हो जाती है।	3. आउटपुट वोल्टेज पर ताप का प्रभाव नहीं पड़ता।

### § 10.4. बोल्टेज रैग्युलेशन (Voltage Regulation):

विभिन्न पॉवर सप्लाई की तुलना उनके बोल्टेज रैग्युलेशन से की जाती है सामान्यतः दो प्रकार के बोल्टेज रैग्युलेशन परिभाषित किये गये हैं—

- (i) लोड रैग्युलेशन (Load regulation)—पॉवर सप्लाई के आउटपुट टर्मिनलों पर प्राप्त डी० सी० बोल्टेज लोड धारा पर नियंत्रित होती है। लोड प्रतिरोध के बढ़ने पर लोड धारा बढ़ती है, जिससे पॉवर सप्लाई में अधिक ऊपर होता है अतः आउटपुट डी० सी० बोल्टेज का मान कम हो जाता है। लोड प्रतिरोध के बढ़ने पर उत्तम प्राप्त धारा होता है।

लोड धारा को शून्य धारा (no load) से पूर्ण धारा (full load) पर परिवर्तित करने पर रैग्युलेटेड आउटपुट वोल्टेज दूसरे शब्दों में, लोड धारा को शून्य से अधिकतम रेटेड मान पर करने पर रैग्युलेटेड आउटपुट वोल्टेज के मान में आये परिवर्तन को लोड रैग्युलेशन कहते हैं।

एक अच्छी पॉवर सप्लाई में फुल लोड बोल्टेज का मान जो लोड बोल्टेज से केवल slightly less होता है, अर्थात् लोड रैग्युलेशन O को approach करता है।

प्रतिशत लोड रैग्युलेशन (percentage load regulation)—लोड रैग्युलेशन को शून्य लोड बोल्टेज ( $V_{NL}$ ) से भाग देकर प्रतिशत लोड रैग्युलेशन याप्त किया जा सकता है।

$$\% \text{ भार रैग्युलेशन (load regulation)} = \frac{V_{NL} - V_{FL}}{V_{NL}} \times 100 \%$$

लाइन रैग्युलेशन (Line regulation)—लाइन बोल्टेज की एक नियंत्रित रेज़ में रैग्युलेटेड आउटपुट बोल्टेज में आये परिवर्तन को लाइन रैग्युलेशन या स्रोत (source) रैग्युलेशन कहते हैं।

आहरण : यदि लाइन बोल्टेज का मान  $230 \pm 10\%$  है तो इसका अर्थ है कि लाइन बोल्टेज 207 V से 253 लोड बोल्टेज का डी० सी० टर्मिनल पर परिवर्तित हो सकती है। यदि लाइन बोल्टेज के 253 V से 207 V पर परिवर्तित (change) होने पर आउटपुट बोल्टेज 10.1 V से 9.8 V हो जाती है तो लाइन रैग्युलेशन (line regulation)—

$$\text{लाइन रैग्युलेशन} = 10.1 \text{ V} - 9.8 \text{ V} = 0.3 \text{ V}$$

"The d.c. voltage available across the output terminals of a given power supply depends upon load current. If the load current  $I_{dc}$  is increased by decreasing  $R_L$ , there is greater voltage drop in the power supply and hence smaller d.c. output voltage will be available. Reverse will happen if the load current decreases. The variation of output voltage w.r.t. the amount of load current drawn from the power supply is known as voltage regulation."

विचार प्रश्न : एक आर्द्ध पॉवर सप्लाई का बोल्टेज रैग्युलेशन कितना होगा?

### § 10.5. ज़ीनर डायोड का प्रयोग काले रैग्युलेटर परिपथ प्राप्त करना (To Obtain Regulator Circuit with the Help of Zener Diode):

किसी सामान्य डायोड के फ्लोस विवर्स बोल्टेज को बढ़ाने पर उसमें बैकडाउन हो जाता है।

जो डायोड बैकडाउन शीन में कार्य करने के लिये विशेष तौर पर डिजाइन किये जाते हैं, उन्हें ज़ीनर डायोड कहते हैं।

एक सामान्य डायोड कभी बैकडाउन शीन में कार्य नहीं करता किंतु एक ज़ीनर डायोड उससे अच्छा कार्य बैकडाउन शीन में ही करता है। इस प्रकार बोल्टेज नियमन में प्रयोग किया जाने वाले सभी

जीनर डायोड रेगुलेटर (Zener diode regulator) —

प्रचलन—इस परिपथ में जीनर डायोड अपने ब्रेकडाउन थ्रेव में प्रचलित होगा तथा उसके ज्ञास वोल्टेज उसके ब्रेकडाउन वोल्टेज  $V_Z$  के बराबर होगा। इस प्रकार आउटपुट वोल्टेज नियत रहेगी। यदि इनपुट वोल्टेज (Input voltage) का मान बदलता है तो भी आउटपुट वोल्टेज पर कोई प्रभाव नहीं होता और आउटपुट वोल्टेज नियत हो जाता है। यदि इनपुट वोल्टेज पर कोई प्रभाव नहीं होता तो भी आउटपुट वोल्टेज नियत हो जाता है।

$$\text{चित्र (10.3) से } V_O = V_Z$$

चूंकि  $V_Z$  नियत है अतः  $V_O$  भी नियत होगा।

चूंकि  $V_Z$  नियत है इसलिये  $V_O$  भी नियत होगा।

$$V_O = I_L R_L.$$

चूंकि  $V_O = V_Z$ , इसलिये  $V_Z$  के नियत रहने के कारण  $V_O$  भी नियत रहेगा।

यदि लोड प्रतिरोध  $R_L$  को कम कर दिया जाये तो लोड धारा  $I_L$  बढ़ जायेगी।

चूंकि  $I_Z = I_i - I_L$ , इसलिये जीनर धारा कम हो जायेगी।

यदि लोड प्रतिरोध  $R_L$  को बढ़ा दिया जाये तो लोड धारा कम हो जायेगी तथा इससे जीनर धारा बढ़ जायेगी।

इस प्रकार हम देखते हैं कि इनपुट वोल्टेज या लोड प्रतिरोध के बदलने पर जीनर धारा का ही, तथा जीनर धारा भी परिवर्तित हो जाती है पर आउटपुट वोल्टेज परिवर्तित नहीं होती।

**उदाहरण :** यदि  $V_Z = 10 \text{ V}$ ,  $V_i = 15 \text{ V}$ ,  $R_S = 1 \text{ k}\Omega$

$$\text{तो } I_S = \frac{V_i - V_Z}{R_S} = \frac{15 - 10}{1 \text{ k}\Omega} = 5 \text{ mA}$$

यदि

$$R_L = 5 \text{ k}\Omega$$

$$I_L = \frac{V_O}{R_L} = \frac{V_Z}{R_L} = \frac{10}{5} = 2 \text{ mA}$$

अतः

$$I_Z = I_i - I_L = 3 \text{ mA}$$

यदि

$$R_L = 10 \text{ k}\Omega$$

$$I_L = \frac{10}{10} = 1 \text{ mA}$$

परिपथ में जीनर डायोड एक प्रकार से ग्राइंड की हड्डी होता है, तथा लोड प्रतिरोध या लाइन वोल्टेज का मान परिवर्तित (change) होने पर भी रमिन्टल वोल्टेज का मान स्थिर (fix) कर देता है।

चित्र (10.2) से पता चलता है कि ब्रेकडाउन थ्रेव में आजाने के पश्चात डायोड के ज्ञास वोल्टेज नियत हो जाता है। डायोड की डोपिंग में परिवर्तन करके ब्रेकडाउन वोल्टेज का मान 2 V से 200 V तक परिवर्तित किया जा सकता है।

जीनर डायोड रेगुलेटर (Zener diode regulator) —

प्रचलन—इस परिपथ में जीनर डायोड अपने ब्रेकडाउन थ्रेव में प्रचलित होगा तथा उसके ज्ञास वोल्टेज उसके ब्रेकडाउन वोल्टेज  $V_Z$  के बराबर होगा। इस प्रकार आउटपुट वोल्टेज नियत रहेगी। यदि इनपुट वोल्टेज (Input voltage) का मान बदलता है तो भी आउटपुट वोल्टेज पर कोई प्रभाव नहीं होता तथा आउटपुट वोल्टेज नियत हो जाता है।

$$\text{अतः: } I_L = 5 - 1 = 4 \text{ mA}$$

$$V_O = V_Z = 10 \text{ V पर स्थिर होगी।}$$

(ii) यदि इनपुट वोल्टेज के मान में परिवर्तन हो जाये—इनपुट वोल्टेज के मान में परिवर्तन को मान जीनर वोल्टेज  $V_Z$  पर स्थिर रहेगा। श्रेणी धारा (series current)  $I_S$  का मान बदलेगा तथा इससे जीनर धारा  $I_Z$  का मान बदल जायेगा।

$$\text{माना } V_Z = 10 \text{ V} \quad R_L = 10 \text{ k}\Omega \quad R_S = 1 \text{ k}\Omega$$

$$I_L = \frac{V_O}{R_L} = \frac{V_Z}{R_L} = \frac{10}{10 \text{ k}\Omega} = 1 \text{ mA}$$

$$\text{यदि इनपुट वोल्टेज (input voltage) } V_i = 15 \text{ V}$$

$$\text{तो } I_S = \frac{V_i - V_Z}{R} = \frac{15 - 10}{1} = 5 \text{ mA}$$

$$I_L = 5 \text{ mA} - 1 \text{ mA} = 4 \text{ mA}$$

यदि इनपुट वोल्टेज (input voltage) चढ़कर 20 V हो जाये तो

$$\text{तो } I_S = \frac{20 - 10}{1} = 10 \text{ mA}$$

$$I_L = 10 \text{ mA} - 1 \text{ mA} = 9 \text{ mA}$$

इस प्रकार हम देखते हैं कि इनपुट वोल्टेज या लोड प्रतिरोध के बदलने पर जीनर धारा का मान समर्जित (adjust) हो जाता है, पर जीनर वोल्टेज नियत (zener voltage constant) होने के कारण आउटपुट वोल्टेज नियत (output voltage constant) रहता है।

**अध्यात्म प्रश्न :** चित्र 10.3 में इनपुट व आउटपुट के मध्य ग्राफ बनाइये (a) यदि परिपथ में जीनर डायोड न लगा हो (b) यदि परिपथ में  $V_Z = 15 \text{ V}$  का जीनर डायोड लगा हो।

**§ 10.6. श्रेणी नियमक (Series Regulator) :**

श्रेणी रेगुलेटर सर्किट का क्लाऊक डायमाम चित्र 10.4 में दिखाया गया है।

$$V_i (\text{Unregulated}) \xrightarrow{\text{Control element}} V_o (\text{Regulated})$$



चित्र 10.4—श्रेणी रेगुलेटर का क्लाऊक डायमाम


इसमें सैमप्लिंग परिपथ (sampling circuit), आउटपुट वोल्टेज को उत्तराकारी (comparator) को पुनः नियिष्ट (feedback) करता है। तुलनाकारी (comparator) का कार्य

इस पुनःनिवारण (feedback) की गई बोल्टेज को निर्दिष्ट बोल्टेज (reference voltage) से तुलना करते का होता है। नियन्त्रण अवयव (control element) यह निरिचत करता है कि इनपुट में से कितनी बोल्टेज आउटपुट को देनी है।

1. यदि आउटपुट बोल्टेज अपनी निश्चित बोल्टेज से बढ़ने लगती है तो तुलनाकारी सर्किट नियन्त्रण अवयव को आउटपुट कम करने का निर्देश देता है।
2. यदि आउटपुट बोल्टेज कम होने लगती है तो तुलनाकारी सर्किट नियन्त्रण अवयव को आउटपुट बोल्टेज करने का निर्देश देता है।

इस परिपथ में नियन्त्रण अवयव (control element) श्रेणीक्रम में लगा है, अतः इसे श्रेणी रेग्युलेटर (series regulator) कहते हैं।

श्रेणी रेग्युलेटर परिपथ (Series regulator circuit)—चित्र 10.5 में श्रेणी रेग्युलेटर का व्यवहारिक परिपथ दिखाया गया है। इसमें डायोडिस्टर  $Q_1$  सिरीज़ कन्ट्रोल अवयव (element)



चित्र 10.5—श्रेणी रेग्युलेटर परिपथ

तथा जीनर डायोड निर्दिष्ट बोल्टेज (reference voltage) प्रदान करता है। Loop 1 में किंचाँक बोल्टेज नियम लाने पर—

$$V_0 = V_Z - V_{BE}$$

$$V_0 = V_Z \quad (\because V_Z \gg V_{BE})$$

**प्रचलन—**इसके प्रचलन को हम निम्न प्रकार से समझा सकते हैं।

- समी० (i) से—  
या
- $$V_{BE} = V_0 - V_i \quad \dots \text{(ii)}$$

(i) यदि  $V_0$  का मान घटा है तो  $V_{BE}$  का मान बढ़ने लगता है [समी०क्षण (ii) के द्वारा]। इससे  $Q_1$  अधिक चालन करता है तथा आउटपुट बोल्टेज बढ़ जाती है तथा अपने नियंत्रण मान पर आ जाती है।

(ii) यदि आउटपुट बोल्टेज बढ़ने लगता है तो बेस एमीटर बोल्टेज  $V_{BE}$  के कम होने के कारण  $Q_1$  का चालन कम हो जाता है तथा आउटपुट धारा कम हो जाती है जिससे आउटपुट बोल्टेज वापस अपने नियंत्रण मान पर आ जाती है।


अतः हम देखते हैं कि आउटपुट बोल्टेज का मान  $V_Z$  पर स्थिर रहता है। यदि इनपुट mains में या लोड में variations होते हैं, तो भी फौडबैक के कारण आउटपुट स्थिर रहती है।

- (ii) If the output voltage increases, the decreased base-emitter voltage causes transistor  $Q_1$  to conduct less, thereby reducing the output voltage. Consequently, the output voltage is maintained at a constant level.

"Fig. 10.5 shows a simple series voltage regulator using a transistor and zener diode. The circuit is called a series voltage regulator because the load current passes through the series transistor  $Q_1$ . The unregulated d.c. supply is fed to the input terminals and the regulated output is obtained across the load. The zener diode provides the reference voltage.

**Operation.** The base voltage of transistor  $Q_1$  is held to relatively constant used, the base voltage of  $Q_1$  will remain approximately 10 V.

- (i) If the output voltage decreases, the increased base-emitter voltage causes transistor  $Q_1$  to conduct more, thereby raising the output voltage. As a result, the output voltage is maintained at a constant level.




चित्र 10.6—op-amp श्रेणी रेग्युलेटर

**आउटपुट बोल्टेज,**  
या

$$V_{BE} = V_Z - V_0 \quad \dots \text{(ii)}$$


यदि  $V_0$  का मान घटा है तो  $V_{BE}$  का मान बढ़ने लगता है [समी०क्षण (ii) के द्वारा]। इससे  $Q_1$  अधिक चालन करता है तथा आउटपुट बोल्टेज बढ़ जाती है तथा अपने नियंत्रण मान पर आ जाती है।

यदि आउटपुट बोल्टेज बढ़ने लगता है तो बेस एमीटर बोल्टेज  $V_{BE}$  के कम होने के कारण  $Q_1$  का चालन कम हो जाता है तथा आउटपुट धारा कम हो जाती है जिससे आउटपुट बोल्टेज वापस अपने नियंत्रण मान पर आ जाती है। यदि इनपुट mains में या लोड में variations होते हैं, तो भी फौडबैक के कारण आउटपुट स्थिर रहती है।



चित्र 10.7—क्रांत लिमिटिंग बोल्टेज रेगुलेटर

**फोल्डबैक लिमिटिंग (Foldback Limiting)**—चित्र 10.8 में फोल्डबैक लिमिटिंग प्रदर्शित है। यह आउटपुट धारा व आउटपुट बोल्टेज के मान को सीमित करती है तथा लोड को over current से बचाती है व रेगुलेटर को भी protect करती है।




चित्र 10.8—फोल्डबैक लिमिटिंग ब्रेंगी रेगुलेटर परिपथ

फोल्डबैक लिमिटिंग बोल्टेज डिवाइडर  $R_4$  व  $R_5$  द्वारा प्रदान की जाती है। यह डिवाइडर परिषेध  $Q_1$  की एपीटर बोल्टेज को sense करता है। यदि  $I_L$  का मान अधिकतम मान तक बढ़ जाता है, तो  $R_{ex}$  पर बोल्ड झाप बढ़ने से  $Q_2$  ON हो जाता है तथा current limiting प्रदान करता है। यदि लोड प्रतिरोध की कम कर दिया जाये, तो  $Q_2$  की ON करने वाली बोल्टेज कम हो जाती है जिससे  $V_L$  के कम होने से  $I_L$  भी कम हो जाती है, इस action को foldback limiting जाता है। जब लोड प्रतिरोध का मान अपनी रेटेड value पर वापस पहुँच जाता है, तो परिपथ पुनः बोल्डेज रेगुलेशन प्राप्त कर देता है।

### § 10.6. शंट नियन्त्रण (Shunt Regulation) :

शंट रेगुलेटर परिपथों में धारा को लोड से शंट करके नियन्त्रण प्राप्त किया जाता है। इसका क्लॉक डायग्राम चित्र (10.9) में दिखाया गया है।




चित्र 10.9—शंट रेगुलेटर का क्लॉक डायग्राम

यदि इनपुट बोल्टेज अनरेगुलेटेड (input unregulated) हो, तो आउटपुट बोल्टेज को रेगुलेट के लिये धारा का कुछ धारा नियंत्रक अवयव (control element) द्वारा विनियंत्रित होने लगती है तो सैम्पलिंग (sampling) परिषेध द्वारा तुलनाकारी (comparator) को प्रूफ-सिविए सिग्नल (feedback signal) दिया जाता है। इसके प्रस्तुत तुलनाकारी नियंत्रक अवयव क्षेत्र (control element) को नियंत्रण सिग्नल (control signal) प्रदान करता है तथा इससे नियंत्रक अवयव (control element) द्वारा शंट (shunt) की जाने वाली धारा को परिवर्तित करके आउटपुट बोल्टेज को नियंत्रित करता है।

- (1) यदि आउटपुट बोल्टेज बढ़ने लगती है तो कम्पोरेटर सर्किट कंट्रोल एलेमेंट को अधिक धारा शंट करने का निर्देश देता है जिससे आउटपुट धारा कम हो जाती है तथा आउटपुट बोल्टेज अपने नियंत्रण मान पर वापस आ जाती है।
- (2) यदि आउटपुट बोल्टेज घटने लगती है तो कम्पोरेटर सर्किट कंट्रोल एलेमेंट को कम धारा शंट करने का निर्देश देता है जिससे आउटपुट धारा बढ़ जाती है तथा आउटपुट बोल्टेज अपने नियंत्रण मान पर वापस आ जाती है।

**ट्रांजिस्टर शंट रेगुलेटर (Transistor shunt regulator)**—चित्र 10.10 में ट्रांजिस्टर शंट रेगुलेटर दिखाया गया है। इसमें कंट्रोल अवयव (ट्रांजिस्टर  $Q_1$ ) समानान्तर में लगा है इसलिये इसे शंट रेगुलेटर कहते हैं। जीनर डायोड निर्दिष्ट बोल्टेज (reference voltage) प्रदान करता है।



चित्र 10.10—ट्रांजिस्टर शंट रेगुलेटर

चित्र (10.10) में किरचोक वोल्टेज नियम लगाने पर—

$$V_0 = V_Z + V_{BE}$$

... (i)

$V_{BE}$  का मान  $V_Z$  की तुलना में नाम्य माने पर  $V_0 = V_Z$

$V_Z$  के नियम होने के कारण  $V_0$  भी नियम होगा। अतः यह वोल्टेज रेजिस्टर को आई० सी० चिप प्रबलन—इसके प्रबलन को नियम प्रकार से समझा सकते हैं—

समीकरण (i) से,

$$V_0 = V_Z + V_{BE}$$

या


$$V_{BE} = V_0 - V_Z$$

... (ii)

1. यदि आउटपुट का मान घटने लगता है तो समीकरण (ii) द्वारा  $V_{BE}$  का मान घटने लगता है जिससे  $Q_1$  का चालन कम हो जाता है तथा बहुत कम धारा शॉट (current shunt) करने लगता है। इससे आउटपुट धारा के मान में घटने होती है तथा आउटपुट वोल्टेज अपने नियम मान पर चालत आ जाती है।

2. यदि आउटपुट का मान बढ़ने लगता है तो समीकरण (ii) द्वारा  $V_{BE}$  भी बढ़ जाती है तथा  $Q_1$  का चालन बढ़ जाता है तथा वह अधिक धारा शॉट करते लगता है। इससे आउटपुट धारा में कमी जा जाती है तथा आउटपुट वोल्टेज कम होकर अपने नियम मान पर चालत आ जाती है।

ऑपरेशनल प्रबलन शॉट वोल्टेज रेजिस्टर (Operational amplifier shunt voltage regulator)—चित्र 10.11 में ऑपरेशनल प्रबलन का प्रयोग करके शॉट रेजिस्टर दिखाया गया है।



चित्र 10.11—Op-amp शॉट रेजिस्टर

यानि प्रकार आउटपुट को एक नियन्त्रित

"A shunt voltage regulator provides regulation by shunting current away from the load to regulate the output voltage. The voltage drop across series resistance depends upon the current supplied to the load  $R_L$ . The output voltage is equal to the sum of zener voltage ( $V_Z$ ) and transistor base-emitter voltage ( $V_{BE}$ )."


If the load resistance decrease, the current through base of transistor decreases. As a result, less collector current is shunted. Therefore, the load current becomes larger, thereby maintaining the regulated voltage across the load. Reverse happens should the load resistance increase."

### § 10.7. आई० सी० वोल्टेज रेजिस्टर (I.C. Voltage Regulator):

1960 के पश्चात आई० सी० (I.C.) निर्माताओं ने वोल्टेज रेजिस्टर को आई० सी० चिप (I.C. chip) पर बनाया ग्राम्य किया। अबकल उपलब्ध आई० सी० वोल्टेज रेजिस्टर (I.C. voltage regulators) में केवल तीन फिल होती है। एक अनरेजिस्टर इनपुट (unregulated input) के लिये, एक रेजिस्टर आउटपुट (regulated output) के लिये तथा एक ग्राम्यकरण (ground) के लिये। यह आई० सी० रेजिस्टर (I.C. Regulator) 100 mA से कई प्रभावकरण (popular) होते जा रहे हैं। यह सत्ते तथा प्रयोग में आसान होने के कारण अधिक व्यावहारिक होते जा रहे हैं। दो वाइसास संशालित के बलावा इन रेजिस्टरों में कोई बाहरी अवधारणा नहीं होती है।

इस प्रकार के रेजिस्टर में एक नियन्त्रित शॉट, तुलनाकारी, कट्टोत प्लीमैट अवधारणा भार सुखा सभी एक आई० सी० चिप (I.C. chip) में बना होता है। यह आई० सी० एक नियम धात्तात्र वोल्टेज या एक नियम रेजिस्टर वोल्टेज प्रदान कर सकते हैं। परिवर्तनीय वोल्टेज प्रदान करने वाले I.C. भी बाजार में उपलब्ध हैं।

तीन टर्मिनल वाले I.C. रेजिस्टर—जैसा कि बताया जा रुका है कि वोल्टेज रेजिस्टर I.C. में तीन टर्मिनल होते हैं। इस रेजिस्टर को लोड से चित्र 10.12 के अनुसार जोड़ा जाता है। एक टर्मिनल पर अनियन्त्रित डी० सी० प्रयुक्त (apply) की जाती है तथा दूसरे टर्मिनल पर रेजिस्टर डी० सी० प्राप्त की जाती है। तीसरे टर्मिनल को पूर्णसंकेत कर दिया जाता है।




चित्र 10.12—तीन टर्मिनल वाला IC रेजिस्टर

नियम धात्तात्र वोल्टेज रेजिस्टर (Fixed positive voltage regulator)—नियम धात्तात्र वोल्टेज रेजिस्टर 78XX श्रेणी से प्राप्त किये जा सकते हैं। यह रेजिस्टर 5 वोल्ट से 24 V तक रेजिस्टर वोल्टेज प्रदान करते हैं। XX द्वारा आउटपुट वोल्टेज बात की जा सकती है, जैसे 7805 का अर्थ है कि आउटपुट 5 V प्राप्त होगा। इसी प्रकार 7812 से 12 वोल्ट आउटपुट प्राप्त होगा। धात्तात्र रेजिस्टरों की तालिका 10.1 में दर्शाया गई है।

इस तालिका से पता चलता है कि नियम आउटपुट (fix output) प्राप्त करने के लिये चूनतम शॉट वोल्टेज, आउटपुट वोल्टेज से अधिक होती है। जैसे 7805 से +5 V रेजिस्टर आउटपुट धारा करने के लिये इनपुट पर कम से कम 7.3 V दर्ता आवश्यक है। चित्र 10.13 देखें।

परिवर्ती वोल्टेज रेग्युलेटर (Variable voltage regulator)—इन रेग्युलेटरों द्वारा हम नियन्त्रित आडिट्युट वोल्टेज को अपनी इच्छुक्षुराकिसी मान पर सेट (set) कर सकते हैं। उदाहरणतः LM 317 (चित्र 10.14) I.C. को 1.2 V से 37 V तक, किसी भी मान की नियन्त्रित आडिट्युट वोल्टेज प्राप्त करने के लिये सेट (set) किया जा सकता है। इसके लिये परिपथ चित्र 10.14 में दिखाया गया है।

I.C. Number	Output Voltage (V)	Minimum $V_i$ (V)
7805	+ 5	7.3
7806	+ 6	8.3
7808	+ 8	10.5
7810	+ 10	12.5
7812	+ 12	14.6
7815	+ 15	17.7
7818	+ 18	21.0
7824	+ 24	27.1



चित्र 10.13—IC वोल्टेज रेग्युलेटर

नियन्त्रित क्रान्तिक वोल्टेज रेग्युलेटर (Fixed negative voltage regulator)—79XX आई.सी. श्रेणी (I.C. series) क्रान्तिक वोल्टेज रेग्युलेटर की श्रिरेज है। 78 श्रिरेज से समान ही क्रान्तिक रेग्युलेटर (negative regulator) भी एक नियन्त्रित वोल्टेज (fix voltage), आडिट्युट पर तभी प्रदान कर पाते हैं जब उनके इनपुट पर च्यूनूतम इनपुट वोल्टेज लगा हो। उदाहरणतः 7905 I.C. के आडिट्युट पर -5 V तभी प्राप्त हो सकती जब उसके इनपुट पर कम से कम -7.3 V प्रदान (apply) की जाये।

79 की सिरिज की तालिका आगे पृष्ठ पर दर्शायी गई है (तालिका 10.2)।

LM 317 के लिये  
यदि  $R_2 = 10 \text{ k}\Omega$  तथा

$$R_1 = 1 \text{ k}\Omega$$

$$V_0 = 1.25 \left(1 + \frac{R_2}{R_1}\right) = 13.75 \text{ V}$$

### § 10.8. 723 IC रेग्युलेटर (723 IC Regulators) :

अब तक आपने जो रेग्युलेटर पढ़े, वह लीनियर रेग्युलेटर की श्रेणी में आते हैं, अर्थात् इनके एक्स्ट्रा element की प्रतिबाधा को continuously vary करके लोड को आवश्यक धारा सप्लाई की जाती है। इसके विपरीत ट्रांजिस्टर रेग्युलेटर periodic pulses के रूप में लोड को धारा प्रदान करता है। मोटोरोला (Motorola) का IC MC1723 एक general purpose regulator है, जो कई प्रकार से प्रयोग किया जा सकता है जैसे fixed वाजिचित्र आडिट्युट वोल्टेज रेग्युलेटर, परिवर्ती रेग्युलेटर अथवा रिवर्चिंग रेग्युलेटर। हालांकि इसके 150 mA लोड धारा प्रदान करने हेतु डिजाइन किया गया है, परन्तु इस बाही pass transistors की सहायता से इसकी धारा श्रमिता को कई amperes तक बढ़ाया जा सकता है।


### § 10.9. स्विच्ड मोड पॉवर सप्लाई (Switched Mode Power Supply or SMPS) :

लीनियर वोल्टेज रेग्युलेटर की कमियों को दूर करने हेतु आधुनिक डिजिटल उपकरणों (जैसे ट्रोलीफोन एक्सचेंज, PCs, रोबोटिक्स इत्यादि) में switch mode power supply को use किया

I.C. Number	Output Voltage (V)	Minimum $V_i$ (V)
7905	-5	-7.3
7906	-6	-8.4
7908	-8	-10.5
7909	-9	-11.5
7912	-12	-14.6
7915	-15	-17.7
7918	-18	-20.8
7924	-24	-27.1

जाता है। इन सिस्टमों को compact, light weight व highly energy efficient समाइ ही जावस्थकता होती है, जो कि SMPS द्वारा पूर्ण की जाती है।

SMPS का लार्क डायमान चित्र 10.15 में प्रदर्शित है। इसमें 50 Hz इनपुट लाइन बोल्टेज को रैकटोफाई तथा फिल्टर किया जाता है। इस फिल्टर की गणे डॉ. सी. बोल्टेज को उच्च आवृत्ति पर chopper switch द्वारा chop किया जाता है। इस chopped voltage को ट्रांसफॉर्मर की primary पर apply किया जाता है तथा आवस्थक स्तर पर step down किया जाता है। ट्रांसफॉर्मर की बोल्टेज को पुः. रैकटोफाई व फिल्टर करके आवस्थक डॉ. सी. बोल्टेज प्राप्त की जाती है।




चित्र 10.15-SMPS का लार्क डायमान

आबटपुट बोल्टेज को एक कन्ट्रोल परिपथ द्वारा sense किया जाता है। इसपर परिपथ को correction signal प्रदान करता है जिससे स्विच का ON/OFF रद्दम vary होता है तथा आबटपुट में यदि कोई बोल्ट होती है, तो वह compensate हो जाती है। SMPS में पौंपर स्विचिंग युक्त switched mode में operate होती है। दूसरे शब्दों में, इसको कट-ऑफ तथा संतुष्ट बोल्ट में प्रचलित किया जाता है। अतः यह लौनियर स्टार्ट से अधिक efficient होती है।

#### संख्यात्मक प्रश्न (Numerical Questions)

प्रैरो: इन प्रश्नों को लूँ करते समय निम्न बातों का ध्यान रखें—

- ध्यान रखें कि यदि ज़ीनर डायोड पर लागे बोल्टी विकर्स बोल्टेज  $V$  का मान उसके ज़ीनर बोल्टेज  $V_Z$  से अधिक है, तो ज़ीनर डायोड ऑन होगा अर्थात् उस पर बोल्टेज का मान  $V_Z$  रहेगा। यदि उसकी विकर्स बोल्टेज  $V$  का मान  $V_Z$  से कम है तो डायोड अँग अथवा बुला परिपथ रहेगा।
- बैच के लिए ज़ीनर डायोड बैकडायन बोल्टेज का मान उसके विकर्स बोल्टेज का मान उसकी बैकडायन बोल्टेज से अधिक है या नहीं। इसके लिये ज़ीनर डायोड को परिपथ से बाह्य कर (अर्थात् open circuit करके) उस open circuit के एकोस बोल्टेज की गणना करें (चित्र 10.16)।




चित्र 10.16

बोल्टेज डिवाइडर नियम के अनुसार—

$$V = V_L = \frac{R_L}{R_S + R_L} V_i$$

यदि  $V \geq V_Z$ , तो डायोड बैकडायन बोल्ट में होगा तथा उस पर बोल्टेज  $V_Z$  नियत रहेगा और यदि  $V < V_Z$  तो डायोड बांक रहेगा।

प्रश्न 1: चित्र 10.17 में प्रदर्शित परिपथ में  $I_L$ ,  $I_Z$ ,  $I_S$  तथा  $V_o$  का मान ज्ञात करें।



चित्र 10.17

लूँ: बैच के किंडि डायोड बैकडायन बोल्ट में हो या नहीं (चित्र 10.18)?

$$V = \frac{1.5}{1 + 1.5} \times 20 = \frac{1.5}{2.5} \times 20 = 12 \text{ V}$$

अतः

$$V_Z = 10 \text{ V}$$

(प्रश्न के अनुसार)

बैच  $V > V_Z$ , अतः डायोड बैकडायन बोल्ट में है।

अतः

$$V_0 = V_Z = 10 \text{ V}.$$

$$I_R = \frac{V_2}{R_L} = \frac{10 \text{ V}}{1.5 \text{ k}\Omega = 6.66 \text{ mA}$$

$$I_S = \frac{V_1 - V_2}{R_L} = \frac{(20 - 10) \text{ V}}{1 \text{ k}\Omega} = \frac{10 \text{ V}}{1 \text{ k}\Omega}$$

$$I_Z = I_S - I_R = (10 - 6.66) \text{ mA}$$

$$= 3.34 \text{ mA}$$

प्रश्न 2: चित्र 10.19 में प्रदर्शित परिपथ में  $I_L$ ,  $I_Z$ ,  $I_S$  तथा  $V_o$  के मान ज्ञात कीजिये।

लूँ: बैच के किंडि डायोड बैकडायन बोल्ट में हो या नहीं। ज़ीनर डायोड को बुला परिपथ करने पर बुला परिपथ के एकोस बोल्टेज—

$$V = \frac{1}{1 + 1.5} \times 20 = 8 \text{ V}$$

चित्र 10.19

तथा

त्वंक  $V < V_Z$ , ज्ञायोड ऑफ होगा, तथा खुला परिपथ होगा (चित्र 10.20)अतः,  $V_0 = V = 8 \text{ V}$ 

$$I_L = \frac{V_0}{R_L} = \frac{8 \text{ V}}{1 \text{ k}\Omega}$$

$$= 8 \text{ mA}$$

$$I_Z = 0 \text{ mA}$$

(ज्ञानर डायोड ऑफ है)


$$I_S = I_L - I_Z = 8 \text{ mA}$$

प्रश्न 3 : चित्र 10.21 में प्रदर्शित परिपथ में  $I_L$ ,  $I_Z$ ,  $I_S$  तथा  $V_0$  का मान ज्ञात करें।

हल : चैक करें कि ज्ञानर डायोड बैकल्डाइन थेर्म में है या नहीं। ज्ञानर डायोड को खुला परिपथ करने पर खुला परिपथ के फ्लोस वोल्टेज

$$V = \frac{1 \text{ k}\Omega}{1 \text{ k}\Omega + 0.4 \text{ k}\Omega} \times 10 \text{ V}$$

$$= 8.1 \text{ V}$$

चूंकि  $V > V_Z$  ज्ञानर डायोड बैकल्डाइन

चित्र 10.20

अवस्था में होगा।

अतः,

$$\text{लोड धारा} \quad I_L = \frac{V_0}{R_L} = \frac{6 \text{ V}}{1 \text{ k}\Omega} = 6 \text{ mA}$$

ज्ञानर प्रतिरोध धारा

$$I_S = \frac{V_i - V_0}{R_S}$$

$$= \frac{(10 - 6) \text{ V}}{0.4 \text{ k}\Omega} = 10 \text{ mA}$$

ज्ञानर धारा

$$I_Z = I_S - I_L = 10 - 6 = 4 \text{ mA}$$

**नोट:** श्रेणी प्रतिरोध के न्यूनतम मान की गणना करना (Calculation of Minimum Series Resistance Required) :

समीकरण 5.22 के अनुसार—  $V_0 = V_i - I_S R_S$ समीकरण 5.21 के अनुसार—  $I_S = I_Z + I_L$ 

समीकरण 5.22 में समीकरण 5.21 का मान रखने पर

$$V_0 = V_i - (I_Z + I_L) R_S$$

अतः

$$R_S = \frac{V_i - V_0}{I_Z + I_L}$$

ज्ञानर डायोड का मान अधिकतम ( $I_{Z\max}$ ) तब होगा, जब लोड धारा  $I_L$  शून्य होगी। अतः, श्रेणी प्रतिरोध का न्यूनतम मान—

$$R_S = \frac{V_i - V_0}{I_{Z\max}} \quad \dots(5.24)$$

प्रश्न 4 : एक 20 V, 500 mW ज्ञानर डायोड को 20 V की regulated power supply द्वारा लेते प्रयोग किया जाना है।

- (i) यदि इन्यूट वोल्टेज 30 V है तो श्रेणी प्रतिरोध  $R_S$  का मान ज्ञात कीजिये।  
(ii) यदि 1 kΩ का लोड प्रतिरोध लगाया जाते हों तो ज्ञानर धारा कितनी होगी।

हल : प्रश्न के अनुसार—

$$\text{ज्ञानर वोल्टेज} \quad V_Z = 20 \text{ V}$$

अधिकतम पावर रेटिंग

$$P_{Z\max} = 500 \text{ mW}$$

अधिकतम धारा रेटिंग

$$I_{Z\max} = \frac{P_{Z\max}}{V_Z} = \frac{500 \text{ mW}}{20 \text{ V}} = 25 \text{ mA}$$

श्रेणी प्रतिरोध

$$R_S = \frac{V_i - V_0}{I_{Z\max}}$$

$$V_i = 30 \text{ V}$$

$$V_0 = V_Z = 20 \text{ V}$$

$$R_S = \frac{(30 - 20) \text{ V}}{25 \text{ mA}} = 0.4 \text{ k}\Omega$$


$$R_L = 1 \text{ k}\Omega$$

$$I_L = \frac{V_0}{R_L} = \frac{20 \text{ V}}{1 \text{ k}\Omega} = 20 \text{ mA}$$

$$I_S = \frac{V_i - V_0}{R_S} = \frac{(30 - 20) \text{ V}}{0.4 \text{ k}\Omega} = 25 \text{ mA}$$

$$I_Z = I_S - I_L$$

$$= 25 - 20 = 5 \text{ mA}$$

प्रश्न 5 : दिये गये परिपथ (चित्र 10.22) में  $R$  का सुरक्षित मान निकालिये।

हल :

$$P_{Z\max} = 1 \text{ W}$$

$$V_Z = 10 \text{ V}$$

$$I_{Z\max} = \frac{1 \text{ W}}{10 \text{ V}} = 0.1 \text{ A}$$


अतः

श्रेणी प्रतिरोध का मान

$$R_S = \frac{V_i - V_0}{I_{Z\max}}$$

$$= \frac{(15 - 10) \text{ V}}{(0.1) \text{ A}} = 50 \Omega$$

प्रश्न 6 : चित्र 10.23 में प्रदर्शित रेगुलेटर परिपथ में आउटपुट बोल्टेज व जीनर धारा का मान ज्ञात करें (माना  $R_L = 2 \text{ k}\Omega$ ) ।



चित्र 10.23

$$V_o = V_Z - V_{BE}$$

$$= 12 - 0.7 = 11.3 \text{ V}$$

$$I_R = \frac{(20 - 12) \text{ V}}{220 \Omega} = 36.4 \text{ mA}$$

यदि  $R_L = 2 \text{ k}\Omega$ 

$$I_L = \frac{V_o}{R_L} = \frac{11.3 \text{ V}}{2 \text{ k}\Omega} = 5.65 \text{ mA}$$

$$I_B = \frac{I_C}{\beta} = \frac{I_L}{\beta} = \frac{5.65 \text{ mA}}{50} = 113 \mu\text{A}$$


$$I_Z = I_R - I_B = 36.4 \text{ mA} - 113 \mu\text{A}$$

$$\approx 36.3 \text{ mA}$$

प्रश्न 7 : चित्र 10.24 में प्रदर्शित रेगुलेटर परिपथ में लोड बोल्टेज व लोड धारा का मान ज्ञात करें।  
हल : लोड बोल्टेज

$$V_L = 8.2 \text{ V} + 0.7 \text{ V} = 8.9 \text{ V}$$


$$I_L = \frac{V_L}{R_L} = \frac{8.9 \text{ V}}{100 \Omega} = 89 \text{ mA}$$



चित्र 10.24

## प्रश्नावली-10

1. रेगुलेशन का अर्थ स्पष्ट कीजिये।
2. जीनर डायोड रेगुलेटर की कार्यप्रणाली समझाइये।
3. सिरीज रेगुलेटर परिपथ का विस्तृत विवरण दीजिये।
4. शट रेगुलेटर को विस्तारपूर्वक समझाइये।
5. तीन ट्रांजिस्टर बातों वोल्टेज रेगुलेटर पर टिप्पणी लिखिये।
6. SMPS पर टिप्पणी लिखिये।
7. नियमन से क्या तात्पर्य है? नियमक परिपथ का लॉक डायग्राम खोजिये। (UPBTE 2000)
8. नियमन (regulation) क्या है? जीनर डायोड (Zener diode) का उपयोग किये हुये एक मूलभूत नियमक परिपथ (basic regulator circuit) को समझाइये। (UPBTE 2002, 03)
9. सिरीज रेगुलेटर पर टिप्पणी लिखिये।
10. नियमन क्या है? जीनर डायोड नियमक का कार्य समझाइये। (UPBTE 2004)
11. शट नियमक पर टिप्पणी लिखिये। (UPBTE 2005)
12. श्रेणी क्रम एवं समानांतर क्रम नियमक परिपथ के कार्य संपत्ति की तुलना कीजिये। (UPBTE 2006)
13. चित्र 10.25 में रेगुलेटर आउटपुट बोल्टेज का मान ज्ञात करें।



चित्र 10.25

# 11

## माइक्रोइलेक्ट्रॉनिक्स से परिचय (INTRODUCTION OF MICROELECTRONICS)

### § 11.1. परिचय (Introduction) :

आपने ईंटीग्रेटेड सर्किट (integrated circuit) या IC तो अवश्य देखे होंगे। चित्र 11.1 में एक IC प्रदर्शित किया गया है। विभिन्न इलेक्ट्रॉनिक परिपथों में यही IC प्रयुक्त होते हैं।

जा सकता है? यह किस प्रकार सम्भव होता है? क्या आप जानते हैं, कि इन IC में सेकड़ों इलेक्ट्रॉनिक घटकों को निर्माण एक छोटी-सी अद्वितीयक की परत पर किया जैसे—दो, तेसीकाँड़, कम्प्यूटर इत्यादि में आप इन IC को देख सकते हैं। क्या आप जानते हैं, कि इन IC में सेकड़ों इलेक्ट्रॉनिक घटकों को निर्माण एक छोटी-सी अद्वितीयक की परत पर किया जा सकता है? यह किस प्रकार सम्भव होता है? क्या आप जानते हैं, कि इन IC के निर्माण इतनी जटिल व महंगी शक्तियाओं द्वारा होने के बावजूद यह इतने सस्ते क्षमता होते हैं? इन सभी इन सभी प्रणों के उत्तर आपको इस अध्याय को ध्यानपूर्वक पढ़ने के पश्चात मिल जायें। आपको आपसे ऐसा अनुरोध है कि इस पाठ को पढ़ने से पूर्व आपकी हलेक्ट्रॉनिक्स लैब में उपलब्ध विभिन्न IC को देखें उनके पिन नम्बर जात करने की विधि समझें व उनके प्रयोग की संक्षिप्त जानकारी भी लेने का प्रयास करें।



चित्र 11.1-IC

### § 11.2. आधुनिक इलेक्ट्रॉनिक्स में IC का महत्व (Importance of ICs in Modern Electronics) :

"एक इंटीग्रेटेड सर्किट पर सम्पूर्ण इलेक्ट्रॉनिक परिपथ होता है जिसमें सर्किट एवं नियंत्रण घटकों (active and passive components) को एक ही सिलिकॉन क्रिस्टल की चिप (single silicon crystal chip) पर बनाया जाता है।"

"An integrated circuit (IC) is an electronic circuit in which all the active and passive components are fabricated on a single crystal chip."

आधुनिक इलेक्ट्रॉनिक्स में IC के निम्न लाभ हैं—

- I.C. मस्ते होते हैं (Low cost)—IC को बनाने में बैच प्रोसेसिंग (batch processing) का प्रयोग किया जाता है अर्थात् एक ही प्रकार की IC भारी संख्या (लाखों) में एक साथ बनाये जाते हैं। इससे लाभ यह होता है कि महंगी उपकरणों व महंगी नियंत्रणों के प्रयोग के बावजूद प्रति IC मूल्य बहुत कम रहता है।
- छोटा आकार (Small size)—यदि हम इलेक्ट्रॉनिक परिपथ बनाने हेतु इलेक्ट्रॉनिक घटकों को पृष्ठक-पृष्ठक लेकर सॉल्फरिंग द्वारा जोड़े तो सर्किट का आकार बड़ा हो जाता है। लिन्ज IC टेक्नोलॉजी की सहायता से बहुत बड़े परिपथों को भी छोटी-सी सिलिकॉन चिप पर बनाना सम्भव हो गया है।

### § 11.3. IC के प्रकार (Types of IC) :

IC का वार्गीकरण कई प्रकार से किया जा सकता है—

(a) IC को बनाने में प्रयोग में लाई गई विधियों के आधार पर (Based on methods of fabrication)—

- पोलोलिथिक IC (Monolithic IC)—Monolithic शब्द ग्रीक भाषा से लिया गया है, Mono का अर्थ है एक तथा lithic का अर्थ है stone (पत्तर)। यहाँ पर monolithic से अभिप्राय यह है कि monolithic IC में केवल एक सिलिकॉन चा वेफर (wafer) अर्थात् पतली पर लेकर उत्पाद पूरा परिपथ निर्मित किया जाता है।

(i) थिन फिल्म IC (Thin film IC)—इसमें बहुत ही पतला सब्स्ट्रेट लेकर ( $\mu\text{m}$ ) =  $0.001$  इंच) उस पर प्रतिरोधक व संचारित हेतु उत्पादन परामर्श की सतह बनाई जाती है। इसमें द्रोजिस्टर नहीं बनाये जाते, अतः इसका उपयोग बहुत कम किया जाता है।

(ii) थिक फिल्म IC (Thick film IC)—यह भी थिन फिल्म IC की भाँति बनाये जाते हैं किन्तु फिल्म (film) की मोटाई थिन फिल्म की अपेक्षा अधिक होती है। इसका उपयोग भी बहुत कम किया जाता है।

(iii) हाइब्रिड IC (Hybrid IC)—हाइब्रिड अर्थात् मिला जुला) इसमें मोनोलिथिक व पिन फिल्म प्रणालियों का सम्मिश्रण होता है।

- बार्चीय IC (Linear IC)—इनका आडटप्ट इनके इनपुट के समनुपाती (proportional) होता है। इनपुट वोल्टेज का स्तर (input voltage level) परिवर्तन होने पर

\* 1 mil =  $25 \mu\text{m} = 25 \times 10^{-6} \text{ m.}$

- उच्च लिख्ससमीक्षा (High reliability)—वैकिक IC में सभी घटक एक साथ बनाये जाते हैं तथा सोल्वरिंग (joins) नहीं होते, अतः इन परिपथों की विश्वसनीयता बहुत उच्च होती है।
- बेहतर निष्ठादात (Improved performance)—IC टेक्नोलॉजी में लगातार सुधार तथा नयी नियंत्रणों को खोले जाने से IC के निष्ठादात (performance) में सुधार होता रहता है।
- कम विद्युत ऊर्जा का लाभ (Less power consumption)—पुराने कम्प्यूटरों के बड़े पैरासिटिक घारिता (parasitic capacitance) भी कम होती है। अतः इनमें कम ऊर्जा लाभ होती है।
- उच्च स्पीड (High speed)—IC के छोटे आकार व कम पैरासिटिक घारिता के कारण सिस्टम की स्पीड में काफी सुधार आया है।
- अधिक ताप प्राप्ति पर कानून कानून करने की शक्ति (Better temperature range)
- सुविधाजनक प्रतिस्थापन (Convenient replacement)
- घटकों की सही मैचिंग (Better matching of components)

आउटपुट वोल्टेज का स्तर (output voltage level) भी उसी के अनुसार (proportionally) परिवर्तित हो जाता है।

ऐडियो IC के मुख्य अनुप्रयोग निम्न हैं—

- (i) आडियो आवृत्ति न रेडियो आवृत्ति प्रबंधकों में।
- (ii) डी० सी० प्रबंधकों में।
- (iii) वीडियो प्रबंधकों में।
- (iv) मॉडेलेटर में।
- (v) बोल्टेज रेग्लेटरों में।
- (vi) ऐडियो या डिजिटल IC (Non linear or digital IC)—डिजिटल IC में इन्हट तथा आउटपुट के केवल दो अवस्थाएँ होती हैं—High तथा low

इनके मुख्य अनुप्रयोग निम्न हैं—

- (i) लॉजिक परिपथ
- (ii) कम्प्यूटर
- (iii) मेमोरी
- (iv) कैलकुलेटर इत्यादि।

*There are several ways of categorizing ICs as their use and method of fabrication. The most common categories based on fabrication are (i) Monolithic (ii) Hybrid ICs. The categories of ICs based on application are (i) Analog ICs and (ii) Digital ICs.*

**Analog Circuits :** Integrated circuits which are included entirely in a single chip of semi conductor (usually Si) are called monolithic circuit. The word monolithic literally means "one stone" and implies that the entire circuit is contained in a single piece of semiconductor.

**Hybrid Circuits :** Hybrid circuit may contain one or more monolithic circuits or individual transistors bonded to an insulating substrate with resistors, capacitors or other circuit elements with appropriate inter-connections. When resistors and capacitors are made external to the monolithic silicon chip, basically two types of technology are used, the passive elements are fabricated and interconnected by thick-film or thin-film process. The dividing line between thin and thick films is not precise. In thick-film type hybrid circuits, the resistors and interconnection patterns are 'printed' on a ceramic substrate. Thin film interconnection patterns and resistors can be deposited by vacuum evaporation technique on a glass or glazed ceramic substrate.

**Monolithic ICs** offer the advantage that all components are contained in a single rigid structure which can be batch fabricated, i.e., hundreds of identical circuits can be built simultaneously on a silicon wafer. On the other hand, hybrid circuits offer excellent isolation between components and allow the use of more precise resistors and capacitors. Further, hybrid circuit are often less expensive to build in small numbers.

**Analog IC :** An Analog IC is one which performs amplification or other essentially linear operations on signals. Hence it is also known as linear IC. An analog IC deals with continuously varying quantities such as temperature, pressure. Examples of analog circuits are simple amplifiers, operational amplifiers etc.

#### ADVANTAGES OF ICs OVER DISCRETE COMPONENTS

**Size and Weight :** IC technology offers reduction in size, i.e., miniaturization and weight of the circuit. This is obvious because a circuit made of large number of discrete components can be deposited on a chip which is housed in a package similar to that used for the encapsulation of discrete transistor. Thus, due to miniaturization many circuit functions can be packed into small space. This enables complex electronic equipments development. Such equipments can be suitably employed in many applications where weight and space are critical, such as aircraft or space vehicles and medical electronics.

**Increase of Reliability :** Unlike discrete component circuits where individual transistors and other components wired together or placed on a circuit board, IC allows many "extra" components to be included economically. This redundancy and "back up" circuitry can be included in the product, making it more reliable. Such extra addition of component does not raise greatly the cost of the product.

**Reduction in Circuit Cost :** Since hundreds of identical circuits can be built simultaneously on a single silicon wafer (batch fabrication), the circuit cost is reduced. The total cost, i.e., assembly plus component cost, decreases as the scale of integration increases. Although the processing steps for the wafer may be involved and expensive, the larger number of resulting circuits makes the ultimate cost of each fairly. Furthermore, the processing steps are essentially the same for a circuit containing 1000 transistors as for a simple 100 transistor circuit. This means that the number of components in each circuit is relatively unimportant in terms of the ultimate cost of the system.

**Reduction in Power Consumption :** It is sometimes difficult to fully appreciate the revolutionary changes that were made possible through the development of ICs. For example, the largest early computers occupied a volume of hundreds of cubic meters and required many kilowatts of electrical power and a sizable air-conditioning plant to allow this amount of energy to be dissipated without raising the room temperature to undesirable values. The same type of computer is obtained today in a desk size or even smaller. However this

Digital IC : Digital IC performs the circuit function by dealing with discrete quantities, i.e., integer or fractional numbers. In digital IC, information is represented by binary digits, bits. A bit may assume either one of two values : 0 or 1. It is based on a mathematical system that uses only two digits and is called a binary system.

Digital ICs involve logic and memory, for applications in computers, calculators, microprocessors and digital systems. By far the greatest volume of ICs has been in the digital field, since large numbers of such circuits are required. Since digital circuits generally require only "on-off" operation of transistors, the design requirements for digital ICs are often less stringent than for analog circuits.

drastic reduction in power consumption is not only due to IC technology but also due to on-off switching operation.

**Improvement in Speed**—The signal propagation time (propagation delay) is longer on connections made on printed circuit board than on connections inside the chip. Also, by making the physical size of the entire digital system small, the speed is improved.

#### § 11.4. ICs के फैब्रिकेशन के विभिन्न स्टेज (Different stages of Fabrication of ICs) :

मोनोलिथिक IC (monolithic IC) वह होता है जिसमें सभी सर्किट कमोनेट्स को एक सिलिकॉन वेफर (wafer) पर बनाया जाता है। इस वेफर को chip कहा जाता है। विभिन्न कमोनेट्स के मध्य इन्टरकनेक्शन metallization द्वारा किया जाता है। अतः इन परिपथों से individual components को separate नहीं किया जा सकता।

विभिन्न सिलिकॉन युक्तियों (डोयोड्स, ट्राजिस्टर, इंटीग्रेटेड परिपथ इत्यादि) फैब्रिकेट करने हेतु निम्न steps का प्रयोग किया जाता है—

(i) Diffusion (or Ion implantation)

(ii) Oxidation

(iii) Photolithography

(iv) Chemical vapour deposition (including epitaxy)

(v) Metallization

**डिफ्यूशन (Diffusion)**— $p-n$  जंक्शन बनाने हेतु डिफ्यूशन का प्रयोग किया जाता है। इसमें उच्च ताप पर सिलिकॉन में उपयुक्त dopant impurities diffuse करके उसे  $n$ -टाइप या  $p$ -टाइप बनाया जाता है। एक furnace में सिलिकॉन wafer पर अशुद्धि के atoms को introduce किया जाता है। यह अशुद्धियाँ silicon wafer में diffuse कर जाती हैं ज्योकि इनमें high से low concentration region की ओर बढ़ने की tendency होती है। diffusion उच्च ताप पर (900°C से 1100°C) किया जाता है।

**आयन इम्प्लानेशन (Ion Implantation)**—आयन इम्प्लानेशन तकनीक को डिफ्यूशन के निकल्य (alternative) के रूप में प्रयोग किया जा सकता है। इस तकनीक में एक अशुद्धि ions की beam को उच्च गति ऊर्जा देकर (accelerated to kinetic energy in the range of several tens of kilovolts) उसे सिलिकॉन की सतह पर direct किया जाता है। यह अशुद्धि atoms सिलिकॉन क्रिस्टल में enter होकर अपनी energy lattice को दे देते हैं तथा कुछ माझकोनीटर generate होकर rest अवस्था में आ जाते हैं।

**ऑक्सीडेशन (Oxidation)**—सिलिकॉन वेफर के सतह को oxidize करके उस पर सिलिकॉन डायोड्सिड ( $\text{SiO}_2$ ) पर जापने की प्रक्रिया oxidation कहलाती है। इस  $\text{SiO}_2$  परत के कई functions होते हैं।  $\text{SiO}_2$  पर IC तकनीक में अल्ट्रा महत्वपूर्ण है ज्योकि ऐसा कोई दूसरा अद्वालक पदार्थ नहीं है जिसकी oxide में  $\text{SiO}_2$  वाले सभी गुण विद्यमान हों। IC तकनीक में  $\text{SiO}_2$  के निम्न महत्व हैं—


- (i) यह diffusion mask का कार्य करती है जिससे wafer में window etch करके selective diffusion किया जा सकता है।

(ii) इसको surface passivation हेतु अर्थात् जंक्शन को moisture से बचाने हेतु प्रयोग किया जाता है।

(iii) MOS devices में यह GATE electrode का कार्य करती है। अतः इस अैक्साइड परत के कारण अब impurities सिलिकॉन में diffuse नहीं कर पाती। अतः  $p-n$  जंक्शन बनाने हेतु इस silicon वेफर की selected region से oxide को हटाकर वहाँ diffusion किया जाता है। अैक्साइड को selectively remove करने हेतु photolithography तकनीक का प्रयोग किया जाता है। जिन स्थानों से oxide हट जाती है, वहाँ windows बन जाती है। अतः वहाँ diffusion हो जाता है। फॉटोलिथोग्राफी प्रक्रिया वित 11.2 में प्रदर्शित है। सबसे पहले एक light sensitive liquid जिसको photoresist कहा जाता है,  $\text{SiO}_2$  पर दर apply किया जाता है तथा इसको oven में (80°C) रखा जाता है। अब इस पर अल्ट्रा वायलट कियें डाली जाती हैं। अतः wafer के वह हिस्से जहाँ photomask opaque नहीं है, UV किरणों से expose हो जाते हैं। इसके पश्चात इसको developer में डाला जाता है।

जिससे photomask pattern के समान pattern प्राप्त हो जाता है। इसके पश्चात etching प्रक्रिया द्वारा oxide हटाकर windows खोली जाती है।

**फाइन लाइन लिथोग्राफी (Fine line lithography)**—VLSI तकनीक में Si chip पर उच्च पैकिंग ईसिटी प्राप्त करने हेतु device की dimension कम करना आवश्यक है। फोटोलिथोग्राफी के स्थान पर कुछ अन्य तकनीकें जैसे electron-beam lithography, X-ray



Lithography इत्यादि द्वारा wafer के size को reduce किया जा सकता है। यह तकनीके fine line lithography कहलाती है।

**इचिंग (Etching)**—इचिंग प्रक्रिया वह होती है जिसकी सहायता से उन स्थानों पर से oxide remove (etched) की जाती है, जो स्थान lithographic patterns द्वारा masked नहीं होते।

**फ्रैकेशन में मुख्यतः reactive plasma etching** प्रक्रिया प्रयोग में लायी जाती है। **कैमिकल बेफर डिपोजिशन (Chemical vapour deposition)**—कैमिकल बेफर डिपोजिशन द्वारा heated substrate पर solid material deposit किया जाता है। इसमें substrate के ऊपर एक गैस प्रवाहित की जाती है। इस गैस के compounds के decomposition या chemical reaction द्वारा substrate पर solid material ज्ञा (deposit) हो जाता है। यदि deposited layer एक single crystal form में हो तो इसको epitaxy या epitaxial layer deposition कहा जाता है। उदाहरण्टः silicon की epitaxial growth हेतु त्रिलिंगन् टेक्स्ट्रोइड की सहायता से निम्न chemical reaction द्वारा silicon को grow कराया जा सकता है—



**मेटलाइजेशन (Metallization)**—मेटलाइजेशन प्रक्रिया द्वारा IC बट्टों को aluminium द्वारा interconnect किया जाता है। इस प्रौद्योगिकी में आवश्यकतानुसार कैनेक्शन बनाये जाते हैं।

"The monolithic IC is one in which all circuit components are fabricated into or top of a block of silicon which is referred to as chip. Interconnections between the components within the chip are made by means of metallization patterns, and the individual components are not separable from the circuit.

The processing steps used to fabricate various silicon devices, such as diodes, transistors, and integrated circuits are as follows :

- (i) Diffusion (and ion implantation)
- (ii) Oxidation
- (iii) Photolithography

#### (iv) Chemical vapour deposition (including epitaxy)

##### (v) Metallization

The fabrication of devices starts with single-crystal silicon wafers. Then the processes listed above can be used to produce discrete devices (i.e., individual diodes and transistors) and ICs. These devices of ICs will be in wafer form with tens, hundreds, or even thousands of discrete devices or ICs on the same silicon wafer. The wafer is then divided up to obtain the individual chips. These chips are then encapsulated or packaged, with a wide variety of packages and packaging methods being possible. The packaging and environmental effects, and

- provides easy access to the various parts of the chip by means of a lead or pin structure such that the device may be conveniently plugged into or attached to the rest of the system.

- The process steps for wafer fabrication are generally applied a number of times in succession, especially in the case of ICs, where as many as 10 repetitions of the photolithography, oxidation, and diffusion steps may be used.

**Diffusion :** The process of junction formation, i.e., transition from p to n type or vice versa, is typically accomplished by the process of diffusing the appropriate dopant impurities in a high temperature furnace. Impurity atoms are introduced onto the surface of a silicon wafer and diffuse into the lattice because of their tendency to move from regions of high to low concentration. Diffusion of impurity atoms into silicon crystal takes place only at elevated temperature, typically 900 to 1100°C.

Although these are rather high temperatures, they are still well below the melting point of silicon, which is at 1420°C. The rate at which the various impurities diffuse into silicon will be of the order of 1 μm/hr at a temperature range stated above, and the penetration depth that are involved in most diffusion process will be of the order of 0.3 to 30 μm. At room temperature the diffusion process will be so extremely slow such that the impurities can be considered to be essentially "frozen" in place.

**Ion Implantation :** Ion implantation is an alternative to a deposition diffusion and is used to produce a shallow surface region of dopant atoms deposited into a silicon wafer. This technology has made significant inroads into diffusion technology in several areas. In this process a beam of impurity ions is accelerated to kinetic energies in the range of several tens of kV and is directed to the surface of the silicon. As the impurity atoms enter the crystal, they give up their energy to the lattice in collisions and finally come to rest at some average penetration depth, called the projected range expressed in μm. Depending on the impurity and its implantation energy, the range in a given semiconductor may vary from a few hundred angstroms to about 1 μm. By performing several implantations at different energies, it is possible to synthesize a desired impurity distribution, for example an uniformly doped region.

**Oxidation :** The function of a layer of silicon dioxide ( $\text{SiO}_2$ ) on a chip is multipurpose.  $\text{SiO}_2$  plays an important role IC technology because no other semiconductor material has a native oxide which is able to achieve all the properties of  $\text{SiO}_2$ . The role of  $\text{SiO}_2$  in IC fabrication is as below :

- (i) It acts as a diffusion mask permitting selective diffusions into silicon wafer through the two oxide.
  - (ii) It is used for surface passivation which is nothing but creating protective  $\text{SiO}_2$  layer on the wafer which protects the junction from moisture and other atmospheric contaminants.
  - (iii)  $\text{SiO}_2$  acts as the active gate electrode, in MOS device structure.
  - (iv) It is used to isolate one device from another (dielectric isolation as opposed to junction isolation).
- It is fortunate that silicon has an easily formed protective oxide, for otherwise we should have to depend upon deposited insulators for surface

protection. Since  $\text{SiO}_2$  produces a stable layer, this has held back germanium IC technology.

**Photolithography :** When a sample of crystalline silicon is covered with silicon dioxide, the oxide layer acts as a barrier to the diffusion of impurities, so that impurities separated from the surface of the silicon by a layer of oxide do not diffuse into the silicon during high-temperature processing. A p-n junction can thus be formed in a selected location on the sample by first covering the sample with a layer of oxide (oxidation step), removing the oxide in the selected region, and then performing a predeposition and diffusion step. The selective removal of the oxide in the desired area is performed with photolithography. Thus, the areas over which diffusions are effective are defined by the oxide layer (which inhibits diffusion) with 'windows' cut in it, through which diffusion can take place. The windows are produced by the photolithographic process.

#### PHOTOLITHOGRAPHIC PROCESS STEPS

(A) **Photoresist Application :** A drop of light-sensitive liquid called photoresist is applied to the centre of the oxidized silicon wafer that is held down by a vacuum chuck. The wafer is then accelerated rapidly to a rotational velocity in the range 4000 to 7000 RPM for some 40 to 60 seconds. This action spreads the solution in a thin, nearly uniform coat and spins off the excess liquid. The thickness of the coat so obtained in the range 6000 to 10000 Å.

(B) **Prebake :** The silicon wafers coated with photoresist are now put into an oven at about 80°C for about 30 to 60 min to drive off solvents in the photoresist and to harden it into a semisolid film.

(C) **Alignment and Exposure :** The coated wafer is now placing in an apparatus called a mask aligner in very close proximity (about 50 to 125 μm) to a photomask. The relative positions of the wafer and the photomasks are adjusted such that the photomask is correctly lined up with reference marks or a pre-existing pattern on the wafer.

The photomask is a glass plate, typically about 150 mm square and about 2 mm thick. The photomask has a photographic emulsion or thin film metal (generally chromium) pattern on one side. The pattern has clear and opaque areas.

A highly collimated ultraviolet (UV) light is then turned on and the areas of the silicon wafer that are not covered by the opaque areas of the photomask are exposed to ultraviolet radiation. The exposure time is generally in the range 5 to 10 sec.

(D) **Development :** Two types of photoresist exist: negative photoresist and positive photoresist. In the present description negative photoresist is used in which the areas of the photoresist that are exposed to the ultraviolet radiation become polymerized. The polymerization process increases the length of the organic chain molecules that make up the photoresist. This makes the resist tougher and makes it essentially insoluble in the developer solution. The resisting photoresist pattern after the development process will therefore be a

replication of the photomask pattern, with the clear areas on the photomask corresponding to the areas where the photoresist remains on the wafers.

An opposite type of process occurs with positive photoresist. Exposure to UV radiation results in depolymerization of the photoresist. Exposure to exposed areas of the photoresist readily soluble in the developer solution, whereas the unexposed areas are essentially insoluble. The developer solution will thus remove the exposed or depolymerized regions of the photoresist, whereas the unexposed areas will remain on the wafer. Thus again there is a replication of the photomask pattern, but this time the clear areas of the photomask produce the areas on the wafer from which the photoresist has been removed.

(E) **Postbake :** After development and rinsing the wafers are usually given a postbake in an oven at a temperature of about 170°C for about 40 to 50 min to toughen further the remaining resist on the wafer. This is to make it adhere better to the wafer and to make it more resistant to the hydrofluoric acid (HF) solution used for etching of the silicon dioxide.

(F) **Oxide Etching :** The remaining resist is hardened and acts as a convenient mask through which the oxide layer can be etched away to expose areas of semiconductor underneath. These exposed areas are ready for impurity diffusion.

#### CHEMICAL VAPOUR DEPOSITION (CVD)

Chemical vapour deposition (CVD) is the deposition of a solid material onto a heated substrate via decomposition or chemical reaction of compounds contained in the gas passing over the substrate. Many materials such as, silicon nitride, silicon dioxide, polycrystalline silicon, and single crystal silicon, can be deposited via CVD.

A special case of CVD is called epitaxy or epitaxial layer deposition in which case the deposited layer is in single crystal form. This process will occur only for certain combinations of substrate and layer materials and under certain deposition conditions.

In CVD process the materials to be deposited enter a reaction chamber in the gaseous or vapour phase and react on or near the surface of the substrates, which are at some elevated temperature. The chemical reaction that occurs produces the atoms or molecules that are deposited on the substrate surface. A number of different materials can be deposited by the CVD process.

- (i) Silicon epitaxial layer on a single crystal silicon substrate.
- (ii) Silicon epitaxial layer deposition on a sapphire.
- (iii) Silicon dioxide deposition.
- (iv) Silicon nitride deposition.


#### § 11.5. ट्रांजिस्टर का संबन्धन (Fabrication of Transistor) :

क्या आप जानते हैं कि ट्रांजिस्टर को I.C. पर कैसे बनाया जाता है? किसी भी I.C. में सक्रिय तथा नियन्त्रित घटक (ऐरेक को छोड़कर) बनाये जैसे सकते हैं। एक ही सिलिकन की परत पर रखा इलेक्ट्रॉनिक परिपथ बनाया जाता है तथा इसके बोनोलिथिक I.C. के नाम से जाना जाता है।

इस खण्ड में आपको बताया जायेगा कि किस प्रकार से लोनर विधि द्वारा ट्रांजिस्टर का संतीर्चन (Fabrication) किया जाता है तथा ट्रांजिस्टर (या कोई भी इलेक्ट्रॉनिक परिपथ) I.C. में फैब्रिकेट करने में मुख्य प्रक्रियाएँ कौन-कौन सी होती हैं।


**सब्स्ट्रेट का निर्माण**—चूँकि सिलिकॉन सब्स्ट्रेट को अत्यन्त शुद्ध होना चाहिये, अतः सर्वप्रथम सिलिकॉन में मुख्य अशुद्धियों जैसे बोरान, कार्बन इत्यादि को रासायनिक विधियों द्वारा समाप्त किया जाता है। अशुद्धियों को और कम करने हेतु तथा एकल क्रिस्टल संरचना (monocrystalline structure) प्राप्त करने हेतु फ्लोटिंग ज़ोन (floating zone) नामक तकनीक का प्रयोग किया जाता है।

फ्लोटिंग ज़ोन तकनीक चित्र 11.3 में प्रदर्शित है। इसमें एक monocrystal सिलिकॉन (अत्यधिक शुद्ध) को बीज (seed) के रूप में प्रयोग किया जाता है तथा कम शुद्धता वाली polycrystalline rod को क्षेत्र की सहायता से नीचे hold किया जाता है। इन सबको Quartz Cylinder में रखा जाता है। Quartz cylinder के चारों ओर प्रेरण कुण्डलियाँ (Induction coils) होती हैं जिनको रेडियो आवृत्ति द्वारा excite किया जाता है। कुण्डली में प्रवाहित RF धाराओं द्वारा उत्पन्न चुम्बकीय क्षेत्रों के कारण अद्वालक में भी circulating धाराएँ प्रवाहित होती हैं तथा ऊपर से सेमीकॉड्स्ट्रटर melt हो जाता है।




चित्र 11.3—फ्लोटिंग ज़ोन तकनीक

(i) **एपिटेक्सियल ग्रोथ** (Epitaxial growth)—एक p-type substrate (चित्र 11.4 तेकर उस पर n-type epitaxial layer की पतली परत (लागभा  $25\text{-}\mu\text{m}$  मोटाई) बनायी जाती है (चित्र 11.5)। इस पतली परत को epitaxial परत या epitaxy कहते हैं। Substrate की प्रतिरोधकता लगभा  $10\ \Omega$  cm तथा epitaxial परत की प्रतिरोधकता  $0.1\ \Omega$  cm से  $0.5\ \Omega$  cm तक होती है।



चित्र 11.4—P-द्वारा सब्स्ट्रेट




चित्र 11.5—P-द्वारा सब्स्ट्रेट परोटोक्सियल

अब epitaxial परत की पॉलिश तथा सफाई करके उस पर  $\text{SiO}_2$  (सिलिकॉन डाइ-ऑक्साइड) की पतली परत (मोर्टाई लगभा  $0.5\ \mu\text{m} = 5000\ \text{\AA}$ ) बनाई जाती है (चित्र 11.6)।  $\text{SiO}_2$  की परत बनाने हेतु epitaxial परत को  $\text{SiO}_2$  ऑक्सीजन के वातावरण (oxygen atmosphere) में लगभा  $1000^\circ\text{C}$  तक गर्म किया जाता है।

सिलिकॉन डाइ-ऑक्साइड ( $\text{SiO}_2$ ) का महत्वपूर्ण गुण यह है कि इसमें से अशुद्धियों का विसरण नहीं हो पाता।

गेंड के slow motion के कारण सेमीकॉड्स्ट्रट के परमाणु monocrystalline seed के परमाणु को दिशा में ही align हो जाते हैं। जैसे-जैसे कुण्डली नीचे की ओर move करती है, molten क्षेत्र भी नीचे की ओर चलता है तथा ऊपर seed पर monocrystalline structure grow होता चला जाता है क्योंकि अशुद्धियों molten क्षेत्र के साथ चली जाती है। इस प्रकार जब Induction coil नीचे पहुँचती है तो Impurities को collect किया जा सकता है तथा ऊपर खाली cut करके प्राप्त rod को फिर से इस प्रक्रिया से गुजार कर और शुद्ध कर सकते हैं। अतः यह

(ii) **आइसोलेशन डिफ्यूशन** (Isolation diffusion)—इस प्रक्रिया में (acceptor) अशुद्ध को विसरण (diffusion) द्वारा n-द्वारा Epitaxial परत को भेदकर p-द्वारा सब्स्ट्रेट तक पहुँचाया जाता है।

चित्र 11.6— $\text{SiO}_2$  परत का बनाया जाना

इसके लिये सर्वथम फोटोलिथोग्रैफिक एचिंग (photolithographic etching) द्वारा कृत स्थानों से  $\text{SiO}_2$  को हटाया जाता है। इसके लिये wafer पर photosensitive emulsion (photosensitist) की कोटिंग की जाती है (चित्र 11.7)। अब हमें जैसा नमूना (pattern) चाहिये, वैसा ही black and white layout बनाकर उसे मास्क (mask) के रूप में प्रयोग किया जाता है (चित्र 11.8)। इस mask को photoresist के ऊपर खड़कर उस पर परावैगनी प्रकाश (ultra violet light) डाला जाता है (चित्र 11.9)। अब mask को हटाकर wafer को स्थानों (जैसे trichloro ethane) से develop करते हैं (चित्र 11.10)।

जहाँ-जहाँ photoresist पर प्रकाश नहीं पड़ा होता, वहाँ की फोटोरेसिस्ट फिल्म (photoresist film) स्थायन में dissolve जाती है। जहाँ पर photoresist film रह जाती है, उन पर एचिंग (etching) (आगली प्रक्रिया) का प्रभाव नहीं पड़ेगा।


#### एचिंग (Etching)—अब

wafer को हाइड्रोफ्लॉटिक एसिड


(Hydro fluoric acid) में डाला जाता है जो कि  $\text{SiO}_2$  को उन स्थानों से हटा देता है जहाँ पर ड्रोमिंग की जाती है। जहाँ पर photoresist लगा होता है, वहाँ पर acid का कोई प्रभाव नहीं पड़ता (चित्र 11.11)।  $\text{SiO}_2$  को हटाने की प्रक्रिया ही एचिंग (etching) कहलाती है। इस प्रकार  $\text{SiO}_2$  पर में खिड़कियाँ (windows) खुल जाती हैं, जिसमें डोमिंग की जा सकती है।

Photo lithographic etching के पश्चात p-स्वीकारक टाइप अशुद्धि का विसरण इस प्रकार किया जाता है जिससे यह अशुद्धियाँ epitaxial पर करके सम्भवदेत तक पहुँच जाते हैं। इस प्रकार से Isolation diffusion द्वारा n-type के अलग-अलग क्षेत्र बन जाते हैं, जिनको टाय


#### चित्र 11.8—मास्क का प्रयोग




चित्र 11.9—परावैगनी क्रियाओं का प्रयोग



चित्र 11.10—द्राइवलोरेइथेन द्वारा डेकेलपमेंट



चित्र 11.11—एचिंग प्रक्रिया



चित्र 11.12—इसोलेशन द्वारा बनाना


सब्स्ट्रेट से अलग (electrically isolated) रहते हैं।

(islands) कहते हैं (चित्र 11.12)। यानि तब्दि कि I.C. के निम्न पटक इन isolation islands में ही फैब्रिकेट किये जाते हैं। P-टाइप सब्स्ट्रेट को निर्गिर्वाण पोटोशियल पर रखा जाता है। जिससे p-n जंक्शन निर्वासन करते हैं तथा सभी isolated islands विद्युतीय रूप से सब्स्ट्रेट से अलग (electrically isolated) रहते हैं।

(iii) बेस डिफ्यूजन (Base diffusion)—Isolation island से बना n- क्षेत्र द्राइविस्टर के कलक्टर की भाँति कार्य करता है। अब आली प्रक्रिया बेस डिफ्यूजन होती है। बेस डिफ्यूजन (base diffusion) के लिये पहले पौरे बेसर पर फिर से  $\text{SiO}_2$  पर बना दी जाती है। अब जिस isolation island पर द्राइविस्टर बनाना है, उसके मध्य फिर से खिड़की (window) खोली जाती है। Window खोलने हेतु फोटोलिथोग्रैफिक एचिंग (photolithographic etching) की प्रक्रिया फिर से दोहराई (repeat) जाती है। अब इस खिड़की (window) में स्वीकारक (acceptor) अणुओं की डोमिंग करके p-टाइप बेस बनाई जाती है (चित्र 11.13)।


p-टाइप डोमिंग (p-base diffusion)—अब एमिटर डिफ्यूजन (Emitter diffusion)—अब एमिटर से पौरे बेस पर  $\text{SiO}_2$  की परत बनाई जाती है तथा बेस के मध्य में फोटोलिथोग्रैफिक एचिंग (etching) (window) खोली जाती है। इस window में n-टाइप डोमिंग करके एमिटर बनाया जाता है

चित्र 11.13—बेस डिफ्यूजन



(चित्र 11.14)।

(v) एल्यूमिनियम मैटलाइजेशन (Aluminium metallization)—एमीटर, बेस तथा कलक्टर बनाने के पश्चात इनके संयोजन (connection) लेने लूँ पिर से खिड़की (window) उन स्थानों पर खोली जाती है जहाँ कनेक्शन लेना होता है। इसके लिये पहले तो पौरे wafer पर एल्यूमिनियम की परत बना दी जाती है, फिर जहाँ-जहाँ से इस परत को हटाया होता है, वहाँ से एचिंग (etching) द्वारा परत को हटा सकते हैं (चित्र 11.15)।




चित्र 11.14—एमीटर डिफ्यूजन

परत बना दी जाती है, फिर जहाँ-जहाँ से इस परत को हटाया होता है, वहाँ से एचिंग (etching)

द्वारा परत को हटा सकते हैं (चित्र 11.15)।

चित्र 11.15—एल्यूमिनियम मैटलाइजेशन



इन प्रक्रियाओं द्वारा न केवल डॉजिस्टर बल्कि अन्य घटक जैसे डायोड, प्रतिरोध, संधारित भी बनाये जा सकते हैं तथा उनका कौशलत करके परिपथ भी बनाये जाते हैं। ऐसे सैकड़ों परिपथ एक साथ बनाकर हीरे की नोक वाले (diamond tipped) औजारों (tools) से अला-अलग कर दिये जाते हैं। प्रत्येक घटक को पैक कर दिया जाता है तथा कौशलत हेतु ऐसे IC की निर्माण के रूप में बाहर निकले रहते हैं।

"The following steps take place during the fabrication of a planar transistor:

- A p-type substrate of high purity silicon is prepared.
- n-type epitaxial layer is grown on it.
- An SiO<sub>2</sub> layer is deposited using oxidation process.
- Windows are opened in SiO<sub>2</sub> using photolithography.
- p-type doping is done through these windows that the impurities reach the substrate and isolation islands are formed. The impurities do not penetrate through the SiO<sub>2</sub> layer and can pass only through windows.
- Again SiO<sub>2</sub> layer is deposited and windows are opened and doping is done. Hence base is formed.
- Again the same process is repeated and emitter is formed.
- Again, SiO<sub>2</sub> is deposited, windows opened and then proper connection is obtained from each layer by depositing A layer of aluminium and then unwanted part of aluminium is etched.
- The circuits are separated and packed."

लैनर डॉजिस्टर फैब्रिकेशन हेतु (या IC में कोई भी इलेक्ट्रॉनिक परिपथ फैब्रिकेशन हेतु) विशेष प्रक्रियाओं को संक्षेप में निम्न प्रकार से वर्णित किया जा सकता है—


- एक P-टाइप substrate लिया जाता है।
- उस पर n-type epitaxial पत्त बनाई जाती है।
- इस पर SiO<sub>2</sub> की पत्त जमाई जाती है।
- Photolithographic etching की प्रक्रिया द्वारा SiO<sub>2</sub> की पत्त में windows खोली जाती है।
- इन window में p-type डोपिंग करके अणुओं को epitaxial पत्त से विसरा करकर सब्स्ट्रेट तक पहुंचाया जाता है, जिससे विसर्ण isolation island बन जाते हैं।
- अब फिर से समूर्ण wafer पर SiO<sub>2</sub> की पत्त जमायी जाती है। फिर बेस विसरण हेतु खिड़कियाँ खोलकर p-type डोपिंग की जाती है।
- फिर से समूर्ण wafer पर SiO<sub>2</sub> जमाते हैं। एमीटर विसरण हेतु खिड़कियाँ खोलकर n-type डोपिंग की जाती है।
- अब समूर्ण पत्त पर SiO<sub>2</sub> जमाया जाता है। विसर्ण दर्भिन्नों से कौशलत हेतु एल्यूमिनियम पत्त जमाई जाती है। जहाँ से इस पत्त को हटाना होता है, वहाँ etching होता हुआ दी जाती है।

(ix) निम्न परिपथों को अलग करके पैक कर दिया जाता है तथा बाहरी कौशलत हेतु मुझतः यहाँ हम परिपेक्षित epitaxial डायोड के बारे में वर्णन करें।


एक सब्स्ट्रेट (substrate) पर SiO<sub>2</sub> पत्त बनाकर तथा फोटोलिथोग्राफी (photolithography) द्वारा खिड़कियाँ (windows) खोलकर डोपिंग की जाती है जिससे चित्र 10.16 के अनुरूप epixaxial (या लैनर) डायोड बान जाता है।

लैनर डॉजिस्टर (Planar transistor)—टॉजिस्टर बनाने की कई तिथियाँ प्रचलित हैं जैसे alloy junction, grown junction या लैनर विधि।

एक लैनर डॉजिस्टर चित्र 11.16 में प्रदर्शित है। इस टॉजिस्टर की flat surface होने के कारण ही इसे लैनर कहा जाता है। प्रतिरोध (Resistor)—I.C. प्रतिरोधों में डोपिंग युक्त सिलिकॉन की प्रतिरोधकता का प्रयोग किया जाता है। डोपिंग असुद्धि (concentration) तथा विसरण की गहराई (depth of diffusion) को नियन्त्रित करके प्रतिरोध का मान बढ़ाता जा सकता है। चित्र 11.18 के अनुसार बेस क्षेत्र का ही प्रतिरोधक के रूप में प्रयोग किया जाता है।



चित्र 11.16—लैनर डायोड




चित्र 11.17—लैनर टॉजिस्टर

308 इलेक्ट्रॉनिक युक्तियाँ एवं परिपथ


जाता है क्योंकि इस बैन की प्रतिरोधकता उच्च होती है। निम्न मान के प्रतिरोधकों के लिये एपीट्रो

बैन का प्रयोग किया जाता है।  
धात्रि (Capacitor)—IC शारि का निर्माण उक्तम बायस p-n जंक्शन की धारिता का

उपयोग करके किया जाता है (चित्र 11.19)।



चित्र 11.19—IC पर संधारित्र का निर्माण  
(i) एपीट्रोक्सी लेते हैं (चित्र 11.20)।



चित्र 11.20—N-चैनल JFET एपीट्रोक्सियल संरचना

(ii) अमूल oxidation करते हैं।  
(iii) पहली photolithography द्वारा windows खोलकर top p+ gate diffusion

किया जाता है।


(iv) p+ टाइप डिफ्यूजन किया जाता है।  
(v) दूसरी photolithography द्वारा n+ सोर्स व ड्रैन डिफ्यूजन हेतु window खोली जाती है।

(vi) n+ टाइप डिफ्यूजन किया जाता है।  
(vii) तीसरी photolithography द्वारा contact windows खोली जाती है।


(viii) Metallization किया जाता है।  
बैन (Inductors)—IC में प्रत्येकों का निर्माण नहीं किया जाता।

§ 11.7. एक सम्पूर्ण इलेक्ट्रॉनिक परिपथ को IC पर बनाना (Fabrication of Complete Electronic Circuit on IC):

लैनर ड्रॉजिस्टर को बनाने के लिये जिन विधियों का वर्णन किया गया था, उन्हीं विधियों द्वारा (अर्थात् फोटोलिथिक तकनीक इत्यादि) इलेक्ट्रॉनिक परिपथों को I.C. पर बनाया जाता है। उदाहरण हेतु एक इलेक्ट्रॉनिक परिपथ (चित्र 11.21) को IC पर बना दुआ (चित्र 11.22) में प्रदर्शित किया गया है।



चित्र 11.21—एक इलेक्ट्रॉनिक परिपथ का उदाहरण



चित्र 11.22—चित्र 11.21 के परिपथ को IC पर बनाना

§ 11.8. इंटीग्रेशन का स्केल (Scale of Integration):

डिजिटल IC लॉजिक गेटों की संख्या के आधार पर IC को निम्न श्रेणियों में विभाजित किया जा सकता है—

(i) निम्न स्केल इंटीग्रेशन (Small scale integration orSSI)—इस वर्ग के IC में 10 से कम लॉजिक गेट होते हैं।


(ii) माध्यमिक स्केल इंटीग्रेशन (Medium scale integration or MSI)—इस वर्ग के IC में 10 से 100 तक लॉजिक गेट होते हैं।

(iii) उच्च स्केल इंटीग्रेशन (Large scale integration or LSI)—इस वर्ग के IC में 100 से 10,000 लॉजिक गेट होते हैं।

(iv) बहुत उच्च स्केल इंटीग्रेशन (Very large scale integration or VLSI)—इस वर्ग के IC में 10,000 से भी अधिक लॉजिक गेट होते हैं।

§ 11.9. IC के पैकेज (IC Packages):

IC विभिन्न प्रकार के पैकेज में आते हैं जैसे DIP (Dual in line package), प्लॉट पैकेज इत्यादि। Dual in line अर्थात् इन IC's की पिंडें दो लाइनों में arranged होती हैं। विभिन्न प्रकार के IC पैकेज चित्र 11.23 में प्रदर्शित हैं।


**प्रश्नावली-11**

(a) प्लैस्ट एकेज (b) TTL स्ट्राइप एकेज (c) DIP एकेज

चित्र 11.23—विभिन्न प्रकार के IC एकेज

**§ 11.10. IC की पिनों की पहचान (Pin Identification of ICs) :**

IC की पिनों के नामर की पहचान करते हेतु विभिन्न विधियाँ चित्र 10.24 में प्रदर्शित हैं।




चित्र 10.24—IC की पहचान करते हेतु विभिन्न विधियाँ

1. IC के फॉबिकेशन पर टिप्पणी लिखिये।
2. डॉजिस्टर को बनाने की सैरप्र प्रक्रिया पर टिप्पणी लिखिये।
3. IC के निर्माण पर टिप्पणी लिखिये।
4. अधुनातम इलेक्ट्रॉनिक्स में IC का महत्व अक्षित कीजिये।
5. LSI व VLSI की तुलना कीजिये।
6. (a) IC को बनाने की विधियाँ लिखिये।  
(b) IC को बनाने में प्रयुक्त होने वाले सबस्ट्रेट को बनाने की विधि का वर्णन कीजिये।
7. निन्नलिखित पर टिप्पणी लिखिये—  
(a) डॉजिस्टर बनाने के लिये प्रयुक्त लैनर तकनीक  
(b) 741 IC की संरचना

8. VLSI, MSI, LSI वSSI में अन्तर बताइये।
9. (a) NE555 चिप की कार्य प्रणाली समझाइये। दूरों एक रिले चलाने में कैसे प्रयोग कर सकते हैं।  
(b) Op-amp 741 को (i) एक सामान्यतः (ii) एक बफर के रूप में कैसे प्रयोग करें।
10. निम्न पर संदिग्ध टिप्पणी लिखिये—  
(a) ICs की 74 श्रेणी  
(b) LSI तथा VLSI

11. ICs के फॉबिकेशन हेतु विभिन्न steps का विस्तारपूर्वक वर्णन कीजिये।



चित्र 11.24—IC की पहचान (a) प्लैस्ट एकेज (b) मैटल फैन (c) DIP

## टाइम बेस परिपथ

### (TIME BASE CIRCUITS)

#### § 12.1. टाइम बेस सिग्नल (Time Base Signal) :

टाइम बेस सिग्नल वह होते हैं, जिनका मान समय के साथ रेखीय रूप से बढ़ता है तथा अपने प्रारम्भिक मान पर पहुँचने के पश्चात तुरन्त 12.1 में एक टाइम बेस सिग्नल प्रदर्शित किया गया है। इस सिग्नल को Sawtooth waveform के नाम से भी जाना जाता है।

टाइम बेस सिग्नल को उत्सन्न करने के लिये टाइम बेस परिपथ क्रिया किया जाता है।

#### § 12.2. टाइम बेस तरंगों की आवश्यकता (Need of Time Base Waveforms) :

1. कैथोड रेइलोस्कोप (Cathode Ray Oscilloscope (CRO)) में—C.R.O. के इलेक्ट्रोनिक्स यन्हें होता है। जिस पर किसी भी तरंग का तरांकार (wave-shape) देखा जा सकता है। इसमें दो विचलन लेटर्स (deflecting plates) होते हैं। शैतिज (horizontal) तथा ऊर्ध्वाधर (vertical)। इन लेटर्स (plate) पर वोल्टता आरोपित (voltage apply) करके एक इलेक्ट्रॉन बीम (electron beam) CRO के पर्दे (Screen) से टकराती है तथा तरंग की तरांकार (shape) दिखायी देती है।

CRO की ऊर्ध्वाधर लेट (Vertical Plate) पर इनपुट सिग्नल प्रदान (Input Signal apply) करते हैं। शैतिज लेट (Horizontal plate) पर एक ऐसा Signal Apply करने की आवश्यकता होती है जिसका मान समय के साथ रेखीय रूप से बढ़ता हो ताकि CRO की x-axis को समय अक्ष (time axis) बनाया जा सके। इसलिये CRO की शैतिज (Horizontal) लेट पर टाइम बेस संकेत (Time Base Signal या Sweep Signal) आरोपित (apply) किया जाता है।

2. टेलीविजन में—किसी भी पिक्चर (Picture) में लाइट की तीव्रता (Light Intensity) और चौड़ाई (Breadth) (अर्थात् space) में फैले होते हैं। किन्तु इन्हें एक स्थान से दूसरे स्थान पर संचारित (Transmit) करने के लिये ऐसे विद्युतीय सिग्नल (electrical signal) में परिवर्तित (convert) करने की आवश्यकता होती है जो समय (time) के साथ परिवर्तित (vary) नहीं होता। इसके लिये स्कैनिंग (Scanning) का प्रयोग किया जाता है। इसमें चित्र (Picture) को बिन्दू त




चित्र 12.1—टाइम बेस सिग्नल

बिन्ड-प्लैन (Point by Point explore) किया जाता है। स्कैनिंग (Scanning) पिक्चर के बाये है तथा तेजी से बाये (left) की ओर लौट आती है। यह कैमरा दृश्य शैटिज (Horizontal) तथा ऊर्ध्वाधर (Vertical) लेट प्रक्रिया पर स्वीप तरंग प्रभुत्व (apply) करने से ही सम्भव हो पाती है। प्राप्त होता है जो समय के साथ परिवर्तित (vary) होता है। इसको स्पेस (Space) में परिवर्तित स्वीप (sweep) तरंग का प्रयोग करना पड़ता है।

3. आवृत्ति काउंटर्स (Frequency Counters) में—आवृत्ति काउंटर्स (Frequency Counters) में इनपुट आवृत्ति को एक नियन्त्रित समय के लिये काउंटर (counter) में गेट (gate) सिग्नल द्वारा गेट (Gate) को खुला (Open) करने, Gate को close करने तथा आवृत्ति को स्टोर करने के लिये टाइमिंग प्रदान की जाती है। अतः आवृत्ति काउंटर (frequency counter) की सूक्ष्मता (accuracy) टाइम बेस सिग्नल की सूक्ष्मता (accuracy) पर निर्भर करती है।

#### § 12.3. टाइम बेस सिग्नल की विशेषताएँ (Special Features of Time Base Signals) :

एक व्यावहारिक टाइम बेस सिग्नल (time base signal) संधारित के आवेशन (charging) और अनावेशन (discharging) से उत्सन्न (produce) किया जाता है। संधारित (capacitor) का आवेशन (charging) तथा अनावेशन (discharging) रेखीय न होकर, चरघातार्की (exponential) होती है। एक अवहारिक टाइम बेस सिग्नल (चित्र 12.2) में दिखाया गया है। जैसा कि पहले बताया जा चुका है, कि टाइम बेस सिग्नल का मान  $V_0$  से  $V_m$  तक बढ़ता है तथा फिर तुरंत  $V_0$  तक पहुँच जाता है।



चित्र 12.2—टाइम बेस सिग्नल

#### § 12.4. टाइम बेस सिग्नल से सम्बन्धित परिभाषाएँ (Definitions Relating Time base Signals) :

1. स्वीप टाइम  $t_s$  (Sweep time)—वह समय, जिसमें तरंग अपने प्रारम्भिक मान तक पहुँचती है, स्वीप टाइम ( $t_s$ ) कहलाता है। अधिकतम मान तक पहुँचती है, स्वीप टाइम ( $t_s$ ) कहलाता है।

2. फ्लाइबैक या रिटर्न समय  $t_r$  (flyback or Retrace time)—हम यह चाहते हैं कि तरंग अपने अधिकतम मान से तुरन्त अपने प्रारम्भिक मान पर पहुँच जाये। किन्तु वास्तव में यह क्रिया होने में कुछ समय लाता है। इसका बहुत कम होना चाहीदा है।

वह समय जिसमें तरंग अपने अधिकतम मान से प्रारम्भिक मान पर पहुँचती है, प्रत्यावर्तक समय ( $t_r$ ) कहलाता है।

3. रिसेट टाइम  $t_{reset}$  (Reset time)—एक तरंग के समाप्त होने के बाद आत्मी तरंग शुरू नहीं हो पाती। (चित्र 12.3) देखें। इन दोनों के बीच एक छोटा-सा समय अन्तराल होता है। जिसे रिसेट (Reset) टाइम कहते हैं।

3. स्वीप आवाम ( $v_s$ )—यह तरंग के अधिकतम मान  $v_m$ , तथा प्रारम्भिक मान  $v_0$  के बीच का अन्तर होता है।

4. डिस्लेसमेंट शूटि,  $e_d$  (Displacement error)—व्यवहारिक रूप में एक स्वीप (Sweep) होती है तथा वास्तविक स्वीप बोल्टेज तथा रेखीय स्वीप बोल्टेज के मान में अन्तर होता है। (चित्र 12.4) देखें। डिस्लेसमेंट शूटि (Displacement error) को निम्न प्रकार से परिभाषित करते हैं—

$$e_d = \frac{v_s - v_s'}{v_s} \quad \text{स्वीप आवाम}$$


$$= \frac{(v_s - v_s')_{\max}}{v_s} \quad \text{स्वीप आवाम}$$

‘स्वीप सीड (Sweep Speed)’ स्वीप (Sweep) बोल्टेज की समय के साथ परिवर्तन की दर को कहते हैं।


6. स्वीप सीड शूटि ( $e_{speed}$  sweep speed error) एक व्यवहारिक स्वीप (sweep) बोल्टेज की स्वीप सीड नियम नहीं रहती, बल्कि बदलती रहती है क्योंकि यह रेखीय (linear) नहीं होता। स्वीप सीड शूटि (Sweep Speed error) को निम्न प्रकार से परिभाषित करते हैं—

$$e_{speed} = \frac{\text{प्रारम्भिक स्वीप सीड} - \text{अन्तिम स्वीप सीड}}{\text{प्रारम्भिक स्वीप सीड}}$$

$$= \frac{\left(\frac{dv_s}{dt}\right)_t = T_s - \left(\frac{dv_s}{dt}\right)_t = 0}{\left(\frac{dv_s}{dt}\right)_t = 0}$$



चित्र 12.3—टाइम बेस सिग्नल




चित्र 12.4—डिस्लेसमेंट शूटि

(Position) 1 पर रखा जाये तो संधारित चार्ज (Charge) होने लगता है तथा संधारित बोल्टेज (Voltage across capacitor) समय के साथ बढ़ती है। कैमेसिटर के फ्लोस बोल्टेज निम्न समीकरण द्वारा प्रदर्शित की जाती है,

$$V_c = V(1 - e^{-t/R_1C}) \quad \dots(1)$$

समीकरण (1) को निम्न आक (चित्र 12.6) द्वारा प्रदर्शित कर सकते हैं—



चित्र 12.6—आवेशन

इसमें  $R_1C$  परिपथ का समय नियतांक है तथा यह जितना अधिक होगा, चार्जिंग (Charging) में उतना ही अधिक समय लगेगा। यदि स्विच (Switch) को स्थिति Position 2 पर रखा जाये तो संधारित अवशिष्ट होने लोगा तथा संधारित के एकौसे बोल्टेज कम होने लगती है। (चित्र 12.7) अपेसिटर के एकौस बोल्टेज निम्न समीकरण द्वारा प्रदर्शित की जाती है—


$$V_c = V - e^{-t/R_2C}$$



चित्र 12.7—अनावेशन

जहाँ  $V_0$  मार्गिक वोल्टेज (Initial voltage) है। यदि हम Switch को क्रमशः स्थिति (Position) 1 तथा 2 के बीच खते हों तो संधारित क्रमशः चार्ज (Charge) व डिस्चार्ज (Discharge) होता रहेगा। यदि हम  $R_2$  के मान को अल्टन कम कर दें तो डिस्चार्जिंग (Discharging) बहुत तेज (fast) होगी। इस स्थिति में संधारित कप्त कम कर दें तो डिस्चार्जिंग (Discharging) बहुत तेज (fast) होगी। इस स्थिति में संधारित कप्त (capacitor) पर एक sawtooth voltage प्राप्त होगी (चित्र 12.8)।

**§ 12.6. नियत धारा स्वीप जैनरेटर (Constant Current Sweep Generator):** नियत धारा स्रोत—एक व्यवहारिक धारा स्रोत एक धारा प्रदाय (Current Supply) होता है जिसके समानान्तर में उसका आन्तरिक प्रतिरोध प्रदर्शित किया जाता है। (चित्र 12.9a) एक आदर्श धारा स्रोत में प्रतिरोध अनन्त मान जाता है (चित्र 12.9b) किन्तु व्यवहारिक रूप में धारा स्रोत के समानान्तर में उच्च मान का प्रतिरोध अवश्य होता है।



(a) व्यवहारिक धारा स्रोत

(b) आदर्श धारा स्रोत

चित्र 12.9

धारा स्रोत नियत धारा सलाई करने में सक्षम होता है तथा इसके एकौस लोड का मान परिवर्तित करने पर भी इसके द्वारा सलाई की जाने वाली धारा नियत रहती है।

धारा स्रोत FET युक्तियों या ट्रांजिस्टर युक्तियों से प्राप्त किये जाते हैं।

चित्र 12.10 में धारा स्रोत के एकौस संधारित को क्रोक्ट किया गया है। स्विच  $S$  के off रहे पर संधारित नियत धारा स्रोत द्वारा चार्ज (charge) होने लगता है।

आवेशन धारा  $= I$  (नियत)

संधारित के एकौस वोल्टेज,

$$V_c = \frac{1}{C} \int I dt$$

$\therefore V_c = \frac{I t}{C}$

इस समीकरण से पता चलता है कि समय के साथ वोल्टेज  $V_c$  का मान रेखीय रूप से बढ़ता। समय जानेगा जिससे कि संधारित

$I = T$  पर स्विच को बढ़ कर दिया जायेगा जिससे कि संधारित अवश्यित हो जायेगा।

Current Source Practical Switch  
चित्र 12.10—नियत धारा स्रोत द्वारा टाइम बेस  
सिग्नल प्राप्त करना

इस प्रकार संधारित की आवेशन तथा अनावेशन किया नियमित रूप से चलती रहेगी तथा यहाँ बेस सिग्नल प्राप्त हो जायेगा।

ट्रांजिस्टर/जैनर धारा स्रोत—चित्र 12.11 में एक व्यावहारिक धारा स्रोत दिखाया गया है। इसमें एक ट्रांजिस्टर तथा एक जैनर ड्यॉड का प्रयोग किया गया है। इसमें एक ट्रांजिस्टर किरणफ वोल्टेज नियम प्रयोग करके  $I_E$  का मान ज्ञात किया जा सकता है।

$$I_E = \frac{V_Z + V_{BE}}{R_E}$$

चित्र 12.11—जैनर ड्यॉड का प्रयोग करके नियत धारा स्रोत द्वारा समान वोल्टेज रखेगा।


जूँकि  $I_C \approx I_E$  इसलिये कल्पना धारा भी नियत रहेगी। इस कारण इस परिपथ को नियत धारा परिपथ के रूप में प्रयोग किया जा सकता है।

**§ 12.7. व्यवहारिक स्वीप वोल्टेज जैनरेटर (Practical Sweep Voltage Generator):**

चित्र 12.12 में धारा स्रोत का प्रयोग करके टाइम बेस सिग्नल प्राप्त होने हेतु एक व्यवहारिक परिपथ दिखाया गया है। नियत धारा स्रोत द्वारा प्रदान की गयी धारा द्वारा संधारित आवेशित होगा

Constant Current Source

परिपथ दिखाया गया है। नियत धारा स्रोत द्वारा प्रदान की गयी धारा द्वारा संधारित आवेशित होगा




चित्र 12.12 (a)—व्यवहारिक स्वीप वोल्टेज जैनरेटर

जिससे उसके फ्लौस बोल्टेज नियमित रूप से बढ़ने लगेगी, इससे UJT की उत्सर्जक बोल्टेज भी बढ़ने लगेगी।

जैसे ही संधारित वोल्टेज  $V_c$  का मान UJT की शिखर बोल्टेज,  $V_p$  तक पहुँचेगा, UJT चालन अवस्था (Conduction State) में आ जायेगा जिससे संधारित अनावेशित (discharge) हो जायेगा। संधारित तब तक अनावेशित हो जायेगा। उस अवस्था में UJT ऑफ (OFF) हो जाता है तथा संधारित (Charging) फिर से चार्ज होने लगेगा।

इस प्रकार संधारित की चार्जिंग (charging) तथा डिस्चार्जिंग (discharging) नियमित रूप से चलती रहती है तथा संधारित पर टाइम बेस सिग्नल प्राप्त होता है।



चित्र 12.12 (b)

### प्रश्नावली-12

- टाइम बेस तरंगों की आवश्यकता पर प्रकाश डालिये।
- टाइम बेस तरंगों की विशेषताएं लिखिये।
- समझाइये कि किस प्रकार संधारित का आवेशन/अनावेशन करके आरी दंत (Sawtooth) तरंग आप की जा सकती है।
- नियत धारा जनरेटर तथा एक त्रिविधि युक्ति का प्रयोग करते हुये स्मीप बोल्टेज उत्तन करने हेतु एक परिष्य बनाइये तथा उसकी कार्यप्रणाली समझाइये।

## 13

### प्रयोगात्मक (PRACTICALS)

#### § 13.1. EDC लैब सामग्री मूली (Materials required for EDC Lab):

— CRO (20 MHz), हिजोटल मल्टीमीटर, एलालॉग मल्टीमीटर, बोल्टमीटर, मिलीऐमीटर, माइक्रोऐमीटर, आडियो आवृत्ति सिग्नल जनरेटर।

- पॉवर सल्वाइ — परिचारी रेतुलेटेड डी० सी० पॉवर सल्वाइ
- IC — 555, 741, LM340, LM380
- डायोड — 1N4007, OA70, IZL5, LED, IN34A
- ट्रांजिस्टर — 2N3904, 2N2102, 2N4036, 1N2104, 2N6005, 2N3905, 2N5484, 3N187, BC547
- प्रतिरोध ( $\frac{1}{2}$  W) — 100 Ω, 220 Ω, 650 Ω, 470 Ω, 680 Ω, 1 kΩ, 2.2 kΩ, 3.3 kΩ, 4.7 kΩ, 10 kΩ, 15 kΩ, 22 kΩ, 33 kΩ, 47 kΩ, 100 kΩ, 220 kΩ, 470 kΩ, 1 MΩ, 2.2 MΩ.
- द्रांसफार्मर — 0.01 μF, 0.0047 μF, 0.1 μF, 1 μF, 10 μF, 25 μF, 100 μF.
- अन्य — 230 V/6 — 0 — 6 V, 230 V/9 — 0 — 9 V, 50 mH कुण्डली — ब्रेडबोर्ड या माइक्रो शीट, सोल्वर अपर्स, सोल्वर वायर, सोल्वरिंग फ्लक्स, डी० सी० सॉकेट, SPST स्विच, सेमीक्राउन्टर डाया मुक्के।

#### § 13.2. डायोड तथा ट्रांजिस्टर टैस्टिंग (Diode and Transistor Testing):

इलेक्ट्रॉनिक्स लैब में जो घटक (components) आप प्रयोग करें, उनकी टैस्टिंग करनी आपको आनी चाहिये।

डायोड की टैस्टिंग—डायोड की टैस्टिंग आप मोटर द्वारा की जा सकती है। मल्टीमीटर की सहायता से डायोड के अप तथा रिवर्स चार्ग प्रतिरोध का मापन करें।

अप प्रतिरोध मापने हेतु मल्टीमीटर के पॉजिटिव टर्मिनल को डायोड के एनोड (p) से व मल्टीमीटर के निगेटिव टर्मिनल को डायोड के कैथोड (n) से संयोजित करें। रिवर्स प्रतिरोध मापने हेतु मल्टीमीटर के पॉजिटिव टर्मिनल को डायोड के कैथोड (n) से व निगेटिव टर्मिनल को डायोड के एनोड (p) से संयोजित करें।


एक अच्छे डायोड में रिवर्स प्रतिरोध तथा अप प्रतिरोध का अनुपात 10 : 1 से अधिक होगा।

निम्न बातें ध्यान रखें—

- यदि डायोड का रिवर्स प्रतिरोध बहुत कम है तो डायोड लषुणित है।
- यदि डायोड का अप प्रतिरोध बहुत अधिक है, तो डायोड खुला परिपथ (open circuit) है।

**ट्रांजिस्टर की ईस्टिंग—**ओम मीटर या मल्टीमीटर द्वारा ट्रांजिस्टर की ईस्टिंग की जा सकती है। आपको यदि होगा कि सिक्किय बैनर में एमीटर जंकशन अप बायस तथा कलक्टर जंकशन लिम्स बायस होता है। अतः अप बायस जंकशन कम प्रतिरोध तथा रिवर्स बायस जंकशन उच्च प्रतिरोध प्रदर्शित करेगा।

**$n-p-n$  ट्रांजिस्टर** के लिये अप बायस बैनर एमीटर जंकशन (जो ओम मीटर की आनतिक बैटरी द्वारा बायस हो जाता है) को निच 13.1(a) के अनुसार टेस्ट किया जा सकता है इसकी रिझिंग बहुत कम ( $100 \Omega$  से कुछ  $k\Omega$  के भीतर) आनी चाहिये।



(a) बिज 13.1— $n-p-n$  ट्रांजिस्टर की ईस्टिंग  
(b)

रिवर्स बायस जंकशन भी इसी प्रकार चित्र 12.1(b) के अनुसार चैक किया जाता है। इसकी रीटिङ्ग  $100 \text{ k}\Omega$  से अधिक आनी चाहिये।

इसी भाँति  $p-n-p$  ट्रांजिस्टर भी चैक किया जा सकता है, लेकिन मल्टीमीटर की लौडस (leads) की भूलता विपरीत (reverse) करनी पड़ेगी।

यदि दोनों जंकशन ठीक गाड़िगा देते हैं, तो ट्रांजिस्टर का टाइप ( $n-p-n$  या  $p-n-p$ ) भी जार किया जा सकता है। इसके लिये सिर्फ लौडस (leads) की भूलता नोट करनी पड़ेगी। यदि  $+ve$  लौड बैस से तथा  $-ve$  लौड एमीटर से संयोजित करने पर निम्न प्रतिरोध प्राप्त होता है, जो ट्रांजिस्टर  $npn$  है। उच्च प्रतिरोध प्राप्त होने पर ट्रांजिस्टर  $p-n-p$  है।

**सेमीकंडक्टर युक्तियों की पहचान (Semiconductor Device Identification):** जैसे डायोड, ट्रांजिस्टर, थायरिस्टर इत्यादि की पहचान हेतु विभिन्नता इन पर एक नम्बर इंगित करते हैं, जिनके द्वारा इन घटकों की पहचान की जा सकती है। समान्यतः 5 संकेतों वाला नम्बर प्रयोग किया जाता है जिसमें प्रथम दो या तीन संकेत *alphabets* तथा शेष अंक होते हैं उदाहरणात् AC 107, BC 547 इत्यादि।

कोड का पहले अंक से सेमीकंडक्टर पदार्थ के विषय में पता चलता है अर्थात्

$A$  = Germanium

$B$  = Silicon

$C$  = Gallium Arsenide

$R$  = Compound material (Cadmium Sulphide)

कोड का दूसरा अंक उस घटक का कार्य दर्शित करता है अर्थात्

$A$  = diode

$B$  = Variable capacitance diode

$C$  = A.F. low power transistor

$D$  = A.F. Power transistor

$E$  = Tunnel diode

$F$  = H.F. Low power transistor

$G$  = Multiple device

$H$  = Magnetic sensitive diode

$K$  = Hall-effect device

$L$  = H.F. Power transistor

$M$  = Hall effect modulator

$P$  = Radiation sensitive diode

$Q$  = Radiation generating diode

$R$  = Thyristor (SCR or triac)

$S$  = Low power switching transistor

$T$  = Thyristor, power

$U$  = Power switching transistor

$X$  = diode, multiplier


$Y$  = Power device

$Z$  = Zener diode.


### § 13.3. इलेक्ट्रॉनिक प्रयोगशाला के मुख्य उपकरण (Main Equipments of Electronics Lab):

इलेक्ट्रॉनिक्स लैब में कुछ मुख्य उपकरण अवश्य होते हैं जिनकी सहायता से विधिन प्रयोग किये जाते हैं। इन उपकरणों का संक्षिप्त विवरण निम्नतर दिया गया है—

- मल्टीमीटर (Multimeter)—**इसकी सहायता से आप प्रतिरोध का मान, शक्ति का मान, एवं सी.० तथा डी.० सी.० धारा, ए.० सी.० तथा डी.० सी.० बोल्टेज, आदि का मापन किया जा सकता है।
- एनालॉग मल्टीमीटर (Analog Multimeter)—**यह चित्र 1232(a) में प्रदर्शित है जिसमें एक चाइंटर (Pointer) की सहायता से मापी गई राशि (Measurement किया जाता है।



(a) एनालॉग मल्टीमीटर



निच 13.2

(b) डिजिटल मल्टीमीटर

quantity) के मान मीटर के स्केल पर पढ़ा जा सकता है। इस मल्टीमीटर में बोल्टेज, धारा तथा प्रतिरोध की विभिन्न रेज़ मी अंकित हैं।

(ii) डिजिटल मल्टीमीटर (Digital Multimeter)—डिजिटल मल्टीमीटर में मापी गई गणि के मान का डिजिटल डिस्प्ले (Digital display) प्राप्त होता है।

(चित्र 13.2(b))।

मल्टीमीटर से विभिन्न प्रतिरोध चाल्डेज तथा प्रतिरोध मापने का अभ्यास करें।

(a) प्रतिरोध का मापन (Measurement of resistance)—सर्वप्रथम, मल्टीमीटर में उचित रेज़ सेट करें। यदि आपको प्रतिरोध का लाभार्य मान (approximate value) ज्ञात है तो मल्टीमीटर में अंकित विभिन्न रेज़ में से जो भी रेज़ उस लाभार्य मान से थोड़ा अधिक हो, का चुनाव (select) करें।

मल्टीमीटर की एक प्रोब (probe) कॉमन (common) टर्मिनल पर तथा दूसरी  $\Omega$  (ओम) पर रखें। प्रोब (probe) की दूसरी छोरों (ends) के मध्य प्रतिरोध संयोजित करें। यदि मीटर एकलोंगा है तो स्केल पर चाल्डर (pointer) की सहजता से उचित स्केल पर रीडिंग पढ़े। डिजिटल मल्टीमीटर में प्रतिरोध का मान खोलन पर डिस्प्ले हो जायेगा।

(b) बोल्टेज का मापन (Measurement of Voltage)—मल्टीमीटर की एक प्रोब (probe) को कॉमन टर्मिनल तथा दूसरी V (वोल्टेज) टर्मिनल पर संयोजित करें। यदि a.c. बोल्टेज (a.c. voltage) है तो स्केल पर चाल्डर (pointer) की सहजता से उचित स्केल पर रीडिंग पढ़ें। ध्यान रखें कि जिन दो बिन्दुओं के मध्य बोल्टेज जात करती है, बोल्टीमीटर सदृश उन दो बिन्दुओं के समानान्तर (parallel) में संयोजित (connect) किया जाता है। अतः, probes को दो बिन्दुओं पर रखकर उन दोनों बिन्दुओं के मध्य बोल्टेज जात की जा सकती है।

(c) धारा का मापन (Measurement of current)—मल्टीमीटर को धारा मापन हेतु सदा श्रृंखला में संयोजित करना चाहिये। उचित रेज़ तथा प्रकार (A.C. or D.C.) का चुनाव कर लेना चाहिये। Probes को कामन तथा A (एम्पीयर) पर संयोजित करना चाहिये।


2. कैथोड रे ऑसिलोस्कोप (Cathode ray Oscilloscope या C.R.O.)—C.R.O. (चित्र 13.3) प्रयोगशाला का एक महत्वपूर्ण यन्त्र है। यह तरंग आकार (wave forms) प्रदर्शित करने के लिये प्रयुक्त किया जाता है। किसी भी प्रकार की तरंग को C.R.O. की खींच (screen)

पर देखा जा सकता है। अतः C.R.O. को इलेक्ट्रॉनिक इंजीनियर की आँख (eye of an electronic engineer) कहा जाता है।

C.R.O. में C.R.T. (Cathode Ray Tube) होती है जिसकी खींच पर तरंग का आकार प्रदर्शित होता है। इस तरंग का समय काल तथा आयाम यापा जा सकता है।

(i) आयाम का मापन (Measurement of Amplitude)—एक साइन तरंग (Sine wave) के आयाम की मापन विधि को चित्र 13.4 की सहजता से समझाया जा सकता है।

C.R.O. की खींच पर ऊर्ध्वाधर (vertical) तथा शैतान (Horizontal) विभाजन रेज़ोव्स (Divisions) होती हैं। इन डिवीजन की पाँच छोटी डिवीजन (Sub-divisions) होती हैं जिनका मान 0.2 डिवीजन होता है। उदाहरणातः चित्र 13.4 में तरंग के शिखर से शिखर माप (peak to peak value) का मापन होता है।



चित्र 13.4—C.R.O. पर तरंग के आयाम का मापन

peak value) के मान  $2 \cdot 8$  उधर्धीधर (vertical) डिवीजन (दो पूर्ण डिवीजन तथा चार छोटी डिवीजन) है। अतः तरंग का peak to peak आयाम  $2 \cdot 8$  को बोल्टेज प्रति डिवीजन स्केल से गुणा (multiply) करके प्राप्त किया जाता है। माना कि बोल्टेज स्केल 2V पर सेट (set) है तो तरंग की peak to peak value—

$$V_{P-P} = 2 \cdot 8 \times 2 \text{ V} = 5 \cdot 6 \text{ V}$$

(ii) समय काल का मापन (Measurement of time period)—समय काल के मापन हेतु खींच (Horizontal) डिवीजन पर ध्यान दीजिये। एक पूर्ण चक्र (complete cycle) 3 डिवीजन में पूर्ण होती है। अतः 3 को टाइम प्रति डिवीजन स्केल से गुणा करके तरंग का Time period ज्ञात किया जा सकता है। उदाहरणातः यदि टाइम स्केल 1 ms पर सेट है तो Time period—


$$T = 3 \times 1 \text{ ms} = 3 \text{ ms}$$

आवृत्ति की गणना (Calculation of frequency)—

$$\text{आवृत्ति} = \frac{1}{\text{समय काल}} = \frac{1}{T}$$

यदि  $T = 3 \text{ ms}$ ,  $f = \frac{1}{3 \text{ ms}}$  = 333.3 Hz

चित्र 13.3—कैथोड रे ऑसिलोस्कोप (C.R.O.)



OSCILLOSCOPE

इसके अतिरिक्त CRO द्वारा कला एवं कला विश्यापन (Phase and phase shift) का मापन, दो विभिन्न आवृत्ति की हुलता (Comparison of two frequencies), इलैक्ट्रॉनिक परिपथों में दोष ज्ञात करना (fault finding in electronic circuits) इत्यादि भी किया जा सकता है।

Dual Channel CRO में दो चैनल होते हैं जिससे दो तरंगे एक साथ देखी जा सकती हैं।

### 3. सिग्नल जनरेटर (Signal Generator)

(Generator)—सिग्नल जनरेटर वह यन्त्र है जिससे साइन तरंग (sine wave) (चित्र 13.5a), उत्तन-कटा है (जैसे साइन तरंग (chirp 13.5a), वांगकार तरंग (13.5c), सॉडॉथ तरंग (13.5d), इत्यादि। इस यन्त्र में ओसिलेटर (oscillator) परिपथ होता है।

सिग्नल जनरेटर द्वारा विभिन्न तरों उत्पन्न की जा सकती है, तथा इनकी आवृत्ति तथा आवधारणा भी बदला जा सकता है।

इस यन्त्र का उपयोग प्रबल्कों के आवृत्ति अनुक्रिया कक्ष (frequency response curve) खींचने में किया जाता है।


4. रैग्युलेटेड परिवर्ती डी० सी० पॉवर सप्लाई (Regulated variable d.c. power supply)—नियन्त्रित डी० सी० पॉवर सप्लाई द्वारा डी० सी० वोल्टेज प्रदान की जाती है। इस वोल्टेज को ट्रांजिस्टर परिपथों तथा I.C. परिपथों में आवश्यकता अनुसार संयोजित किया जाता है।

अभिलक्षण खींचने हेतु परिवर्ती डी० सी० वोल्टेज की आवश्यकता होती है। यह परिवर्ती वोल्टेज पॉवर सप्लाई से आती है जो सकती है।


### § 13.4. बहुवरण प्रवर्धक (Multistage Amplifier) :

#### कुछ महत्वपूर्ण जनकारी—


- दो प्रवर्धक को कॉस्केड (cascade) में तब होते हैं जब पहले प्रवर्धक का आउटपुट दूसरे प्रवर्धक को इनपुट के रूप में दिया जाता है।
- प्रवर्धक युग्मन कई प्रकार से किया जा सकता है जैसे R-C युग्मन, रॉसफर्मर युग्मन तथा प्रत्यक्ष युग्मन।




(a)



(b)



(c)



(d)

चित्र 13.5—विभिन्न प्रकार की तरंगें

**प्रयोग 1**  
उद्देश्य (Object)—दो स्ट्रेज (two stage) R.C. युग्मित प्रवर्धक का 1 kHz पर कुल वोल्टेज लाभ ज्ञात करना तथा द्वितीय पद का प्रथम पद पर लोडिंग एफेक्ट (Loading effect) का प्रभाव देखना।

सामग्री (Material required)—

उपकरण—Dual trace CRO, डिजिटल मल्टीमीटर, A.F. सिग्नल जनरेटर

पॉवर सप्लाई—परिवर्ती रैग्युलेटेड d.c. स्रोत 0-30 V

प्रतीरोध ( $\frac{1}{2}$  W) — 100 Ω, 470 Ω, 560 Ω, 1000 Ω, 8.2 kΩ, 10 kΩ, 18 kΩ, 33 kΩ


संचालित (50 V) — दो 25 μF, दो 100 μF,

अर्द्धचालित—ट्रांजिस्टर 2N3904, 2N2102 (या तुल्य)

अन्य—SPST स्विच, ब्रेडबोर्ड/माइक्रो शीट

#### विधि (Procedure)—

- चित्र 13.6 के अनुसार परिपथ को ब्रेडबोर्ड/माइक्रो शीट पर संयोजित कीजिये।



चित्र 13.6—प्रारंभीक R.C. युग्मित प्रवर्धक

(A) Q-Point ज्ञात करना—

पॉवर सप्लाई को आॅन करके प्रथम स्ट्रेज के लिये  $V_{CC}$ ,  $V_C$  तथा  $V_{CE}$  का मान


डिजिटल मल्टीमीटर द्वारा ज्ञात कीजिये। कलक्टर धारा के मान

$I_C = \frac{V_{CC} - V_C}{R_C}$  की गणना कीजिये।

## 2. अधिकतम सिग्नल सामर्थ्य—

- (i) डिपार्य प्रवर्धक के लिये = ... V  
(ii) एकल पट प्रवर्धक के लिये = ... V

3. स्विच  $S_1$  को आॅन करके दिस्ती प्रवर्धक का बोल्टेज लाप ज्ञात करना।



2N3904  
चित्र 13.7—द्वांजिस्टरों के लिये की पहचान करना

तीक इसी प्रकार से द्वितीय स्टेज के Q-point की भी गणना कीजिये।

(B) अधिकतम सिग्नल बहन सामर्थ्य (Maximum signal handling capacity)—

(iii) ऑडिओ दोलिन की आवृत्ति 1 kHz पर सेट करके RC युक्ति प्रवर्धक को इनपुट दीजिये। इनपुट तरंग (A तथा B के मध्य) तथा आउटपुट तरंग (P तथा Q के मध्य) का Dual trace CRO पर खेला कीजिये। इनपुट का मान तब तक बढ़ाइये, जब तक आउटपुट विस्तृप्त न हो। इस इनपुट का मान नोट कीजिये। यह प्रवर्धक का अधिकतम सिग्नल सामर्थ्य है।

(iv)  $S_1$  को आॅफ करके प्रथम स्टेज की आउटपुट तथा इनपुट CRO पर खेला कीजिये। तथा प्रथम स्टेज का अधिक सिग्नल सामर्थ्य ज्ञात कीजिये।

(C) कुल बोल्टेज लाप—

(v)  $S_1$  को आॅन कीजिये। इनपुट बोल्टेज को अधिकतम सिग्नल सामर्थ्य का लागभा 70 % रखिये। प्रथम पट के आउटपुट पट, तथा द्वितीय पट की आउटपुट पट

बोल्टेज का मापन CRO द्वारा कीजिये तथा तालिका (13.1) पूर्ण कीजिये।

(D) लोडिंग एफेक्ट का प्रभाव देखना—त्विच  $S_1$  का आॅफ करके प्रथम स्टेज की आउटपुट बोल्टेज तथा इनपुट बोल्टेज का CRO द्वारा मापन कीजिये तथा तालिका 13.2 को पूरा कीजिये।

इस स्थिति में प्रथम पट से प्राप्त आउटपुट की उल्लंगन प्रथम पट की उस स्थिति में प्राप्त आउटपुट से कीजिये, जब  $S_1$  आॅन था।

प्रेषण (Observation)—

1. ट्रांजिस्टर का Q बिंदु—

(i) सल्लाई बोल्टेज  $V_{CC} = \dots$  V

प्रथम पट के लिये—

(i)  $V_{C1} = \dots$  V    (ii)  $I_{C1} = \frac{V_{CC} - V_{C1}}{R_{C1} (\text{k}\Omega)} = \dots$  mA    (iii)  $V_{CE1} = \dots$  V

द्वितीय पट के लिये—

(i)  $V_{C2} = \dots$  V    (ii)  $I_{C2} = \frac{V_{CC} - V_{C1}}{R_{C2} (\text{k}\Omega)} = \dots$  mA    (iii)  $V_{CE2} = \dots$  V

4.  $S_1$  को आॅफ करके (अर्थात् द्वितीय पट के अलग करके) प्रथम स्टेज का बोल्टेज लाप ज्ञात करना।

तालिका 13.2

क्र० सं	इनपुट बोल्टेज $V_{IN}$	प्रथम स्टेज की आउटपुट बोल्टेज $V_1$	प्रथम स्टेज का बोल्टेज लाप $A_1' = \frac{V_1}{V_{IN}}$	dB लाप $20 \log \left( \frac{V_1}{V_{IN}} \right)$
1.				
2.				
3.				

परिणाम (Result)—

1. 1 kHz पर प्रवर्धक का कुल लाप = .....  
2. 1 kHz पर प्रथम स्टेज का लाप—

- (i) जब द्वितीय स्टेज संयोजित था = .....  
(ii) जब द्वितीय स्टेज को अला कर दिया गया = .....

इससे स्पष्ट है कि पट लगाने से वह पहले पट को लोड कर देता है जिससे पहले पट की बोल्टेज लाप, कम हो जाती है।

"In RC coupled amplifier, the signal developed across the collector resistor  $R_C$  of the first stage is coupled to the base of the second stage coupled through the capacitor  $C_C$ . The coupling capacitor  $C_C$  blocks the d.c. voltage of the first stage from reaching the base of the second stage. In this way the d.c. biasing of

*the next stage is not interfered with. For this reason, the capacitor  $C_C$  is also called a blocking capacitor.*

*Voltage gain of first stage  $A_1$  is always less than the voltage gain  $A_2$  of second stage. This is because  $R_{A_1}$  is very much reduced as the input impedance  $R_{he}$  is parallel with  $R_{C_1}$  and  $R_B$ . This effect is called the loading effect in multistage amplifier.*

**Example :** (i) frequency fixed at 1 KHz.

*Input voltage*

$$V_{IN} = 25 \text{ mV}$$

*Output voltage of first stage*  $V_1 = 379 \text{ mV}$

*Hence gain of 1<sup>st</sup> stage*  $(A_1) = \frac{379}{25} = 15.16$

*Output voltage of second stage*

$$(A_1) = \frac{5}{0.379} = 13.2$$

*Overall gain*

$$(A) = \frac{5}{25 \text{ mV}} = 200$$

*Output voltage of 1<sup>st</sup> stage without loading* ( $V_1$ ) = 510 mV

*Gain of 1<sup>st</sup> stage without loading* ( $A_1'$ ) =  $\frac{510}{25} = 20.4$

### वायवा प्रश्नोत्तर

**प्रश्न 1:** दो स्टेज प्रवर्धक से क्या तार्पण है ?  
ज़र : यदि हम प्रवर्धक (Amplifiers) के दो स्टेजों को किसी युग्मन युक्ति द्वारा जोड़ दें तो दो स्टेज प्रवर्धक प्राप्त होता है।

**प्रश्न 2:** दो स्टेज का प्रयोग करने की क्या आवश्यकता है ?  
ज़र : यदि एक स्टेज द्वारा बांधित लाभ नहीं पायें, तो कई स्टेजों को युग्मन कर देते हैं। इस प्रकार यदि पहले स्टेज का लाभ  $A_1$  तथा दूसरे का  $A_2$  है तो संयुक्त लाभ (Combined gain)  $A = A_1 \times A_2$  होगा।

**प्रश्न 3:** क्या वास्तव में लाभ  $A_1 \times A_2$  के बराबर प्राप्त हुई ?  
ज़र - नहीं, वास्तविक लाभ  $A_1 \times A_2$  से थोड़ी कम प्राप्त हुई।

**प्रश्न 4:** वास्तविक लाभ के कम होने का मुख्य कारण क्या है ?  
ज़र : लोडिंग एफेक्ट।

**प्रश्न 5:** लोडिंग एफेक्ट क्या होता है ?

ज़र : यदि दो ट्रांजिस्टर को जोड़ जाता है तो दूसरा ट्रांजिस्टर पहले ट्रांजिस्टर के लोड के साथ (parallel) में आ जाता है। इसके पहले दूसरा ट्रांजिस्टर का प्रभावी (effective) लोड प्रतिरोध कम हो जाता है जिससे उसकी प्रभावी लाभ (effective gain) भी घट जाती है। इस प्रकार दूसरा स्टेज पहले स्टेज को लोड कर देता है। इसको लोडिंग एफेक्ट कहते हैं।

**प्रश्न 6:** *RC युग्मन से क्या अर्थ है ?*

ज़र : एक स्टेज के कलक्टर प्रतिरोध पर प्राप्त आउटपुट को दूसरे स्टेज से एक संचारित द्वारा युग्मित किया जाता है। इसलिये इसे *RC युग्मन* कहते हैं।

**प्रश्न 7:** *इसके अतिरिक्त और कौन से युग्मन होते हैं ?*

ज़र : दूसरफार्मर युग्मन तथा डायरेक्ट युग्मन।

**प्रश्न 8:** *ट्रांसफॉर्मर युग्मन कहाँ प्रयोग में लाते हैं ?*

ज़र : जहाँ प्रतिवाप मैच करने की आवश्यकता हो।

**प्रश्न 9:** *डी. सी. के लिये कैन-सा युग्मन प्रयोग में लाते हैं ?*

ज़र : डायरेक्ट युग्मन।

**प्रश्न 10:** *RC युग्मन प्रवर्धक का प्रयोग किस आवृत्ति रेंज के लिये करते हैं ?*

ज़र : ऑडियो रेंज में अर्थात् 20 Hz से 20 KHz.

**प्रश्न 11:** *डेसीबल लाभ का लाभ मानने की इकाई है ?*

ज़र : डेसीबल लाभ मानने की इकाई है।

**प्रश्न 12:** *लाभ को डेसीबल में कैसे बदल करते हैं ?*

ज़र : यदि शाक्त लाभ  $P_2$  है तो डेसीबल में पाँकर लाभ =  $10 \log_{10} \frac{P_2}{P_1}$

**प्रश्न 13:** *यदि वोल्टेज लाभ या धारा लाभ को डेसीबल में बदलना हो तो कैसे बदलेंगे ?*

ज़र : डेसीबल में वोल्टेज लाभ =  $120 \log_{10} \frac{V_2}{V_1}$

$$\text{डेसीबल में धारा लाभ} = 20 \log_{10} \frac{I_2}{I_1}$$

**प्रश्न 14:** *यदि इनपुट वोल्टेज 1 mV है तथा आउटपुट वोल्टेज 100 mV है तो डेसीबल में वोल्टेज लाभ क्या होता है ?*

$$\text{ज़र : } 20 \log_{10} \frac{100}{1} = 20 \log_{10} 100 = 20 \times 2 = 40 \text{ dB.}$$

**प्रश्न 15:** *यदि एक प्रवर्धक की वोल्टेज लाभ 10 है तथा इस प्रकार के तीन प्रवर्धकों को जोड़ दें, तो सम्पूर्ण लाभ कितनी होगी ?*

$$\text{ज़र : } 10 \times 10 \times 10 = 1000$$

**प्रश्न 16:** *यदि एक प्रवर्धक की वोल्टेज लाभ 15 dB है तथा इस प्रकार के तीन प्रवर्धकों को जोड़ दें, तो सम्पूर्ण वोल्टेज लाभ कितनी होगी ?*

$$\text{ज़र : } 15 \text{ dB} + 15 \text{ dB} + 15 \text{ dB} = 45 \text{ dB}$$

**प्रश्न 17:** *यदि किसी प्रवर्धक की इनपुट पावर 1 mW है तथा आउटपुट पावर 100 mW तो डेसीबल में पोवर लाभ कितनी होगी ?*

$$\text{ज़र : } 10 \log_{10} \frac{100}{1} = 10 \log_{10} 100 = 10 \times 2 = 20 \text{ dB}$$


### आवृति अनुक्रिया वक्र

**कुछ महत्वपूर्ण जानकारी—**

- सिग्नल आवृति तथा चोल्टेज लाप के मध्य खींचे गये भ्राफ को आवृति अनुक्रिया वक्र (frequency response curve) कहते हैं।
- आवृति अनुक्रिया वक्र बताता है कि प्रवर्धक क्षिप्ति आवृत्तियों पर इनपुट सिग्नल का कितना प्रवर्धन करता है।
- A.F. sine wave जनरेटर को सिग्नल स्रोत के रूप में प्रयोग किया जाता है, जबकि CRO द्वारा इनपुट व अङ्गत्युट तरंगों का प्रेशण एवं मापन किया जाता है।



चित्र 13.8—सेपीलॉग भ्राफ पेपर



चित्र 13.9

## प्रयोग 2

उद्देश्य (Object) — दो स्टेज (Two stage)  $RC$  युग्मित प्रवर्धक का आवृत्ति अनुक्रिया वक्र खींचना।

सामग्री (Material Required) —

उपकरण—Dual trace CRO, डिजिटल मल्टीमीटर, A.F. सिगनल जनरेटर  
पॉवर सप्लाई—परिवर्ती रेगुलेटर डी. सी. स्रोत 0 – 30 V

प्रतिरोध  $\left(\frac{1}{2} W\right)$  —  $100 \Omega$ ,  $470 \Omega$ ,  $560 \Omega$ ,  $1000 \Omega$ ,  $8.2 \text{ k}\Omega$ ,  $10 \text{ k}\Omega$ ,  $18 \text{ k}\Omega$ ,

$33 \text{ k}\Omega$


संधारित्र (50 V) — दो  $25 \mu\text{F}$ , दो  $100 \mu\text{F}$

अर्द्धचालक—ट्रांजिस्टर 2N 3904; 2N 2102 (या तुल्य)

अन्य—SPST स्विच, ब्रेडबोर्ड

विधि (Procedure) —


1. चित्र 13.11(a) के अनुसार परिपथ को संयोजित कीजिये।  $S_1$  को ऑन कर दीजिये। सिगनल जनरेटर से प्राप्त तरंग का आयाम  $10 \text{ mV}$  पर स्थिर कर दीजिये। सिगनल जनरेटर से प्राप्त सिगनल को परिपथ के इनपुट पर आरोपित कीजिये।
2. इनपुट सिगनल की आवृत्ति  $20 \text{ Hz}$  कर दीजिये। इनपुट व आउटपुट सिगनल का CRO पर प्रेक्षण कीजिये तथा उनका मान तालिका (13.4) में नोट कीजिये।
3. अब सिगनल आवृत्ति बढ़ाते जाइये तथा प्रत्येक आवृत्ति पर आउटपुट का मान नोट करते जाइये। ध्यान रहे कि इनपुट सिगनल का आयाम आपको पूरे प्रयोग में स्थिर रखना है। यदि आवृत्ति परिवर्तित करने पर इनपुट सिगनल के आयाम में कुछ परिवर्तन होता भी है तो फिर से उसे अपने प्रारम्भिक मान पर स्थिर कर दीजिये। प्रत्येक आवृत्ति पर आपको C.R.O. पर इनपुट तथा आउटपुट दोनों का मान नोट करना चाहिये। तालिका 13.4 को पूरा कीजिये।



चित्र 13.11(a) — RC युक्ति प्रवर्धक का आवृत्ति अनुक्रिया बन खींचने हेतु परिपथ

4. तालिका 13.4 की सहायता से आवृत्ति तथा वोल्टेज लाभ के ग्राफ को सेमीलॉग ग्राफ पर प्राप्त कीजिये।

5. ग्राफ पर अपर कट और आवृत्ति ( $f_U$ ) तथा लोअर कट और आवृत्ति ( $f_L$ ) को अधिकतम लाभ के 70.7 % पर चिह्नित कीजिये।  $f_U$  तथा  $f_L$  के अन्तर को बैड चौड़ाई के रूप में प्रदर्शित कीजिये।



चित्र 13.11(b) — ट्रांजिस्टर पिन कनेक्शन

तालिका 13.4  
प्रेषण (Observations) —

तालिका 13.4

S. No.	Frequency of Input Signal	Output Voltage $V_O$	Gain $\frac{V_O}{V_{IN}}$	Gain in dB $20 \log \frac{V_O}{V_{IN}}$
1.	20 Hz			
2.	40 Hz			
3.	60 Hz			
4.	100 Hz			
5.	200 Hz			
6.	400 Hz			
7.	600 Hz			
8.	1 kHz			

#### परिणाम (Result) —

RC युक्ति प्रवर्धक का आवृत्ति अनुक्रिया बन Semilog ग्राफ पर खींच दिया गया है।

- इसकी लाभ मध्य आवृत्ति रेज में लगभग नियत रहती है तथा बन स्पाइ (flat) प्राप्त होती है।
- उच्च तथा निम्न आवृत्तियों पर वोल्टेज लाभ कम हो जाता है।
- $f_U = \dots$
- $f_L = \dots$

$$\text{“Theory”} — \text{The voltage gain of an amplifier varies with signal frequency. It is because reactance of the capacitors in the circuit changes with input signal frequency and hence affects the output voltage. The curve between voltage gain and signal frequency of an amplifier is known as frequency response.}$$

In RC coupled amplifier, it is clear that voltage gain drops off at low ( $< 50$  Hz) and high ( $> 20$  kHz) frequency whereas it is uniform over mid-frequency range ( $50$  Hz to  $20$  kHz).

(i) At low frequencies ( $< 50$  Hz) — The reactance of coupling capacitor  $C_C$  is quite high and hence very small part of signal will pass from one stage to next stage. Moreover,  $C_E$  cannot shunt the emitter resistance  $R_E$  effectively because of its large reactance at low frequencies. These two factors cause a falling of voltage again at low frequencies.

(ii) At high frequencies ( $> 20$  kHz) — The gain at high frequencies falls due to effect of interelectrode and interwiring capacitances. At high frequencies, capacitative reactance of base-emitter junction is low which increases the base current. This reduces the current amplification factor 3. Due to these reasons the voltage gain drops off at high frequency.

### प्रयोग 3

**उद्देश्य (Object)**—एकल सिरा प्रवर्धक, पुश पुल प्रवर्धक तथा पूरक सममिति प्रवर्धक के लिये भारतथा आउटपुट शक्ति के बीच माफ खींचना तथा अविरूपित सिगनल आउटपुट के लिये अधिकतम इनपुट सिगनल का मान करना।

**सामग्री (Material required)**—

उपकरण—CRO, AF sine तरंग जनरेटर, डिजिटल मल्टीमीटर

पॉवर सप्लाई—परिवर्ती रेगुलेटेड डी. सी. स्रोत 0 – 30 V

अर्द्धचालक—2N2102, 2N3904, 2N4036 (हीट सिंक के साथ)

प्रतिरोध  $\left(\frac{1}{2} \text{ W}\right)$ —  $1 \text{ k}\Omega$ ,  $1.2 \text{ k}\Omega$ ,  $2.2 \text{ k}\Omega$ ,  $4.7 \text{ k}\Omega$ ,  $68 \text{ k}\Omega$ ,  $100 \Omega$ ,  $430 \Omega$

$470 \Omega$ ,  $560 \Omega$


संधारित्र (50 V)— $50 \mu\text{F}$ ,  $100 \mu\text{F}$

अन्य—इनपुट ट्रांसफॉर्मर, आउटपुट ट्रांसफॉर्मर

### विधि (Procedure) –

#### (A) एकल सिरा प्रवर्धक –

- (i) चित्र (13.12) के अनुसार परिपथ को संयोजित कीजिये। सिग्नल जनरेटर से 1 KHz का सिग्नल प्रवर्धक की इनपुट को फीड कीजिये। आउटपुट पर लगे लाउडस्पीकर में ध्वनि सुनाई देगी जिससे यह सुनिश्चित हो जायेगा कि परिपथ ठीक प्रकार से कार्य कर रहा है। इनपुट तथा आउटपुट सिग्नल का CRO पर प्रेक्षण कीजिये। इनपुट सिग्नल को तब तक बढ़ाते जाइये जब तक आउटपुट विरूपित न होने लगे। इस इनपुट सिग्नल का मान नोट कीजिये। फिर इनपुट सिग्नल को इस मान के लगभग 80 % पर set कर दीजिये।



चित्र 13.12—एकल सिरा प्रवर्धक

- (ii) लाउडस्पीकर के स्थान पर ऑडियो पॉवर मीटर में संयोजित कीजिये। ऑडियो प्रवर्धक की आउटपुट पर पॉवर मीटर की प्रतिबाधा क्रमवार परिवर्तित करते जाइये तथा प्रतिबाधा के प्रत्येक मान के संगत आउटपुट पॉवर ज्ञात कर तालिका 13.5 में नोट कीजिये। इस तालिका की सहायता से प्रतिबाधा तथा आउटपुट पॉवर के मध्य ग्राफ खींचिये। जिस प्रतिबाधा पर आउटपुट पॉवर का मान अधिकतम है, उस प्रतिबाधा के मान को इष्टतम लोड (Optimum load) कहते हैं। इसका मान ग्राफ से नोट कीजिये।
- (iii) पॉवर मीटर की प्रतिबाधा इष्टतम लोड के तुल्य सेट कीजिये। इनपुट तथा आउटपुट तरंगों का CRO पर प्रेक्षण कीजिये। इनपुट को तब तक बढ़ाते रहिये जब तक तरंग आकृति में विरूपण न आये। इस इनपुट सिग्नल को नोट कीजिये। यह प्रवर्धक का अधिकतम सिग्नल सामर्थ्य है।

#### (B) पुश पुल प्रवर्धक –

- (iv) चित्र (13.13) के अनुसार परिपथ को संयोजित कीजिये तथा पदों (i), (ii), (iii) को दोहराइये।

**प्रैक्टा (Observation)–**

(A) एकल सिरा प्रवर्धक–

1. डाटा बुक से—

(a) प्रयुक्त ट्रांजिस्टर का याइप = .....

(b) अधिकतम कालकटर थारा  $I_c(\max)$  = .....

(c) अधिकतम पाँचर रेटिंग = .....


2. जुड़े लोड का मान = .....  $\Omega$

इनपुट सिग्नल की आवृत्ति = .....

विस्तृपण रहित आउटपुट के लिये अधिकतम इनपुट सिग्नल का मान = .....

3. इनपुट सिग्नल = .....


सिग्नल की आवृत्ति = .....



चित्र 13.13—पुश्प पुल प्रवर्धक

(C) पूरक सममिति प्रवर्धक–

(v) चित्र (13.14) के अनुसार परिपथ को संयोजित कीजिये तथा पदों (i), (ii), (iii) को दोहाइये।



प्रश्न 1 : पॉवर प्रवर्धक क्या होते हैं? वापरवा प्रस्तोता

जवाब : यह किसी भी प्रवर्धक के अन्तिम स्तर के लिये इनपुट में प्रयोग होते हैं तथा इनसे लोड को बोझ जाता है।

प्रश्न 2 : शक्ति प्रवर्धकों का प्रयोग अन्तिम स्तर के लिये क्यों किया जाता है? जवाब : एक वोल्टेज प्रवर्धक अपने आउटपुट में उतनी-पाँचर प्रदान करने में समर्थ नहीं होता, जितनी लोड को ड्राइव (Drive) करने के लिये आवश्यक होती है। इसलिये, शक्ति प्रवर्धक का प्रयोग करते हैं। जो लोड को अधिक शक्ति प्रदान कर सकते हैं।

क्र० सं०	लोड प्रतिबाधा (ओम)	आउटपुट शक्ति (म्व)
.....	.....	.....

तालिका 13.5

4. इष्टतम लोड का मान = .....  $\Omega$

विस्तृपण रहित आउटपुट के लिये अधिकतम इनपुट सिग्नल = ..... mV

नोट—पुश्प पुल प्रवर्धक तथा पूरक सममिति प्रवर्धक के लिये उपरोक्त की तरह पाँचांक लीजिये।

परिणाम—(i) आउटपुट पॉवर का मान एक विशेष लोड प्रतिबाधा पर सर्वाधिक होता है। इस प्रतिबाधा के दोनों ओर (अधिक अधिक या कम प्रतिबाधा) आउटपुट पॉवर में कमी आ जाती है। यह प्रतिबाधा परिपथ की इष्टतम प्रतिबाधा कहलाती है।

क्र० सं०	प्रवर्धक का नाम	इष्टतम लोड	अधिकतम प्रिस्तात सामर्थ्य
1.	एकल सिरा प्रवर्धक	.....	.....
2.	पुश्प पुल प्रवर्धक	.....	.....
3.	पूरक सममिति पुश्प पुल प्रवर्धक	.....	.....

## प्रयोग 4

उद्देश्य (Object) — एक सिंगल स्टेज एम्प्लीफायर में वोल्टेज लाभ माप कर तथा आवृत्ति अनुक्रिया वक्र खींचकर बाइपास संधारित्र का प्रभाव देखना।

सामग्री (Material Required) —

उपकरण—CRO, डिजिटल मल्टीमीटर, A.F. Sine तरंग जनरेटर

पॉवर सप्लाई—परिवर्ती रेगुलेटेड d.c. स्रोत 0–30 V

प्रतिरोध  $\left(\frac{1}{2} W\right)$  — 560 Ω, दो 8·2 kΩ, दो 1 kΩ, दो 18 kΩ.

संधारित्र (50 V) — दो 25 μF, दो 100 μF

अर्द्धचालक—ट्रांजिस्टर 2N 3904 या तुल्य


अन्य—दो SPST स्विच, ब्रैडबोर्ड या माइक्रो बोर्ड

विधि (Procedure) —

- (i) चित्र 13.16 के अनुसार परिपथ को संयोजित कीजिये।  $S_1$  को on रखते हुये A.F. जनरेटर से 1 KHz आवृत्ति का सिग्नल लेकर परिपथ की इनपुट से जोड़िये। इनपुट तथा आउटपुट तरंगों का CRO पर प्रेक्षण करें। परिपथ के इनपुट का आयाम इतना रखिये कि आउटपुट सिग्नल में विरूपण न आये।
- (ii) इनपुट तथा आउटपुट वोल्टेज का मापन कर नोट कीजिये।
- (iii) अब इनपुट वोल्टेज को स्थिर (fix) रखते हुये  $S_1$  ऑफ कर दीजिये। आउटपुट का मापन फिर से कीजिये। (प्रवर्धक का आउटपुट इतना कम क्यों हो गया?)

आवृत्ति अनुक्रिया वक्र—

- (iv)  $S_1$  को ऑन कर दीजिये। इनपुट वोल्टेज का मान स्थिर करके विभिन्न आवृत्तियों पर आउटपुट वोल्टेज ज्ञात कीजिये तथा तालिका 13.6 में प्रविष्टि कीजिये।
- (v)  $S_1$  को ऑफ कर दीजिये। फिर से इनपुट वोल्टेज के स्थिर मान पर विभिन्न आवृत्तियों पर आउटपुट वोल्टेज ज्ञात कीजिये तथा तालिका 13.6 पूरी कीजिये।



चित्र 13.16—बाइपास संधारित्र का प्रभाव देखना

(vi) तालिका 13.6 की सहायता से एक ही semilog ग्राफ पेर पर बिना फीडबैक तथा फीडबैक के साथ प्रवर्धक की आवृत्ति अनुक्रिया बक्र खींचिये। अधिकतम लाभ के 70.7 % पर अपर तथा लोअर कर ओफ आवृत्ति चिह्नित कीजिये।

#### प्रेरण (Observations) —

##### 1. वोल्टेज लाभ मापना—

इनपुट सिग्नल वोल्टेज  $V_{in} = \dots\dots$  (peak to peak)

आउटपुट वोल्टेज—

(a) जब  $S_1$  on है (अर्थात् बायपास संधारित्र लगा है)  $V_0 = \dots\dots$  (peak to peak)

(b) जब  $S_1$  off है (अर्थात् बायपास संधारित्र हटाने पर)  $V_0' = \dots\dots$  (peak to peak)

##### 2. आवृत्ति अनुक्रिया बक्र खींचना

#### तालिका 13.6

$$V_i = \dots\dots \text{ (fixed)}$$

क्र० सं०	इनपुट सिग्नल की आवृत्ति	आउटपुट		वोल्टेज लाभ	
		$S_1$ on	$S_1$ off	$S_1$ on	$S_1$ off
	20 Hz				
	50 Hz				
	:				
	20 kHz				
	30 kHz				

#### परिणाम (Result) —

##### 1. वोल्टेज लाभ—

(a) बिना फीडबैक के ( $S_1$  on अर्थात् बाइपास संधारित्र परिपथ में लगा हुआ)  $= \frac{V_0}{V_{in}}$

(b) फीडबैक के साथ ( $S_1$  off अर्थात् बायपास संधारित्र को हटाकर) =  $\frac{V_0'}{V_{in}}$

इससे स्पष्ट है कि ऋणात्मक फीडबैक प्रवर्धक के लाभ को कम कर देती है।

## 2. आवृत्ति अनुक्रिया वक्र—

(a) बिना फीडबैक के ( $S_1$  on)  $f_u = \dots$   $f_L = \dots$

बैंड चौड़ाई (BW) =  $f_u - f_L = \dots$

(b) फीडबैक के साथ  $f_{uf} = \dots$   $f_{Lf} = \dots$

बैंड चौड़ाई (BW)<sub>f</sub> =  $f_{uf} - f_{Lf} = \dots$

इससे स्पष्ट है कि ऋणात्मक फीडबैक से परिपथ की बैंड चौड़ाई बढ़ जाती है।

"When only one transistor with associated circuitry is used for amplifying a weak signal, the circuit is known as single stage transistor amplifier.

An emitter bypass capacitor  $C_E$  ( $47 \mu F$ ) is used parallel with  $R_E$  to provide a low reactance path to the amplified a.c. signal.

The capacitor  $C_E$  works as bypass capacitor. It bypasses all the a.c. current from the signal to the ground. If the capacitor  $C_E$  is not in the circuit, the a.c. voltage developed across  $R_E$  will affect the input a.c. voltage. Such a feedback of signal is reduced by putting the capacitor  $C_E$ , or in other words if  $C_E$  is not used, then amplifier a.c. signal flowing through  $R_E$  will cause a voltage drop across it, thereby reducing the output voltage.

If the capacitor  $C_E$  is good enough to provide an effective bypass to the lowest frequency of the signal, it will do so better to the higher frequencies. We therefore, select such a value of capacitor  $C_E$  that gives quite a low impedance compared to  $R_E$  at lowest frequency present in the input signal."


Example :  $V_i = 25 \text{ mV}$  (fixed).

S. No.	Frequency of input signal	Output Voltage		Voltage gain $\left(\frac{V_0}{V_i}\right)$	
		$S_1$ on	$S_1$ off	$S_1$ on	$S_1$ off
1.	10 Hz	416	39	16.6	1.59
2.	20 Hz	429	42	17.2	1.68
3.	50 Hz	435	45	17.4	1.8
4.	100 Hz	440	45	17.6	1.8
5.	200 Hz	440	45	17.6	1.8
6.	500 Hz	440	45	17.6	1.8
7.	1 KHz	440	45	17.6	1.8
8.	2 KHz	440	45	17.6	1.8
9.	5 KHz	440	45	17.6	1.8
10.	10 KHz	440	45	17.6	1.8
11.	50 KHz	426	45	17.0	1.8
12.	80 KHz	420	42	16.8	1.68
13.	100 KHz	415	39	16.6	1.56

# 14


## प्रौद्योगिकी (PROJECTS)

### (iii) फेज लॉक लूप (Phase locked loop)




कित्ता 14.3

### (iv) फेज शिफ्ट दोलिन (Phase shift oscillator)



कित्ता 14.4

### (v) वीन ब्रिज दोलिन (Wein bridge oscillator)



कित्ता 14.5


### § 14.1 परिचय (Introduction)

यदि आपको इलैक्ट्रॉनिक्स पढ़ने के साथ-साथ प्रौद्योगिकी बनाने में रुचि है तो यह अध्याय आपकी सहायता के लिये है। इस अध्याय में कुछ सरल परिपथ दिये जा रहे हैं, जिनको आप बना सकते हैं तथा टेस्ट कर सकते हैं। इससे न केवल आपकी प्रायोगिक क्षमता में वृद्धि में होगी, बल्कि आप इलैक्ट्रॉनिक्स के जटिल सिद्धांतों को सरलता से समझ सकेंगे।

### § 14.2 कुछ इलैक्ट्रॉनिक प्रोजेक्ट (Some Electronic Projects)

कित्ता 14.1 से कित्ता 14.9 में कुछ इलैक्ट्रॉनिक प्रोजेक्ट हैं परिपथ प्रदर्शित हैं—


#### (i) एस्टेबल मल्टीवाइब्रेटर (Astable multivibrator)



कित्ता 14.1

#### (ii) वोल्टेज नियंत्रित दोलिन (Voltage controlled oscillator)


$V_{CC} = +5\text{ V}$




कित्ता 14.2

#### (iii) फेज लॉक दोलिन (Phase locked loop)

$V_{CC} = +9\text{ V}$




### (iv) फेज शिफ्ट दोलिन (Phase shift oscillator)



कित्ता 14.4

### (v) वीन ब्रिज दोलिन (Wein bridge oscillator)


$V_{CC} = +5\text{ V}$



कित्ता 14.5


## (ix) सेकेंड ऑर्डर लो-पास फिल्टर (Second order low pass filter)

(vi) टिवन-टी दोलिन (Twin-T oscillator)




किंव 14.9

(x) सेकेंड ऑर्डर हाई-पास फिल्टर (Second order high pass filter)




(vii) आयाम माइलेटर (Amplitude modulator)




किंव 14.7

(xi) प्रदीपन नियंत्रक (Illumination controller)




किंव 14.11

(xii) ऑफ-एट-डार्क परिपथ (Off at dark circuit)




किंव 14.8

(xvii) रेजुलेटेड पावर सप्लाई (Regulated power supply)




किंवा 14.13

(xviii) म्यूजिकल बटी (Musical bell)




किंवा 14.14

(xix) ईगन की आँखें (Dragon eyes)




किंवा 14.15

(xvi) ऑटोमैटिक नाइट लैम्प (Automatic night lamp)




किंवा 14.16

(xvii) वाटर लेवल इंडिकेटर (Water level indicator)




किंवा 14.17

(xviii) डिजिटल लॉजिक प्रोब (Digital logic probe)




किंवा 14.18

(xix) डिजिटल लॉजिक पल्सर (Digital logic pulser)



किंवा 14.19




चित्र 14.20

## 15

### बहुविकल्पीय प्रश्न बैंक (MULTIPLE CHOICE QUESTION BANK)

### बहुविकल्पीय प्रश्न बैंक


1. एक प्रवर्धक का  $R_i = 2\text{ k}\Omega$  और  $R_o = 40\text{ k}\Omega$ ,  $A_v = 90$  है। शास्त्रीय विभव (वोल्टेज) ब्रेणी (Voltage series) पुः निविष ( $\beta = 0.1$ ) प्रदान करते पर क्रमशः  $R_{if}$  और  $R_{of}$  का मान बताइये—
  - (a) 2 K और 40 K
  - (b) 20 K और 4 K
  - (c) 16 K और 5 K
  - (d) 0.2 K और 400 K
2. जब धनात्मक पुः निविष प्रवर्धक दोलिन की धौति प्रयुक्त करते हैं तो स्थिति  $A\beta = 1$  जानी जाती है—
  - (a) दोलिन का नारखोंजन क्राइटेरियन
  - (b) दोलिन का पेक्सन क्राइटेरियन
  - (c) दोलिन का धनात्मक क्राइटेरियन
  - (d) उपरोक्त में कोई नहीं
3. दिये गये परिपथ में  $\beta = 99$ ,  $V_{EB} = 0.6$ , तो प्रचालन बिन्दु ( $V_{CE}, I_C$ ) का मान चित्र (14.1)—
  - (a) 4.6 V और 1.98 mA
  - (b) 4.7 V और 2 mA
  - (c) 5.4 V और 1.56 mA
  - (d) 4.2 V और 2.1 mA
4. एक जीनर डायोड में—
  - (a) आम वोल्टेज उच्च होती है
  - (b) क्रणात्मक प्रतिरोध अभिलक्षण निकलता है
  - (c) Sharp विच्छेदन (breakdown) उच्कम वोल्टेज पर होता है।
  - (d) इनमें से कोई नहीं
5. एक प्रवर्धक का शाक्ति लाख 50 है। यह लाख dB में होगा—
  - (a) 17 dB
  - (b) 31 dB
  - (c) 34 dB
  - (d) 140 dB
6. एक सिंगल एड्वें वर्ग-A दूसरफॉर्मर युक्ति प्रवर्धक 5 mW की शाक्ति द्वितीयक (Secondary) में लो लोड निर्दित (deliver) करता है। दूसरफॉर्मर की दशता (efficiency) 70% है जो दूसरफॉर्मर की शाक्ति व्यव धमता  $P_T$  लाखग बढ़ानी होनी चाहिये—
  - (a) 33 mW
  - (b) 70 mW
  - (c) 100 mW
  - (d) 68 mW
7. सिंगल सेज दूसरफॉर्मर युक्ति (coupled) वर्ग-A प्रवर्धक 1.25 W लोड को a.c. शाक्ति वितरि (deliver) कर रहा है। d.c. सल्लाई से ग्रात्म d.c. शाक्ति का मान—
  - (a) 1.25 W
  - (b) 2.5 W
  - (c) 5 W
  - (d) 0.65 W



चित्र 15.1

8. निम्नलिखित में से किसमें दृष्टि वोल्टेज प्रवर्धक प्रयोग नहीं करते—
- टेलीविजन रिसीवर
  - रेडियो रिसीवर
  - पाइलक एड्स प्रणाली
  - सभी उन पदों में
9. निम्नलिखित प्रकार के संधारित्र में किसके लिये कर्लर कोड उसके मान को निर्दिष्ट (specify) करने के लिये प्रयोग नहीं करते हैं—
- पेपर संधारित्र
  - सिरिमिक संधारित्र
  - अप्रक संधारित्र
  - इलेक्ट्रोलाइट संधारित्र
10. एक सिग्नल के आवृत्ति अवयव (component) को 445 KHz से 465 KHz तक परिवर्तित किया जाता है। निम्नलिखित प्रवर्धकों में से कौनसा उपयुक्त होगा—
- सीधा (direct) युग्मित प्रवर्धक
  - RC युग्मित द्रायोड प्रयुक्त
  - RC युग्मित प्रवर्धक ट्रांजिस्टर प्रयुक्त
  - द्रासफार्मर युग्मित द्रृढ़ूल प्रवर्धक (ट्रांजिस्टर प्रयुक्त)
11.  $RC$  कर्लिंगा का युग्म—
- अच्छी इमोड़ेस भैरविंग
  - सत्ता
  - उच्च दक्षता
  - उन में से कोई नहीं
12. सबसे अच्छी आवृत्ति अनुक्रिया किस कर्लिंग स्कीम की होती है—
- डायैट्रट
  - द्रासफार्मर
  - $RC$
  - उन में से कोई नहीं
13.  $RC$  कर्लिंग स्कीम में कर्लिंग कैपेसिटर का मान होता है लगभग—
- 100 pF
  - 10  $\mu$ F
  - 0.1  $\mu$ F
  - 0.01  $\mu$ F
14. यदि d.c. सिग्नलों को प्रवर्तित करना है तो कौन सी कर्लिंग विधि प्रयुक्त करनी चाहिये—
- $RC$
  - द्रासफार्मर
  - डायैट्रट
  - उन में से कोई नहीं
15. यदि तीन-सेट्र प्रवर्धक के ब्यक्तिगत स्टेपों के गेन क्रमशः, 10 dB, 5 dB तथा 9 dB हैं, तो कुल dB नेन—
- 24 dB
  - 240 dB
  - 6 dB
  - 27 dB
16. यदि पॉवर गेन  $A_p = 1,000,000$  को dB में व्यक्त किया जाये, तो उसका मान होगा—
- 60 dB
  - 30 dB
  - 120 dB
  - 106 dB
17. मल्टीस्ट्रेच प्रवर्धक का कुल लाप्स individual स्टेपों के लाप्स के युणिफल से कम होता है, क्योंकि—
- लॉडिंग प्रभाव के कारण
  - कर्लिंग युक्ति में पॉवर loss के कारण
  - अधिक द्रृढ़िस्ट्रो के प्रयोग के कारण
  - अधिक संधारित्रों के प्रयोग के कारण
18. यदि प्रवर्धक का पॉवर स्तर आधा हो जाता है, तो dB गेन कितना कम होगा—
- 0.5 dB
  - 3 dB
  - 2 dB
  - 10 dB
19. अपर तथा लोअर कट-ऑफ आवृत्तियां कहलाती हैं—
- अनुनाद आवृत्तियाँ
  - साइडबैंड आवृत्तियाँ
  - 5 dB आवृत्तियाँ
  - 3 dB आवृत्तियाँ
20. मल्टीस्ट्रेच प्रवर्धकों में प्रयुक्त बाइपास संधारित्र की शारिया का मान होता है, लगभग—
- 0.1  $\mu$ F
  - 100 pF
  - 50  $\mu$ F
  - 0.01  $\mu$ F
21. एक सिग्नल स्ट्रेच द्रासफार्मर युग्मित पर्सन 4 जारी कर्मणक ट्रांजिस्टर को 2.5 W की अधिकतम व्यय शमता के साथ प्रयोग करते हैं। लोड में अधिकतम a.c. शक्ति का मान—
- 1.25 W
  - 2.5 W
  - 5 W
  - 0.65 W
22. एक 0.2  $\mu$ F संधारित्र का प्रतिष्ठात्र (reactance) 1 k $\Omega$  किस आवृत्ति (frequency) पर होगा—
- 800 Hz
  - 1 KHz
  - 1 MHz
  - 9 MHz
23. जीनर डायोड में—
- सिर्फ P क्षेत्र अधिक डोप (dope) होता है
  - सिर्फ N क्षेत्र अधिक डोप होता है
  - P और N क्षेत्र दोनों ही अधिक डोप होते हैं
  - P और N क्षेत्र दोनों ही हल्के (lightly) डोप होते हैं
24. किसकी प्रतिरोधकता  $10^9 \Omega$  है—
- एल्यूमीनियम (Al)
  - सोडियम (Na)
  - बिस्मिथ (Bi)
  - निकल (Ni)
25. परिपथ में  $I_0$  का मान कितना है (चित्र 15.2)—
- $$(a) \frac{V_S R_L}{R_S (R_L + R_S)}$$
- $$(b) V_S / R_S$$
- $$(c) V_S / R_L$$
- $$(d) V_S \left( \frac{1}{R_S} + \frac{1}{R_L} \right)$$
- चित्र 15.2
- चित्र 15.3—
- 
- चित्र 15.3
26. चित्र के डायोड और चल कुण्डली मिलेप्ट्रीटर के आर्स मानते हैं। मीटर गीड़िंग होगी (चित्र 15.3)—
- 0.1
  - $\frac{0.2}{\pi}$
  - $\frac{0.1}{2\pi}$
  - $\frac{0.1}{\pi}$

27. एक दोंजिस्टर का र्टन ऑफ समय का मान लगाया कितना होता है ?  
 (a)  $10 \text{ n sec}$       (b)  $60 \text{ n sec}$       (c)  $70 \text{ n sec}$       (d)  $40 \text{ n sec}$
28. आदर्श हिफैस प्रवर्धक के लिये कॉमन मोड रिबेशन अनुपात (CMRR) होना चाहिये—  
 (a) अनन्त      (b) जितना कम हो सके  
 (c) स्थिर      (d) इनमें से कोई नहीं
29. वर्ग A ब्रेंगो प्रदर्शित प्रवर्धक प्रयुक्ति दोंजिस्टर में, आदर्श स्थिति के अन्वर्गित विवरित औषधिकतम a.c. शक्ति 1 वाट (watt) है। औषधिकतम दोंजिस्टर व्यय शक्ता का मान—  
 (a) 1 Watt      (b) 2 Watt      (c) 3 Watt      (d) 4 Watt
30. व्यवहारिक दोलित्र में 4J का मान कितना होता है—  
 (a) 1 से थोड़ा कम      (b) 1      (c)  $-1$       (d) 1 से थोड़ा अधिक
31. प्रवर्धक के आउटपुट स्टेज को कहा जाता है—  
 (a) मिक्सर स्टेज      (b) पॉवर स्टेज      (c) हिटेक्टर स्टेज      (d) RF स्टेज
32. पॉवर प्रवर्धक में कौन-सी कार्लिंग प्रयोग की जाती है—  
 (a) डोमोपॉर्मर      (b) RC      (c) डायोक्ट्र      (d) एमीडीस
33. डायोक्ट्र फँड (Resistance loaded) क्लास A प्रवर्धक की औषधिकतम दक्षता—  
 (a) 25 %      (b) 50 %      (c) 75-5 %      (d) 90 %
34. ट्रांसफॉर्मर युग्मित क्लास A प्रवर्धक की औषधिकतम दक्षता—  
 (a) 25 %      (b) 50 %      (c) 78-5 %      (d) 90 %
35. निम्न में से अधिकतम कलक्टर दक्षता किसकी होती है—  
 (a) क्लास A      (b) क्लास B      (c) क्लास C      (d) क्लास AB
36. क्लास B आपरेशन की औषधिकतम दक्षता—  
 (a) 25 %      (b) 50 %      (c) 78-5 %      (d) 90 %
37. दो ट्रांजिस्टर युक्त क्लास B पॉवर प्रवर्धक कहलाता है—  
 (a) पुरा पुल प्रवर्धक      (b) इयून प्रवर्धक      (c) फौटोबैक प्रवर्धक      (d) RF प्रवर्धक
38. काम्पलीमेटर-सिमिटो प्रवर्धक में होते हैं—  
 (a) एक PNP व एक NPN ट्रांजिस्टर      (b) दो NPN ट्रांजिस्टर  
 (c) दो PNP ट्रांजिस्टर      (d) 3 PNP ट्रांजिस्टर
39. सबसे महंगी कार्लिंग विधि—  
 (a) RC      (b) डायोक्ट्र      (c) इमीडीस      (d) ट्रांसफॉर्मर
40. क्लास- $A$  पॉवर प्रवर्धक कहलाता है—  
 (a) सिगल एन्डे ड प्रवर्धक      (b) पुरा पुल प्रवर्धक  
 (c) काम्पलीमेटरी सिमिटो प्रवर्धक      (d) वॉल्टेज प्रवर्धक
41. प्रवर्धक में निरोटिव फौटोबैक लाने से उसकी गेन—  
 (a) घटती है      (b) बढ़ती है  
 (c) समान रहती है      (d) दस गुनी हो जाती है
42. फौटोबैक परिपथ सामान्यतः किस प्रकार का रेटर्वर्क होता है—  
 (a) प्रतिरोधी      (b) धारानीय      (c) प्रेसकीय      (d) डायोड युक्त
43. निरोटिव फौटोबैक किसमें लाइंड जाती है—  
 (a) दोलित्रों में      (b) बैक्टोफायर में      (c) फिल्टर में      (d) प्रवर्धकों में
44. पाजीट्रिव फौटोबैक किसमें लाइंड जाती है—  
 (a) दोलित्रों में      (b) बैक्टीफायर में      (c) फिल्टर में      (d) दोलित्र में
45. एमीटर फॉलोअर का बोल्टेज लाप होता है—  
 (a) 100 से अधिक      (b) 1 से कुछ कम      (c) 1 से अधिक      (d) 10 से अधिक
46. एमीटर फॉलोअर किस प्रकार का परिपथ है—  
 (a) बोल्टेज सिरीज फौटोबैक      (b) धारा सिरीज फौटोबैक  
 (c) बोल्टेज शॉट फौटोबैक      (d) धारा शॉट फौटोबैक
47. एमीटर फॉलोअर की इनपुट व आउटपुट बोल्टेज के मध्य कलान्तर—  
 (a)  $0^\circ$       (b)  $45^\circ$       (c)  $90^\circ$       (d)  $180^\circ$
48. यदि एमीटर प्रतिरोध को बाइपास न किया जाये (अर्थात्  $C_E$  कॉनेक्ट न किया जाये), तो किस प्रकार का फौटोबैक होता है—  
 (a) बोल्टेज सिरीज फौटोबैक      (b) धारा सिरीज फौटोबैक  
 (c) बोल्टेज शॉट फौटोबैक      (d) धारा शॉट फौटोबैक
49. एमीटर फॉलोअर कहलाता है—  
 (a) CC बैष      (b) CE बैष      (c) CB बैष      (d) उक्त में से कोई नहीं
50. यदि निम्न फौटोबैक के प्रवर्धक का गेन 90 है, तथा फौटोबैक लाने पर 9 है तो फौटोबैक क्रैक्षन  $\beta =$ —  
 (a) 1      (b) 0.5      (c) 0.2      (d) 0.1
51. एक आदर्श सन्तुलित प्रवर्धक में कॉमन मोड लाप का मान—  
 (a) सिगल एन्डे ड प्रवर्धक के कॉमन लाप का आधा बहुत कम  
 (b) सिगल एन्डे ड प्रवर्धक के कॉमन लाप का आधा बहुत कम  
 (c) बहुत कम  
 (d) शून्य
52. दिखाये गये अनुनाद परिपथ के लिये यदि  $\omega_0 = 10^5$ ,  $Q = 50$ ,  $R = 10\Omega$  है तो  $C$  का मान होगा (चित्र 14.4)—  
 (a)  $250 \text{ pF}$       (b)  $100 \text{ pF}$       (c)  $500 \text{ pF}$       (d)  $1.25 \text{ pF}$



चित्र 15.4

53. परिपथ में  $V_0$  का मान (चित्र 15.5) —

- (a)  $2V_S$
- (b)  $-2V_S$
- (c)  $3V_S$
- (d)  $-3V_S$

54. किस वर्ग के प्रवर्धक की तुलना में वर्ग B

प्रवर्धक की दक्षता कम है—

- (a) वर्ग A
- (b) वर्ग AB
- (c) वर्ग C
- (d) A, AB और C

55. निम्नलिखित लॉट (plot) में से कौन-सा सीधे परिपथ कर सकते हैं  $\beta$  को ज्ञात करने के लिये—


- (a) स्थिर  $I_B$  के लिये,  $V_{CE} V/S I_C$
- (b) स्थिर  $V_{CE}$  के लिये,  $V_{BE} V/S I_B$
- (c) स्थिर  $I_E$  के लिये,  $V_{CB} V/S I_C$
- (d) उक्त सभी

56. एक प्रवर्धक का लाभ  $1000 \pm 10$  है। ऋणात्मक पुनःनिविष्ट इस तरह प्रदान करते हैं कि लाभ परिवर्तन  $0.1\%$  के अन्तर्गत हो। तो पुनःनिविष्ट  $\beta_f$  का मान—

- (a)  $\frac{1}{10}$
- (b)  $\frac{1}{9}$
- (c)  $\frac{9}{100}$
- (d)  $\frac{9}{1000}$

57. दिखाये दुये परिपथ में,  $V_0$  का मान क्या होगा (चित्र 15.6)—

- (a)  $3V_S - 6V_{S2}$
- (b)  $2V_S - 3V_{S2}$
- (c)  $2V_S - 2V_{S2}$
- (d)  $3V_S - 2V_{S2}$



चित्र 15.6


58. एक कास्केड प्रवर्धक की उच्च कट ऑफ (Cut off) आवृत्ति क्या होगी ?

- (a) सिंगल स्टेज प्रवर्धक की आवृत्ति के बाराबर
- (b) सिंगल स्टेज प्रवर्धक की आवृत्ति से कम
- (c) सिंगल स्टेज प्रवर्धक की आवृत्ति से अधिक
- (d) इगानी होगी

59. मुक्त चालन बड़कम्बिट (astable multivibrator) में, प्रत्येक स्टेज  $1\mu S$  के लिये क्या ओप होती है दोलन आवृत्ति क्या होगी—

- (a) 10 MHz
- (b) 5 MHz
- (c) 1 MHz
- (d) 0.5 MHz

60. चित्र 15.7 में दिखाये दुये परिपथ में बहुत अधिक ऋणात्मक मान की निविष्ट वोल्टेज ( $V_1$ ) पर डायोड किस तरह बर्णनीत होते हैं—



चित्र 15.5

- (a)  $D_1$  off,  $D_2$  off
- (b)  $D_1$  on,  $D_2$  off
- (c)  $D_1$  off,  $D_2$  on
- (d)  $D_1$  on,  $D_2$  on

61. निम्नलिखित प्रवर्धक कॉम्पारिजन में से किसमें अधिकतम शाकि लाभ प्राप्त होता है—

- (a) कॉम्पन बेस
- (b) कॉम्पन एसीटर
- (c) कॉम्पन कलक्टर
- (d) एसीटर फॉलोवर

62. निम्नलिखित में से कौन-सा अधिक स्थिर (stable) दोलित्र है ?

- (a) बैन ब्रिज दोलित्र
- (b) हॉटसे दोलित्र
- (c) कालिपट दोलित्र
- (d) क्रिस्टल नियन्त्रित दोलित्र

- (a)  $A\beta = 0$
- (b)  $A\beta = -1$
- (c)  $A\beta = 1$
- (d)  $A = \frac{1}{\sqrt{\beta}}$

64. RC केज रिप्ट दोलित्र में—

- (a)  $\beta$  नेटवर्क  $180^\circ$  का कला परिवर्तन करता है
- (b)  $\beta$  नेटवर्क  $360^\circ$  का कला परिवर्तन उत्पन्न करता है
- (c) प्रवर्धक का लाभ धनात्मक होता है
- (d)  $A\beta$  को  $-1$  होता जाहिये

65. RC केज रिप्ट दोलित्र की आवृत्ति का मान—


- (a)  $\frac{1}{2\pi\sqrt{RC}}$
- (b)  $\frac{1}{2\pi R\sqrt{C}}$
- (c)  $\frac{2\pi}{\sqrt{RC}}$
- (d)  $2\pi\sqrt{RC}$

66. एक दोलित्र परिपथ क्या होता है—

- (a) d.c. से a.c. कनवर्टर
- (b) d.c. से d.c. कनवर्टर
- (c) a.c. से d.c. कनवर्टर
- (d) a.c. से a.c. कनवर्टर

67. OP-AMP परिपथ में,  $V_0$  का मान (चित्र 15.8)—

- (a)  $2V_S$
- (b)  $-2V_S$
- (c)  $3V_S$
- (d)  $-3V_S$



चित्र 15.7

## 404 बहुविकल्पीय प्रश्न वैंक

68. उच्च इनपुट और निम्न आउटपुट प्रतिबाधाओं के लिये कौन-सा बन्ध चुनते हैं—  
(a) कॉमन एमीटर (b) कॉमन बेस (c) कॉमन कलक्टर (d) कोई एक
69. एक ट्रांजिस्टर का अग्र प्रवर्धन गुणांक (forward amplification factor) होता है—  
(a)  $CE$  प्रवर्धक का धारा लाभ (b)  $CB$  प्रवर्धक का धारा लाभ  
(c)  $CC$  प्रवर्धक का वोल्टेज लाभ (d)  $CE$  प्रवर्धक का वोल्टेज लाभ
70. निम्नलिखित दोलित्र में से कौन-सा 1 KHz की आवृत्ति को उत्पन्न करने के लिये उचित होगा—  
(a) वेन ब्रिज दोलित्र (b) ट्र्यून्ड कलक्टर दोलित्र  
(c) हार्टले दोलित्र (d) कॉलपिट दोलित्र
71. दोलित्र कनवर्ट करता है—  
(a) a.c. पॉवर को d.c. पॉवर में (b) d.c. पॉवर को a.c. पॉवर में  
(c) a.c. पॉवर को a.c. पॉवर में (d) d.c. पॉवर को d.c. पॉवर में
72. ट्रांजिस्टर दोलित्र में एकिटव युक्ति कौन-सी होती है—  
(a) टैंक परिपथ (b) फीडबैक परिपथ  
(c) बायसिंग परिपथ (d) ट्रांजिस्टर
73.  $RC$  फेज शिफ्ट दोलित्र में कितने  $RC$  परिपथ प्रयुक्ति किये जाते हैं—  
(a) 1 (b) 2 (c) 3 (d) 4
74. तीन  $RC$  परिपथ अधिकतम कितनी फेज शिफ्ट प्रदान कर सकते हैं—  
(a)  $90^\circ$  (b)  $180^\circ$  (c)  $270^\circ$  (d)  $360^\circ$
75. यदि  $LC$  दोलित्र में यदि  $C$  का मान चार गुना कर दिया जाये, तो दोलन आवृत्ति का मान—  
(a) दोगुना हो जाता है (b) चार गुना हो जाता है  
(c) आधा हो जाता है (d) समान रहता है
76. फेज शिफ्ट दोलित्र के दोलनों की आवृत्ति निर्भर करती है—  
(a)  $L$  व  $C$  पर (b)  $R$ ,  $L$  तथा  $C$  पर  
(c)  $L$  व  $R$  पर (d)  $R$  व  $C$  पर
77. निम्न में से कौन-सा दोलित्र  $LC$  दोलित्र नहीं है—  
(a) हार्टले (b) कॉलपिट (c) ट्र्यून्ड कलक्टर (d) वीन सेतु

उत्तरपाता

1. (b)	2. (a)	3. (a)	4. (c)	5. (a)	6. (a)	7. (b)
8. (c)	9. (d)	10. (d)	11. (b)	12. (c)	13. (c)	14. (c)
15. (a)	16. (a)	17. (a)	18. (b)	19. (d)	20. (c)	21. (a)
22. (a)	23. (c)	24. (a)	25. (b)	26. (d)	27. (c)	28. (a)
29. (c)	30. (d)	31. (b)	32. (a)	33. (a)	34. (b)	35. (c)
36. (c)	37. (a)	38. (a)	39. (d)	40. (a)	41. (a)	42. (a)
43. (d)	44. (a)	45. (b)	46. (a)	47. (a)	48. (b)	49. (a)
50. (d)	51. (d)	52. (c)	53. (c)	54. (c)	55. (a)	56. (d)
57. (d)	58. (b)	59. (d)	60. (b)	61. (b)	62. (d)	63. (c)
64. (a)	65. (a)	66. (a)	67. (c)	68. (c)	69. (b)	70. (a)
71. (b)	72. (d)	73. (c)	74. (c)	75. (c)	76. (d)	77. (d)

## तैरते को नाव का सहारा


**(TAIRTE KOH NAAV KA SAHAARA)**

ट्रांजिस्टर को तीन प्रकार से कैनेक्ट किया जा सकता है CB, CE तथा CCI किन्तु कौन्हन इमीटर ट्रांजिस्टर का सबसे ज्यादा प्रयोग होता है क्योंकि इसमें अधिक बोल्टेज तथा धारा लाभ प्राप्त होते हैं ( $A_i \approx 100$  and  $A_v \approx 1000$ )। CE mode में ट्रांजिस्टर का उच्च Input Impedance तथा low output impedance होने के कारण cascading करके multistage प्रवर्धक बनाया जाना भी बेहतर रहता है।

- सिंगल स्टेज ट्रांजिस्टर प्रवर्धक—

आप जानते हैं कि ट्रांजिस्टर एक एक्टिव युक्ति है तथा ट्रांजिस्टर तथा अन्य निक्षिय युक्तियों (जैसे प्रतिरोध, संधारित्र) की सहायता से प्रवर्धक परिपथ बनाये जा सकते हैं। ट्रांजिस्टर को साक्रिय युक्ति इसीलिए कहा जाता है क्योंकि ट्रांजिस्टर की सहायता से बने प्रवर्धक परिपथ सिंगल का प्रवर्धन (amplification) कर सकते हैं।

चित्र 16.1 (a)




एक सिंगल स्टेज प्रवर्धक का परिपथ चित्र 16.1(a) में प्रदर्शित है।

ट्रांजिस्टर को प्रवर्धक के रूप में प्रयुक्त करने से पूर्व उसके Q-point का निर्धारण करना अत्यंत आवश्यक है क्योंकि ट्रांजिस्टर का Q-बिन्दु ही उसकी कार्यप्रणाली को निर्धारित करता है। प्रवर्धक के रूप में ट्रांजिस्टर तभी कार्य करेगा जब उसका Q-बिन्दु उसके आउटपुट अभिलक्षणों के सक्रिय क्षेत्र के खंड में आ जाये (चित्र 16.1(b))।

चित्र 16.2—मल्टी स्टेज प्रवर्धक

➤ RC प्रवर्धक—

यदि दो stages को coupling capacitor  $C_C$  द्वारा युग्मित किया जाता है, तो इसे RC coupling कहा जाता है (चित्र 16.2-a)। इसकी frequency response curve चित्र 16.2 (b) में प्रदर्शित है। RC coupled amplifier की gain lower & higher frequency range में घटती है, जबकि mid frequency range में constant रहती है। इन frequencies पर gain का मान mid band gain का 70.7% हो जाता है, उन frequencies को cut-off frequencies कहते हैं। Upper cut-off frequency तथा lower cut-off frequency के बीच की range को bandwidth कहा जाता है।




यदि Q-बिन्दु कर्ट-ऑफ या सैचुरेशन क्षेत्र के निकट स्थापित कर दिया गया, तो आउटपुट विलम्ब हो जायेगी तथा सिंगल विलम्बित हो जायेगा।

चित्र 16.2(a)—Two stage RC coupled amplifier

420 इलेक्ट्रॉनिक युक्तियाँ एवं परिष

Lower frequency range में RC coupled amplifier की gain कम होने का मुख्य कारण है—

- (i) Coupling capacitor की प्रतिवापा का उच्च होने के कारण ac signal pass न कर पाना।



चित्र 16.2(b)—Frequency response curve of

#### two stage RC coupled amplifier

- (ii) By-pass capacitor की reactance उच्च होने के कारण निम्न फोड़बैक उत्तर होने से gain का घट जाना।


उच्च आवृति रेज में RC coupled amplifier की gain कम होने के निम्न कारण होते हैं—

- Inter wiring capacitances के प्रतिवाप का मान कम हो जाने के कारण shorting होना।
- Inter electrodes capacitances के प्रतिवाप के कम हो जाने से टर्मिनल्स के मध्य धारा की लीकेज होना।

#### ➤ Transformer coupling—


जब दो stages दूसरफॉर्मर की सहायता से couple किया जाता है, तो इसे दूसरफॉर्मर कलिंग कहा जाता है (चित्र 16.3) दूसरफॉर्मर कलिंग की frequency response poor होती है। निम्न आवृत्तियों पर bypass capacitor के कारण होने वाली फोड़बैक दूसरफॉर्मर की कुण्डलियों की कम reactance के कारण gain घटती है, जबकि उच्च आवृत्तियों पर interelectrode व interwiring capacitors की low reactance से gain घट जाती है।

एक विशेष आवृत्ति पर coil inductance व turns के मध्य capacitance के कारण tuned circuit resonance की स्थिति उत्पन्न होती है। अतः इस आवृत्ति पर gain जेजी से बढ़ जाती है, जिससे response में bump दिखाई देता है। Transformer coupling को impedance matching हेतु use किया जाता है।



(a) Transformer coupling  
Due to resonating effect of coil and  
inter turn capacitance of coil

(b) Frequency response  
Due to high reactance  
of C\_E and low reactance of  
Transformer coils



चित्र 16.3

#### ➤ डायोड कलिंग—

डायोड कलिंग में दो स्टेजों को बना किसी coupling device के सीधे ही जोड़ दिया जाता है (चित्र 16.4) यह low frequency amplification हेतु प्रयुक्त की जाती है तथा कोई युग्म युक्ति का प्रयोग न होने के कारण lower frequencies पर gain का मान कम नहीं होता। Higher frequencies पर interelectrode व interwiring capacitances gain को घटा देते हैं।

किन्तु यदि gain dB में दिया गया है तो overall gain add करके निकालते हैं—

$$A_{\text{overall}}(\text{dB}) = A_1(\text{dB}) + A_2(\text{dB}) + A_3(\text{dB}) + \dots$$

### प्रैक्टिस प्रश्न—

निम्नलिखित Multi-stage Amplifiers की overall voltage gain A निकालिये।


उसे dB में convert कीजिये—

- (i)  $A_1 = 20, A_2 = 30, A_3 = 50$
- (ii)  $A_1 = 20 \text{ dB}, A_2 = 30 \text{ dB}, A_3 = 50 \text{ dB}$
- (iii)  $A_1 = 20 \text{ dB}, A_2 = 30, A_3 = 50$
- (iv)  $A_1 = 10 \text{ dB}, A_2 = 10; A_3 = 20 \text{ dB}$
- (v)  $A_1 + A_2 = 20 \text{ dB}, A_2 = 20 \text{ dB}, A_3 \times A_4 \times A_5 = 1000$

प्रस्तुत-R-C Coupled Amplifier के 'Frequency Response' को खड़ीचाएं यदि n, Common Emitter Transistors को Cascade कर दिया जाए तो सिद्ध करें कि उच्च

एवं निम्न आवृत्ति कम्पसः  $f'_L = f_L \sqrt{2^{1/n} - 1}$  तथा  $f'_U = f_U / \sqrt{2^{1/n} - 1}$  इस दिया जायेगा, जहाँ  $f'_L$  तथा  $f'_U$  एक एकले CE Transistor की आवृत्ति है अर्थात् आवृत्ति का सिकुड़ना कैस्केडिंग की मुख्य सम्पत्ता है।

उत्तर—



चित्र 16.4 (a) Direct coupling

No fall of  
gain at lower frequencies in  
direct coupling

उत्तर—

$$A_v = V_o V_1$$

Effect of parasitic  
capacitances of network  
and active frequency  
dependence of gain of  
transistor

$0.707 A_{\text{mid}}$   
 $A_{\text{mid}}$

Effector

$C_C$  and  $C_E$

$f_L$

$f_U$

$f'$



चित्र 16.4 (b) Frequency response of direct coupling

### Decibels—

Gain को decibel में भी व्यक्त किया जाता है:

$$\text{Power gain (in dB)} = 10 \log \frac{P_o}{P_i}$$

(नोट करें कि Page 3 में नियोनिक डेसीबल topic में dB में पाँकर गेन में misprint के कारण 10 का 20 print हो गया है, इसे ठीक कर लें)

यदि प्रवर्षक coupled है तो उनका overall gain multiple करके निकालते हैं—

$$A_{\text{overall}} = A_1 \times A_2 \times A_3 \times \dots$$

$$A_{\text{v}(low)(overall)} = A_{\text{v1}(low)} \times A_{\text{v2}(low)} \times \dots \times A_{\text{vn}(low)}$$

Since all stage are identical,

$$A_{\text{v(low)}}(\text{overall}) = [A_{\text{v(low)}}]^n$$

$$\frac{A_{\text{v(low)}}}{A_{\text{v(mid)}}} (\text{overall}) = \left[ \frac{A_{\text{v(mid)}}}{A_{\text{v(mid)}}} \right]^n$$

$$= \left( 1 - j \frac{f_L}{f} \right)^n$$

or

$$\left[ \sqrt{1 + \left( \frac{f_L}{f} \right)^2} \right]^n = \frac{1}{\sqrt{2}}$$

or

$$f_L' = \frac{f_L}{\sqrt{2^{1/n} - 1}}$$

$$f_L' = f_L \sqrt{2^{1/n} - 1}$$

Similarly



$$\begin{array}{ll} f_L & f_L \\ f_L & f_U \\ \hline n=1 & n=2 \\ n=2 & n=1 \end{array}$$

Effect of increased stages on cut-off frequency and Band width.

$n$	$\sqrt{2^{1/n} - 1}$
2	.64
3	.51
4	.44
5	.39


#### ► डिफरेंस प्रवर्धक

डिफरेंस प्रवर्धक दो input सिग्नल्स के अंतर को amplify करता है, (चित्र 16.5)

$$V_o = A_d(v_1 - v_2)$$

where  $v_1$  and  $v_2$  are the input signals.  
CMRR is defined as the ratio of differential mode gain and common mode

$$\text{CMRR (Common Mode Rejection Ratio)} = \frac{A_{DM}}{A_{CM}}$$



चित्र 16.5—Differential amplifier

#### प्रैक्टिस प्रश्न—

Find the value of CMRR if

- $A_{DM} = 2000, A_{CM} = 10$
- $A_{DM} = 20 \text{ dB}, A_{CM} = 10$
- $A_{DM} = 2000, A_{CM} = 3 \text{ dB}$
- $A_{DM} = 40 \text{ dB}, A_{CM} = 5 \text{ dB}$
- $A_{DM} = 1000, A_{CM} = 2$


#### ► शार्क्स प्रवर्धक—

वह ट्रांजिस्टर प्रवर्धक जो audio signals के power level को बढ़ाता है, power amplifier कहलाता है।

Voltage Amplifier	Power Amplifier
(i) Designed for voltage amplification	(i) Designed for power amplification.
(ii) चेटा आकार	(ii) बड़ा आकार
(iii) उच्च $\beta$	(iii) निम्न $\beta$
(iv) RC coupling	(iv) Transformer coupling
(v) Low collector current	(v) High collector current

### ► Impedance Matching—

अधिकतम शाक्ति स्थानान्तरण प्रमेय (maximum power transfer theorem) के आधार पर हम कह सकते हैं कि शाक्ति प्रवर्धक से लाउडस्पीकर की अधिकतम शाक्ति तभी प्रदान की जा सकती है जब शाक्ति प्रवर्धक की आउटपुट प्रतिबाधा लाउडस्पीकर की इनपुट प्रतिबाधा के समान हो। दूसरे शब्दों में हम इसी बात को ऐसे भी कह सकते हैं कि शाक्ति प्रवर्धक की आउटपुट प्रतिबाधा लाउडस्पीकर की प्रतिबाधा से मैच करें (मैच करना मतलब समान होना)। यदि ये दोनों प्रतिबाधाएं समान नहीं होंगी (अर्थात् मैच नहीं करेंगी) तो लाउडस्पीकर को अधिकतम पाँकर प्राप्त नहीं होगी अर्थात् लाउडस्पीकर को कम शाक्ति प्राप्त होगी।



चित्र 16.6—Concept of impedance matching

माना कि load का मान  $R_L$  है (चित्र 16.6)

किन्तु Amplifier की साइड से देखें पर लोड का मान

$$R'_L = \left( \frac{N_1}{N_2} \right)^2 R_L$$

अतः  $N_1$  तथा  $N_2$  के अनुपात को इस प्रकार adjust किया जाता है जिससे  $R'_L$  का मान  $Z_o$  के लगभग बराबर हो जाये, जिससे maximum power transfer हो जाये।

Impedance matching प्राप्त करने की अन्य विधियाँ हैं—Emitter follower (BJT) या source follower (FET) परिपथ का use करना।


### फ्रिक्टर्स प्रश्न—

यदि  $4\Omega$  का load है, तथा transistor का आउटपुट इम्पीडेंस  $5\text{ k}\Omega$  है, तो matching transformer की Turn ratio बताइये।

### ► Heat Dissipation Curve—


हम जानते हैं कि amplifier जब ac signal को amplify करता है तो इसके लिये वह dc supply (biasing supply) से energy प्राप्त करता है। अतः dc supply द्वारा दी जाने वाली energy का कुछ भाग तो ac amplification हेतु खर्च हो जाता है जबकि शेष भाग heat के रूप में dissipate (क्षय) हो जाता है। अतः जब ac signal zero होगा तब maximum power dissipate होगी (Worst condition)।

अतः Transistor designers द्वारा transistor की power rating के अनुसार एक curve draw की जाती है जो power dissipation rating को constant मानते हुये  $V_{CE}$  तथा  $I_C$  के मध्य खींची जाती है (चित्र 16.7)। यह Curve Heat dissipation curve कहलाती है। यदि ट्रांजिस्टर को damage होने से बचाना है तो उसका Q-point इस curve के नीचे रखा जाना चाहिये, इससे आपका ट्रांजिस्टर अधिकतम ऊष्मा क्षय करने पर भी power rating की danger value को cross नहीं करेगा तथा हमेशा safe रहेगा।




चित्र 16.7—Heat dissipation curve

धातु की शीट्स जो तेजी से ट्रांजिस्टर की heat को बाहर निकालती है, ताकि उसकी power rating को बढ़ाया जा सके, heat sink कहलाती है (चित्र 16.8)।



वांगीकरण किया जाता है। यदि  $Q$ -point active region के बीचों बीच में स्थित है, तो प्रबंधक को class-A प्रबंधक कहा जाता है (चित्र 16.9 देखें)। अतः output दोनों अर्द्धचक्रों के complete प्राप्त होती है। Voltage amplifiers के लिये तो class-A mode ही use होता है किन्तु power amplifiers को class-A mode suit नहीं करता क्योंकि इस mode में efficiency बहुत कम होती है।



चित्र 16.9—Location of Q-point for various classes of Amplifiers

यदि  $Q$ -point को dc load line के एक-सिरे पर position किया जाता है, तो यह class-B operation कहलाता है। Class-B operation में output केवल आधे चक्र के लिये ही प्राप्त होती है, किन्तु efficiency अच्छी होती है (78.5%)। यदि प्रबंधक class-B mode में कार्य करता है, तो आउटपुट पर दोनों अर्द्धचक्र प्राप्त करने हेतु दो ट्रांजिस्टर आवश्यक हो जाते हैं, जिसको पुण्य-पुण्य प्रबंधक कहा जाता है। एक ट्रांजिस्टर positive अर्द्धचक्र में आउटपुट प्रदान करता है, जबकि दूसरा ट्रांजिस्टर negative अर्द्धचक्र में आउटपुट प्रदान करता है।

ट्रांजिस्टर को class-B में operate करने पर उत्पन्न होने वाली एक मुख्य समस्या cross-over distortion है। Class-B biased transistor में जब भी input शून्य cross करता है, तब ट्रांजिस्टर में धारा प्रवाह बन्द हो जाता है, क्योंकि जंक्शन को अब बाहर सकते हुए sufficient voltage नहीं प्राप्त हो पाती (जो कि silicon junction के लिये 0.7 V तथा जरमेनियम junction के लिये 0.3 V होती है)। जब तक input voltage इस स्तर तक नहीं पहुँचती, आउटपुट शून्य रहती है तथा उसके बाद ही आउटपुट बढ़ना प्रारम्भ होती है (चित्र 16.10 देखें)। इस प्रकार से आउटपुट बढ़ना cross over distortion कहलाता है, क्योंकि यह तब-तब उत्पन्न होता है, जब-जब इनपुट zero पर करती है। Cross-over distortion की समस्या को समाप्त करने हेतु ट्रांजिस्टर को class-AB बायस किया जाता है जहाँ ट्रांजिस्टर को dc load line पर class-B से थोड़ा ऊपर बायस किया जाता है, (between A and B, but close to AB) (चित्र 16.9)।

चित्र 16.10—Cross over distortion

#### Push Pull Amplifiers—

Push pull amplifier का परिपथ चित्र 16.11 में प्रदर्शित है। इसमें दो  $n-p-n$  ट्रांजिस्टर (class B operated) लगाये जाते हैं, जिनकी base पर ट्रांसफॉर्मर के secondary के विपरीत सिरे संयोजित किये जाते हैं। जौकि ट्रांसफॉर्मर के दोनों विपरीत सिरों पर विपरीत धूवता वाले सिग्नल उत्पन्न होने हैं अतः  $Q_1$  इनपुट की positive half cycle में conduct करता है तथा output की positive half cycle उत्पन्न करता है, (चित्र 16.11-b देखें)।


जबकि  $Q_2$  negative half cycle में conduction करता है तथा आउटपुट पर negative half cycle उत्पन्न करता है अतः, दोनों class-B operated transistors अपनी-अपनी 16.11 cycle में आउटपुट प्रदान करते हैं, जिससे आउटपुट पर full-cycle प्राप्त होती है (चित्र 16.11 देखें)। ट्रांसफॉर्मर  $T_2$  का प्रयोग impedance matching हेतु किया जाता है। Push-pull प्रबंधक में load के रूप में सामान्यतः loudspeaker connected रहता है।

Push pull amplifier की efficiency होती है (लगभग 78%) (transistor के class AB mode में operate होने के कारण)। harmonic distortion नहीं होता, तथा push pull amplifier की efficiency होती है (लगभग 78%) (transistor की आवश्यकता पड़ती है। इस समस्या को समाप्त करने की आवश्यकता, जिसके लिये ट्रांसफॉर्मर opposite phase के सिग्नल्स उत्पन्न करने की आवश्यकता, जिसके लिये ट्रांसफॉर्मर की प्रबंधक use किये जाते हैं, जिनमें एक  $p-n-p$  व एक  $n-p-n$  ट्रांजिस्टर use किया जाता है)


$\frac{1}{2}$  Push-pull प्रबन्धक को एक अच्छी समस्या है, कि दोनों transistor perfectly matched होने चाहिए।

#### ➤ Complementary symmetry push-pull amplifier or transformer less push pull amplifier—


इस सरचना में एक  $p-n-p$  तथा एक  $n-p-n$  ट्रांजिस्टर का use किया जाता है (चित्र 16.12) इसमें दोसरफॉर्म की आवश्यकता नहीं होती अतः यह एक दोसरफॉर्म-विहीन push-pull प्रबन्धक है। Input की positive half cycle में  $Q_1$  ( $n-p-n$ ) conduct करके load को धारा प्रदान करता है, जबकि negative half cycle में  $Q_2$  ( $p-n-p$ ) conduct करके load को धारा प्रदान करता है। इस प्रकार load को दोनों चक्रों में धारा प्राप्त होती है।



चित्र 16.11(a)—Push pull amplifier



चित्र 16.11(b)—Current flow in push-pull amplifier




चित्र 16.12—Complementary symmetry push-pull amplifier

Power amplifiers हेतु use होने वाला मुख्य IC है LM 380 (चित्र 16.13)



चित्र 16.13—Audio amplifier IC LM 780



(b) IC LM380 का ऑडियो प्रबंधक के रूप में प्रयोग

चित्र 16.13—Audio amplifier IC LM 780

## ➤ Boot Strapping—

बूटस्ट्रैपिंग यानि थोड़ा सा positive feedback देकर circuit की input impedance को बढ़ा देना या boost कर देना। शुरुआती दौर में ट्रांजिस्टर्स को low impedance के कारण इसकी ज्यादा आवश्यकता होती थी, किन्तु FET, op-amp इत्यादि की उपलब्धता से अब यह आवश्यकता कम हो गयी है। Feedback positive होने के कारण instability की समस्या उत्पन्न होना स्वाभाविक है।

“The boosting of input impedance by applying a small amount of positive feedback is called Boot strapping.”

As the feedback is positive, such circuits usually suffer from poor stability and noise performance compared to a circuit that doesn't bootstrap.

AC amplifiers can use bootstrapping to increase output swing. A capacitor is connected from the output of the amplifier to the bias circuit, providing bias voltages that exceed the power supply voltage. Emitter followers can provide rail-to-rail output in this way, which is a common technique in class AB audio amplifiers. Bootstrapping


To achieve this increase in gain, AC positive feedback (bootstrapping) is provided by  $C_2$ , which feeds back the AC output signal to the top of  $R_5$ . This AC signal is in phase with the signal on  $T_2$  and  $T_3$  bases, and positive feedback would normally cause oscillation, but this is prevented by the fact that  $T_2$  and  $T_3$  are operating in emitter follower mode and the voltage gain of an emitter follower is less than 1 (typically about 0.9).

This means that whatever the amplitude of the signal voltage is on  $T_1$  collector, about 0.9 of this signal appears at the top of  $R_5$ , so the AC voltage developed across  $VR_3$  and  $R_5$  appears to be only one tenth of the signal on  $T_1$  collector, therefore the (AC) value of resistance of  $VR_3$  and  $R_5$  appears to be ten times higher than it actually is, giving  $\sigma \times 10$  increase in the gain of  $T_1$  without any change in the DC resistance of  $VR_3$  and  $R_5$ .

and  $T_3$ .


To provide a high gain in the class A driver stage  $T_1$ , the collector load should have as high a resistance as possible; this conflicts with the DC requirements for biasing  $T_2$  and  $T_3$ . However the collector load resistor of  $T_1$  actually only needs to have a high resistance to AC signals; if a way can be found to give  $R_5$  and  $VR_3$  a high impedance at audio frequencies and yet retain an appropriate (much lower) resistance at DC the gain in the driver stage  $T_1$  can be increased.

किसी युक्ति की आउटपुट (वाल्टेज या धारा) का कुछ अंश (fraction) इनपुट में वापस दे दिया जाता है (अथवा फीड किया जाता है) (injected or feedback), तो इसे फीडबैक कहते हैं। फीडबैक प्रक्रिया प्रयोग करने वाले प्रबंधक फीडबैक प्रबंधक कहलाते हैं [चित्र 16.14(a)]।




- (i) धनात्मक फोडबैक (Positive feedback)—यदि फोडबैक सिग्नल इनपुट सिग्नल के समान कला (same phase) में होता है (तथा उसको आई करता है) तो इसे धनात्मक फोडबैक कहते हैं [चित्र 16.14 (b)]।
- (ii) निगेटिव फोडबैक (Negative feedback)—यदि फोडबैक सिग्नल इनपुट सिग्नल (input signal) के विपरीत कला (opposite phase) में होता है (अर्थात् इनपुट सिग्नल तथा फोडबैक सिग्नल के मध्य  $180^\circ$  का कलान्तर (phase difference) होता है), तो इसे ऋणात्मक फोडबैक कहते हैं [चित्र 16.14 (b)]।

सिग्नल तथा फोडबैक सिग्नल के मध्य  $180^\circ$  का कलान्तर (phase difference) होता है, तो इसे ऋणात्मक फोडबैक कहते हैं [चित्र 16.14 (b)]।



(a) धनात्मक फोडबैक


(b) निगेटिव फोडबैक  
चित्र 16.14

फोडबैक सिग्नल इनपुट के समानान्तर में या श्रेणी में दिया जा सकता है। इस प्रकार फोडबैक सिग्नल इनपुट के समानान्तर में या श्रेणी में दिया जा सकता है—


- श्रेणी वोल्टेज फोडबैक [चित्र 16.15 (a)]।
- समानान्तर वोल्टेज फोडबैक [चित्र 16.15 (b)]।
- श्रेणी धारा फोडबैक [चित्र 16.15 (c)]।
- समानान्तर धारा फोडबैक [चित्र 16.15 (d)]।

(a) श्रेणी वोल्टेज फोडबैक

चित्र 16.15




(b) समानान्तर वोल्टेज फोडबैक



(c) श्रेणी धारा फोडबैक


चित्र 16.15

नोट करें—चित्र 16.16 को ध्यान में देखो। आप नोट करें कि voltage feedback load के across (दोनों सिरों के, parallel में) लिया जाता है [चित्र 16.16 (a)]। जबकि current feedback load के series में (circuit को break करके) लिया जाता है [चित्र 16.16 (b)]। इसी प्रकार series feedback input source के series में (circuit को break करके) दिया जाता है [चित्र 16.16 (c)] तथा shunt feedback input के across (parallel में, दोनों सिरों के मध्य) लगाया जाता है [चित्र 16.16 (d)]। अतः यदि आपको



(a) Voltage feedback

चित्र 16.16



(b) Current feedback

चित्र 16.16

voltage series feedback का block diagram बनाना है तो चित्र 16.16 (a) तथा 16.16 (c) को combine करेंगे। Voltage shunt है 16.16 (a) व 16.16 (d) को combine करेंगे। Current series है 16.16 (b) व 16.16 (c) को current shunt है 16.16 (b) व 16.16 (d) को combine करेंगे।

अतः

$$A_f = \frac{V_o}{V_s} = \frac{A}{V_i(1 + A\beta)}$$

Negative feedback के मुख्य लाभ निम्नलिखित हैं—

- Stability of gain increases. अर्थात् gain में स्थिरता बढ़ जाती है। अर्थात् negative feedback लाने से gain में होने वाले fluctuations कम हो जाते हैं।
- Input impedance व output impedance बेहतर हो जाती है।


तालिका 16.1—फीडबैक क्रमेक्षण का प्रबर्धक की इनपुट व आउटपुट प्रतिवाद्या पर प्रभाव

	Voltage series	Current series	Voltage shunt	Current shunt
Z <sub>if</sub>	Z <sub>i</sub> (1 + βA)	Z <sub>i</sub> (1 + βA)	$\frac{Z_i}{1 + \beta A}$	$\frac{Z_i}{1 + \beta A}$
Z <sub>of</sub>	$\frac{Z_0}{1 + \beta A}$ decreases	Z <sub>0</sub> (1 + βA) increases	$\frac{Z_0}{1 + \beta A}$ decreases	Z <sub>0</sub> (1 + βA) increases

(iii) Distortion कम हो जाता है—

$$D_f = \frac{D}{1 + A\beta}$$

(iv) Bandwidth बढ़ जाती है (चित्र 16.18)।




चित्र 16.17

... (i)  
... (ii)

... (iii)

... (iv)




चित्र 16.18

► Some Typical Feedback Circuits—

- Removal of by-pass capacitor—यदि by-pass capacitor को remove कर दिया जाये (चित्र 16.19) तो ac को R\_E के through जाना पड़ता है, अर्थात्

अतः  
 $V_{be} = V_s - i_e R_E$   
 $A_f = \text{Gain of amplifier without feedback}$   
 $A_f = \text{Gain of amplifier with feedback}$

- AF amplifiers—0 से 15 kHz
- Video amplifiers—upto few MHz
- RF amplifiers—500 kHz to 100's of MHz.



चित्र 16.19—Single stage amplifier with by-pass capacitor removed

जिसका अर्थ यह है कि प्रभावी  $v_{be}$  कम हो जाती है, जो input को कम करती है व गain को बढ़ा देती है। चूंकि feedback signal  $i_e R_E$  output current के proportional है (output current is  $i_c$  and  $i_E \ll i_c$ ) तथा input की series में आ रहा है, अतः यह current series feedback का उदाहरण है।

(ii) Emitter follower—Emitter follower circuit (चित्र 16.20) में  $R_C$  को remove कर देते हैं by-pass capacitor हटा देते हैं तथा आउटपुट emitter terminal से लिया जाता है।  $R_C$  को remove करने से collector टर्मिनल सीधे  $V_{CC}$  से connect हो जाता है। चूंकि circuit का ac analysis करते समय dc को ground कर दिया जाता है। अतः उक्त परिपथ के ac analysis के समय collector ground हो जाता है, जिसके कारण emitter follower configuration को common collector configuration कहा जाता है।

चित्र 16.20 से

$$v_{be} = v_s - v_e$$


$$v_{be} = v_s - v_o \quad \dots \text{because } v_o = v_e$$

यह feedback signal  $v_o$ , input  $v_{be}$  को बढ़ा रहा है। यह signal input की series में apply हो रहा है। अतः emitter follower voltage series feedback परिपथ कहलाता है।

नोट करें—कॉम्पन कलैक्टर परिपथ को इमीटर फालोअर इसलिए कहा जाता है क्योंकि इसमें आउटपुट के मध्य  $0^\circ$  Phase difference होता है, अर्थात् आउटपुट व इनपुट समान कला में होते हैं। अर्थात् आउटपुट इनपुट का अनुसरण (follow) करती है। अतः common collector configuration को emitter follower कहा जाता है।

आवृत्ति के आधार पर प्रवर्धकों का वर्गीकरण—

- dc amplifiers—0 से 10 Hz

(a) एमीटर फॉलोवर  
चित्र 16.20—(b) AC equivalent circuit


#### ► Resonance—

AC परिपथों में inductor, resistors व capacitors तीनों use किये जाते हैं। Inductive circuits में current voltage से lead (प्रक्षाणी) करती है, capacitive circuits में current voltage से lag (अग्रामी) करती है, जब pure resistive circuits में current व voltage same phase (समान कला) में होते हैं। यदि ac circuit में inductors, capacitors व resistors तीनों लगे हों तो L व C के मान के आधार पर current voltage से lead या lag करती है तथा एक विशेष आवृत्ति (जिसका मान L व C की value पर depend करती है) पर voltage व current same phase में हो जाते हैं ( $\phi = 0$ ) तथा उस विशेष आवृत्ति पर परिपथ का power factor  $\cos \phi = 1$  हो जाता है। अतः RLC परिपथों में वह स्थिति जब voltage व current same phase में आ जाते हैं resonance कहलाती है तथा उस विशेष आवृत्ति को जब resonance उत्पन्न होता है

यह resonance आवृत्ति या अनुग्रह आवृत्ति कहा जाता है।

#### ► Series Resonance—

सिरिज अनुग्रह को चित्र 16.21 में प्रदर्शित है—



(a) श्रेणी अनुग्रह परिपथ


(b) केजर डायग्राम



(c) आवृति प्रतिबाधा चक्र



(d) आवृति-धारा चक्र



(e) चक्र प्रतिबाधा परिपथ का प्रभाव

चित्र 16.21—Series resonance

- अनुनाद परिपथ के विषय में ध्यान रखें कि—
- अनुनाद की अवस्था में,

प्रेरकत्वीय प्रतिघात,  $(X_L) = \text{धारित्वीय प्रतिघात} (X_C)$ 

$$\text{या} \quad 2\pi f_r L = \frac{1}{2\pi f_r C}$$

$$\text{अनुनादीय आवृत्ति, } f_r = \frac{1}{2\pi \sqrt{LC}}$$

$$\text{प्रतिबाधा, } Z = \sqrt{R^2 + (X_L - X_C)^2}$$


- अनुनाद पर  $Z_{\min} = R$
- अनुनाद पर धारा का अधिकतम मान

$$I_{\max} = \frac{V_s}{R}$$


- धारा तथा वोल्टेज समान ही कला में होती है अर्थात् धारा तथा वोल्टेज के बीच कोई कलातर नहीं होता है।

#### ► Parallel Resonance—


Parallel resonance परिपथ tuned circuits में use किया जाता है। Resonance की अवस्था में इसकी प्रतिबाधा अण्डकातम होती है। इसमें L व C parallel branches में connect होते हैं (चित्र 16.22 देखें) कुण्डली के प्रतिरोध को R द्वारा show किया गया है।



(a) समानान्तर अनुनाद परिपथ




(b) समानान्तर अनुनादीय परिपथ का कलनीय ओरेंज



(c)

$$Z = \sqrt{R^2 + (X_L - X_C)^2}$$

$$( \because X_L = X_C )$$



(e) अनुनाद चक्र के चुटीलेपन पर R का प्रभाव

चित्र 16.22 Parallel Resonance

मैरेल ऐसोनेस के विषय में ध्यान रखें कि

$$f_r = \frac{1}{2\pi} \sqrt{\left( \frac{1}{LC} - \frac{R^2}{L^2} \right)}$$

यदि

$$\frac{R}{L} \ll 1$$

$$f_r = \frac{1}{2\pi\sqrt{LC}}$$

$$Z_r = \frac{L}{RC}$$


$$Q = \frac{1}{R} \sqrt{\frac{L}{C}} \quad BW = \frac{f_r}{Q}$$

परिपथ में ऐसोनेस पर प्रतिबाधा अधिकतम व धारा न्यूनतम होती है।

#### Tuned Amplifiers—


या आवृत्ति के एक पत्ते band को प्रवर्धित करते हैं। इनको tuning circuits या frequency selective circuits कहा जाता है क्योंकि इन्हें एक single frequency को select करने हेतु use किया जाता है। Tuned amplifiers में load के स्थान पर tuned circuit लगा होता है (चित्र 16.23)। यदि Tuned amplifier की bandwidth को adjust करना होता है (चित्र 16.23)। यदि Tuned amplifier की bandwidth को adjust करने के लिए parallel tuned circuit लगा होता है (चित्र 16.23)। यदि Tuned amplifier की bandwidth को adjust करने के लिए series tuned circuit लगा होता है (चित्र 16.23)।

Note the use of parallel tuned circuit in place of load in tuned Amplifiers




(a) एकल द्यूँड प्रवर्धक

चित्र 16.23—Single tuned amplifier



(a) डबल द्यूँड प्रवर्धक  
चित्र 16.24



(b) एकल द्यूँड प्रवर्धक का

जैसे के आवश्यकता हो तो double tuned amplifier use किये जाते हैं। (चित्र 16.24)। इसने दो Tuned circuits लगे होते हैं। Transformer का coupling coefficient vary करके bandwidth adjust की जा सकती है। Staggered tuned amplifiers (चित्र 16.25) multi stage tuned amplifiers होते हैं, जिनके प्रत्येक tuned circuit का resonance frequency difference tuned circuit की bandwidth के बराबर होता है, उदाहरणः यदि bandwidth 5 kHz है, तो tuned circuits की आवृत्तियों में 5 kHz का अंतर रखा जायेगा।

(For example 100 kHz, 105 kHz, 110 kHz and so on)

radio frequency (TRF) radio receiver, in which the instability-causing inter-electrode capacitance of the triode RF tubes is cancelled out or "neutralized". In most designs, a small extra winding on each of the RF amplifiers' tuned anode coils was used to generate a small antiphase signal, which could be adjusted by special variable trim capacitors to cancel out the stray signal coupled to the grid via plate-to-grid capacitance.

#### ➤ Oscillators—

Oscillators वह परिपथ होते हैं जो Periodic waveforms generate करते हैं। इनको broadcasting system, stereo amplifiers, labs, testing तथा industries में use किया जाता है। किसी amplifier के oscillator के रूप में कार्य करने की दो शर्तें हैं, जिनके Barkhausen की शर्तें (Barkhausen's criterion for oscillations) कहा जाता है।

##### (i) Positive feedback

$$A\beta = 1$$


यदि यह दो शर्तें पूरी हो जायें तो प्रवर्धक का gain infinite हो जाता है तथा वह oscillator बन जाता है।

Oscillation उत्पन्न करने हेतु tank circuit (parallel LC circuit) का use किया जाता है। Inductive व capacitive circuit के मध्य ऊर्जा के लगातार आदान प्रदान से दोलन उत्पन्न होने लगते हैं। दोलन उत्पन्न करने हेतु कई व्यवहारिक परिपथ हैं। RF frequency generator करने हेतु Hartley व Colpitt's oscillators use किये जाते हैं।


- Hartley oscillator में एक tank circuit used होता है, जिसमें एक tapped inductor होता है (चित्र 16.26 (a) देखें)। इस tank circuit के दोनों ends पर  $180^\circ$  का

(b) Frequency response

चित्र 16.25



#### (a) Staggered tuned amplifier



#### ➤ Neutralization—


Neutralization अर्थात् Amplifier की Internal feedback को समाप्त करना।

तथा Instability को कम करना। Neutralization is one of the methods to make the amplifier unilateral i.e. to remove internal feedback of the amplifier. It is done to obtain the maximum gain. The Neutrodyne was a particular type of tuned



(a) Hartley oscillator


चित्र 16.26



phase difference उत्पन्न होता है। शेष  $180^\circ$  का phase difference CE transistor के base व collectors terminals के मध्य उत्पन्न होता है। इस प्रकार  $180^\circ + 180^\circ = 360^\circ$  का phase shift हो जाने से positive feedback होने लगता है तथा circuit दोलन करने लगता है, जिसकी आवृत्ति निम्नवर्त होती है।

$$f = \frac{1}{2\pi\sqrt{(L_1+L_2)C}} \text{ Hz}$$

- Colpitt oscillators में भी tank circuit होता है जिसमें एक tapped capacitor होता है (चित्र 16.26(b) देखें)। Tank circuit के दोनों सिरों के मध्य  $180^\circ$  का phase shift तथा CE transistor के base व collector terminals के मध्य के  $180^\circ$  के phase shift से  $360^\circ$  का closed loop phase shift होने के कारण इसमें दोलन उत्पन्न होते हैं जिनकी आवृत्ति  $f = \frac{1}{2\pi\sqrt{(C_1+C_2)L}}$  Hz होती है।



(b) Colpitt oscillator


चित्र 16.26 (b)

- Phase shift दोलियों को audio oscillations उत्पन्न करने हेतु use किया जाता है (चित्र 16.26(c) देखें)। तीन RC नेटवर्क (प्रत्येक  $60^\circ$  फेज शिफ्ट हेतु) का use करने  $180^\circ$  का फेज शिफ्ट प्राप्त किया जाता है तथा शेष  $180^\circ$  का फेज शिफ्ट CE amplifier प्रदान करता है। अतः  $360^\circ$  closed loop phase shift से oscillation उत्पन्न होते हैं जिनकी आवृत्ति  $f = \frac{1}{2\pi RC\sqrt{6}}$  Hz होती है।

(c) Phase shift oscillator

चित्र 16.26 (c)


- Wein's bridge oscillator चित्र 16.26 (d) में प्रदर्शित है, इसमें Wein's bridge का use किया जाता है।  $R_1C_1$  तथा  $R_2C_2$  frequency determining elements हैं जबकि  $R_3$  व  $L_P$  से oscillations के amplitude की stability बढ़ाई जाती है (negative feedback द्वारा)। इस oscillator द्वारा उत्पन्न oscillations की आवृत्ति का सूत्र  $f = \frac{1}{2\pi\sqrt{R_1C_1R_2C_2}}$  Hz होता है।



(d) Wein's bridge oscillator

चित्र 16.26 (d)

- Crystal oscillator चित्र 16.26 (e) में प्रदर्शित है जिसमें piezoelectric quartz crystal का प्रयोग किया जाता है। Crystal oscillator द्वारा उत्पन्न oscillation की stability बहुत ही अच्छी होती है (Variation less than 0.1%)।



चित्र 16.26 (e)—Crystal oscillator




**नोट करें—**चौंक क्रिस्टल दोलित्र द्वारा प्राप्त आवृति Crystal की Natural आवृति होती है, अतः Crystal Oscillator fixed आवृति प्रदान करता है तथा इससे variable frequency प्राप्त नहीं की जा सकती।

- Waveforms विभिन्न प्रकार की होती हैं जिनको चित्र 6.1 में show किया गया है। इन waveform के shape में modifications करने हेतु waveshaping परिपथ use किये जाते हैं।

किसी परिपथ में short duration currents या voltages होती हैं जो होती हैं।

**नोट करें—**Capacitance के across voltage एकदम से change नहीं की जा सकती जबकि Inductance की धरा भी एकदम से change नहीं हो सकती। अतः, यदि सर्किट में energy storing elements को एक state से दूसरे state में जाने के लिये कुछ क्षणिक धारायें प्रवाहित होती हैं, जिन्हें क्षणिकायें या Transients कहा जाता है।


- यदि किसी RC circuit [चित्र 16.27(a)] में switch को  $t=0$  पर on कर दिया जाये तो capacitor voltage exponentially charge होती है [चित्र 16.27(b) तथा (c)]। इसी प्रकार capacitor की discharging चित्र 16.28 में show की गई है। R व C का युणनफल RC circuit का time constant कहलाता है। इसकी value जितनी कम होगी, charging time उतना ही कम होगा (अर्थात् charging उतनी ही ज्यादा fast होगी)।

चित्र 16.27 (a)—RC परिपथ को स्टैप इनपुट देना ( $t=0$  पर स्विच को बंद करके)चित्र 16.27  
(b) RC परिपथ में समय तथा संधारित वोल्टता के मध्य ग्राफ  
(c) RC परिपथ में दृश्यित धारा

चित्र 16.28

(c) अनावेशन धारा

- यदि किसी RL circuit [चित्र 16.29 (a)] में switch को  $t=0$  पर on कर दिया जाए तो inductor current exponentially बढ़ता है [चित्र 16.29 (b), (c)] inductor को short circuit कर देने पर धारा का fall। चित्र 16.30 में show किया गया है। RL परिपथ का time constant  $\frac{L}{R}$  होता है।




$V_L(t) = Ee^{-R/Lt}$

$i(t) = E/R (1 - e^{-R/Lt})$

$i(0) = E/R$

$i(\infty) = 0$




$i(t) = E/R (1 - e^{-R/Lt})$

$i(0) = E/R$


$i(\infty) = 0$

चित्र 16.29



$v_o \propto \int v_i dt$

चित्र 16.31 (b) — RL differentiator circuit





$V_L(t) = Ee^{-R/Lt}$

$V_L(0) = E$



$V_L(\infty) = 0$

• Integrating circuit वह होता है जिसमें output input के integral के proportional होता है।

RC integrating circuit चित्र 16.32 (a) में तर RL integrating circuit चित्र 16.32 (b) में प्रदर्शित है।



चित्र 16.30



चित्र 16.32 (a) — RC इंटीग्रेटिंग परिपथ

चित्र 16.32 (b) — RL इंटीग्रेटर

- RC differentiating circuit—Differentiating परिपथ वह होता है जहाँ output input के differential के समानुपाती होता है अर्थात्  $v_o \propto \frac{dv_i}{dt}$  चित्र 16.31 (a) में RC differentiator circuit तथा RL differentiating circuit चित्र 16.31(b) में प्रदर्शित हैं।

for RC integrator circuit  $RC \gg T_p$


$$\frac{L}{R} \gg T_p$$

for RL integrating circuit


**Clippers—**

Clippers cut the waveform to desired shape.


**Clippers—** क्लिपर्स वह परिपथ होते हैं, जो input waveform के किसी portion को clip या कट कर देते हैं। Biased clippers में dc voltage भी लगी होती है। एक डबल डायोड क्लिपर चित्र 16.33 में प्रदर्शित है। Positive half cycle में  $D_2$  तो सदा ही रिक्स बायस रहेगा, बायस रहेगा किन्तु  $D_1$  जैसे ही  $-4V$  से नीचे जायेगा,  $D_2$  on हो जायेगा तथा आउटपुट  $6V$  पर क्लिप हो जायेगा। Negative half cycle में  $D_1$  तो सदा ही रिक्स बायस रहेगा, किन्तु इनपुट जैसे ही  $-4V$  से ऊपर जायेगा,  $D_1$  on हो जायेगा जिससे output  $-4V$  पर क्लिप हो जायेगा [चित्र 16.33 (b) व (c) देखें]।



(a) Double diode clipper



(b) Input waveform example




(c) Output wave for above input


चित्र 16.33

**Zener Diode Clipper—**

चित्र 16.34 में प्रदर्शित है। Positive half cycle में  $Z_2$  reverse biased रहेगा तथा  $Z_2$  के breakdown होने पर  $V_Z$  पर output clip हो जायेगा। इसी प्रकार negative half cycle में  $Z_1$  reverse bias रहेगा तथा इसके breakdown होने पर output  $V_{Z_1}$  पर clip हो जायेगा [चित्र 16.34 (b) व (c) देखें]।



(a) Zener diode double clipper ( $V_{Z2} = 15V$ ,  $V_{Z1} = 9V$ )



(b) Example input waveform

चित्र 16.34


**क्लीमर्स—**

क्लीमर्स वह परिपथ होते हैं जो input के dc level को shift कर देते हैं (चित्र 16.35 देखें) input की positive cycle में diode  $6V$  पर on हो जायेगा। Capacitor  $20\mu F = 14V$  पर charge हो जायेगा। अतः अब  $v_o = v_i - 14$  ग्राफ होगा। यदि waveform का dc level  $14V$  नीचे shift हो जायेगा।


अतः यह निमोनिक युक्तियाँ एवं परिपथ हैं।



(a) Clamper circuit



(b) Example input waveform



(c) Corresponding output waveform

चित्र 16.35

#### ➤ Transistor as a Switch—

Transistor saturation region में closed switch की भाँति कार्य करता है जबकि cut-off क्षेत्र में off switch की भाँति करता है। Transistor switch को चित्र 16.36 में प्रदर्शित किया गया है। ट्रांजिस्टर के saturate होने के लिये निम्न शर्त का पूरा होना जरूरी है—

$$I_B > \frac{I_C}{\beta} (\text{sat})$$

ट्रांजिस्टर के saturate हो जाने पर उसके कलक्टर व एमीटर के मध्य मात्र 0.2 V को voltage difference रख जाता है—

$$V_{CE(\text{sat})} = 0.2 \text{ V}$$


Transistor को on से off व off से on होने में लाने वाला समय transistor switching time कहलाता है, जो चित्र 16.36 में प्रदर्शित है।

#### ➤ Multivibrators—

Multivibrators एक प्रकार के electronic circuits होते हैं, जो पल्स या वार्गाकार तरंगे उत्पन्न करते हैं—


- Monostable multivibrator में केवल एक स्थानी अवस्था होती है, दूसरी अस्थायी।
- Bistable multivibrator की दोनों अवस्थाएं स्थायी होती हैं।
- Astable multivibrator की दोनों अवस्थाएं अस्थायी होती हैं।

(चित्र 16.37)। दो back-to-back coupled transistors में से  $T_1$  की कलक्टर धारा अधिक होने पर उसका कलक्टर voltage  $V_{C_1}$  कम हो जाता है, जिससे दूसरे का base voltage  $V_{B_2}$  कम हो जाता है तथा दूसरे की कलक्टर धारा  $I_{C_2}$  कम हो जाती है, जिससे उसकी कलक्टर वोल्टेज  $V_{C_2}$  बढ़ जाती है, तथा  $V_{B_1}$  को बढ़ा देती है, जिससे  $I_{C_1}$  और




चित्र 16.37 (a)—Astable multivibrator

लगातार repeat होने से  $T_1$  saturation में तथा  $T_2$  cut-off में चला जाता है चित्र 16.37 (c) देखें अर्थात्



चित्र 16.37 (b)

$T_1$  के saturate होने से  $V_{C_1}$  effectively ground हो जाता है तथा धारा को  $C_1$  के through जाने का सासा मिल जाता है। अतः  $C_1$  पर चार्ज बढ़ने लगता है, जिससे  $V_{B_2}$  बढ़ने लगती है चित्र 16.37 (c) देखें अर्थात्




चित्र 16.37(c)


चित्र 16.37(d)

इस regenerative प्रक्रिया से अब  $T_2$  saturate व  $T_1$  cut-off हो जाता है। अतः अब  $T_2$  का कलबटर ground हो जाता है व धारा  $C_2$  के माध्यम से  $T_2$  की और जाने लगती है। यह प्रक्रिया लागतार repeat होने से  $T_1$  तथा  $T_2$  के collector पर square wave प्राप्त होती है [चित्र 16.37 (b)]।

- Monostable multivibrator चित्र 16.38 में प्रदर्शित है। इसमें  $C_2$  को हटा देने से  $T_2$  के saturate होने पर saturate हो रहे तथा  $T_1$  cut-off हो रहा (stable state of the circuit)। यदि  $T_1$  के कलबटर पर नियोनिक पल्स apply करने  $T_1$  को saturation तथा  $T_2$  को cut-off कर दिया जाये (quasi-stable state of the circuit) तो  $C_1$  की charging के कारण कुछ समय बाद पुनः  $T_2$  saturation में व  $T_1$  cut-off में आ जायेगा।



चित्र 16.38—Monostable multivibrator




चित्र 16.39—Bistable multivibrator

• रेजुलेटेड पावर सप्लाई—रेजुलेटेड पावर सप्लाई वह होती है जिसकी टर्मिनल वोल्टेज input voltage में या load resistance में variations होने पर भी नियत रहती है।


$$\text{Load Regulation} = \frac{V_{NL} - V_{FL}}{V_{FL}} \times 100\%$$

(नोट करें की यही सूत्र सही है, page 275 पर दिये गये सूत्र में denominator में

$V_{NL}$  नहीं  $V_{FL}$  आयेगा, उसे सही कर लें।) चित्र 16.40 में रेजुलेटेड पावर सप्लाई का ब्लॉक डायग्राम प्रदर्शित है जबकि 16.41 में उसका बेसिक परिपथ प्रदर्शित है।




चित्र 16.40—Block diagram of a regulated power supply



चित्र 16.41—Basic circuit for a 5 V regulated power supply

• Bistable multivibrator चित्र 16.39 में प्रदर्शित है।  $C_1$  व  $C_2$  दोनों के remove कर दिये जाने से दोनों अवस्थायें stable हो गयी हैं। State charge करने हेतु पल्स देना आवश्यक है जिसके लिये इसमें triggering circuit लगाने होंगे।

### ➤ Zener Diode Voltage Regulator— (an example)



**चित्र 16.42— Zener diode voltage regulator**

Let's take an example and understand how the zener diode works. First check whether the zener diode is in breakdown region or not. For this find the open circuit voltage on the zener.

$$V_{o(z)} = \frac{10}{10+2} \times 60$$

Certainly

$50 V > 30 V$  so, the zener is in breakdown and  $V_o = 30 V$ .

Hence,

$$I_L = \frac{V_o}{R_L} = \frac{30}{10} = 3 \text{ mA}$$

$$I_S = \frac{V_o - V_z}{R_S} = \frac{60 - 30}{2 \text{ k}\Omega} = 15 \text{ mA}$$

$$I_Z = I_S - I_L = 15 - 3 = 12 \text{ mA.}$$


Now what happen if voltage rises to 70 volt. The zener still remains in breakdown and  $V_o$  will still remain 30 V. Hence,  $I_L$  will still remain 3 mA. But now the input will supply more current, through the series resistance and hence,  $I_S$  will increase.

$$I_S = \frac{70 - 30}{2} = 20 \text{ mA}$$

Where will this extra current go? Naturally, zener will drink this current and zener current will increase. Now

$$I_Z = 20 - 3 = 17 \text{ mA}$$

Try to understand this concept on the graph shown in fig. 16.43.



**Fig 16.43— The zener current increases but the zener voltage remains constant.**

Now complete the following table.

V <sub>input</sub>	V <sub>output</sub>	I <sub>L</sub>	I <sub>S</sub>	I <sub>Z</sub>
60	30V	3 mA	15 mA	12 mA
70	30V	3 mA	20 mA	12 mA
80	30V	3 mA	17 mA	12 mA
90	30V	3 mA	16 mA	12 mA
100	30V	3 mA	15 mA	17 mA

Answer the following Question (Related to figure 16.42).

Q. 1 What is the critical value of input voltage where the zener enters into the breakdown region?

Q. 2 Find the value of  $V_o$ ,  $I_L$ ,  $I_S$  and  $I_Z$  for an input value below this critical voltage.

Q. 3 Draw a graph between input and output voltage for input voltage of 0 to 100 V.

Q. 4 Now suppose the input is fixed at 60 V and the load resistance in decrease from 10 kΩ to 8 kΩ. Find the value of  $V_o$ ,  $I_L$ ,  $I_S$  and  $I_L$ .

**Q. 5** Now complete the table shown below


$V_i$	$R_L$	$V_o$	$I_L$	$I_S$	$I_Z$
60	10 k $\Omega$	30 V	3 mA	15 nA	12 mA
60	8 k $\Omega$	30 V	3.75 mA	15 nA	11.25 mA
60	6 k $\Omega$	30 V	5 mA	15 nA	10.5 mA
60	4 k $\Omega$	30 V	7.5 mA	15 nA	9 mA
60	2 k $\Omega$	30 V	15 mA	15 nA	6 mA

**Q. 6** Find the critical value of  $R_L$  for  $V_i = 60$  where the zener will enter breakdown region. Find the value of  $V_o$ ,  $I_L$ ,  $I_S$  and  $I_Z$  for a value of  $R_L$  below this critical value. Plot an  $R_L$  vs  $V_o$  curve for  $R_L = 0$  to 10 k $\Omega$ .

### ► Operational Amplifier—

Operational amplifier or OP-amp is a high gain differential amplifier usable from 0 to over 1 MHz.

It has two input terminals (Fig. 16.44) called inverting and non-inverting terminals. The output is proportional to difference of the two inputs:



चित्र 16.44—OP-amp symbol

Some important terminology related to Op-amp:

- (i) **Input offset voltage**: It is the voltage that must be applied between the two input terminals of an OP-amp to null the output. It is denoted by  $V_{ID}$ .
- (ii) **Input offset current**: It is the algebraic difference between the current into the non-inverting and inverting terminals i.e.,

$$i_{IO} = |i_{B1} - i_{B2}|$$

(iii) **Input Bias current**: Input Bias current is the average of the current that flows into the non-inverting terminals and inverting terminals of the OP-amp.

$$i_B = \frac{i_{B1} + i_{B2}}{2}$$

(iv) **CMRR**: CMRR or common mode rejection ratio is the ratio of differential mode gain  $A_d$  and common mode gain  $A_c$ .

For ideal OP-amp,

$$A_d \rightarrow \infty, \text{ So } V_1 - V_2 \rightarrow 0$$

or


$$V_1 = V_2$$

Means, there is a virtual short circuit between two input terminals in case of Ideal OP-amp.

The characteristics of Ideal OP-amp are:

- (i) Differential gain  $A_d = \infty$
- (ii) Input Impedance  $Z_i = \infty$
- (iii) Output Impedance  $Z_o = 0$
- (iv) Bandwidth  $BW = \infty$
- (v) Common mode Rejection Ratio  $CMRR = \infty$
- (vi) Slew rate  $SR = \infty$  and Perfect Balance

The above characteristics are supposed not to drift with temperature. The block diagram of OP-amp is shown in fig. 16.45.



चित्र 16.45—Block diagram of OP-amp.

Some important terminology related to Op-amp:


- (i) **Input offset voltage**: It is the voltage that must be applied between the two input terminals of an OP-amp to null the output. It is denoted by  $V_{ID}$ .
- (ii) **Input offset current**: It is the algebraic difference between the current into the non-inverting and inverting terminals i.e.,

$$i_{IO} = |i_{B1} - i_{B2}|$$

(v) **Slew rate**: It is the maximum rate of change of output voltage per unit time

$$\boxed{SR = \frac{\Delta V_o}{\Delta t} \text{ maximum}}$$

**Ans. OP-amp as Inverting amplifier**: Ref fig 16.46



चित्र 16.46

$$v^+ = 0$$

Since there is a vertical short circuit between NI and I terminals of OP-amp, so

$$v^- = 0$$

Now

$$i_1 = \frac{v_i - v^-}{R_1} = \frac{v_i - 0}{R_1} = \frac{v_i}{R_1}$$

Similarly

$$i_2 = \frac{v^- - v_0}{R_2} = \frac{0 - v_0}{R_2} = \frac{-v_0}{R_2}$$

Since the ideal OP-amp has zero input impedance, No current enters the Op-amp, Hence

$$i_1 = i_2$$


$$\frac{v_i}{R_1} = -\frac{v_o}{R_2}$$

$$\boxed{v_o = -\frac{R_2}{R_1} v_i}$$

The negative sign indicates that the input gets inverted. So the circuit works as an inverting amplifier.

**Op-amp as Non Inverting amplifier**  
(Ref fig. 16.47)

(in V/μs)



चित्र 16.47 Non inverting amplifier

Since  
So

$$v^+ = v_i$$

$$v^- = v_i$$

$$i_1 = \frac{0 - v_i}{R_1}$$

$$i_2 = \frac{v_i - v_o}{R_2}$$


$$i_1 = i_2$$

Putting

$$\frac{v_i}{R_1} = \frac{v_i - v_o}{R_2}$$

$$\boxed{v_o = \left(1 + \frac{R_2}{R_1}\right) v_i}$$

or  
OP-amp as adder  
Ref fig. 16.48



चित्र 16.48 Adder or Summer

So

$$\boxed{v_o = -R_f \left( \frac{v_1}{R_1} + \frac{v_2}{R_2} \right)}$$

**Op-amp as Differentiator**  
Ref fig 16.49 (d)



चित्र 16.49 (d) Differentiator

Charge across capacitor

$$Q = C(v_i - 0) = Cv_i$$

$$i_C = \frac{dQ}{dt} = \frac{d}{dt}(Cv_i) = C \frac{dv_i}{dt}$$

$$i_R = \frac{0 - v_0}{R} = \frac{v_0}{R}$$

$$i_R = i_C$$

$$v_0 = -RC \frac{dv_i}{dt}$$

Putting

$$-C \frac{dv_0}{dt} = \frac{v_0}{R} \quad \text{or} \quad \frac{dv_0}{dt} = -\frac{1}{RC} v_i$$

$$v_0 = -\frac{1}{RC} \int v_i dt$$

or

**Op-amp as log amplifier**

Ref fig 16.51

$$i_R = \frac{v_i - 0}{R} = \frac{v_i}{R}$$


$$i_D = i_o e^{k(t - v_0)} = i_o e^{-kv_0}$$

$$i_R = i_D; \quad \frac{v_i}{R} = i_o e^{-kv_0}$$

or

$$v_0 = -\frac{1}{k} \ln \left( \frac{v_i}{i_o R} \right)$$

Op-amp as a Integrator  
Ref. Fig. 16.50



चित्र 16.50 Integrator

Change across capacitor

$$Q = C(0 - v_0) = -Cv_0$$

$$i_C = \frac{dQ}{dt} = -C \frac{dv_0}{dt}$$

$$i_R = \frac{v_i - 0}{R} = \frac{v_i}{R}$$

Putting


$$i_C = i_R$$

$$i_D = i_o e^{kv_i}$$

$$i_R = \frac{0 - v_0}{R} = -\frac{v_0}{R}$$

$$i_R = i_D$$

Op-amp as antilog-amplifier  
Ref fig 16.52



चित्र 16.52 Antilog amplifier

Putting

$$\begin{aligned} -\frac{V_0}{R} &= i_o e^{Kv_i} \\ V_0 &= -R i_o e^{Kv_i} \\ \text{or} \\ V_0 &\propto \text{Antilog } v_i \end{aligned}$$

► **Scales of Integration—**

डिजिटल IC लॉजिक गेटों की संख्या के आधार पर IC को निम्न श्रेणियों में विभाजित किया जा सकता है—

- (i) निम्न स्केल इंटीग्रेशन (Small scale integration orSSI)—इस वर्ग के IC में 10 से कम लॉजिक गेट होते हैं।

- (ii) माध्यमिक स्केल इंटीग्रेशन (Medium scale integration or MSI)—इस वर्ग के I.C. में 10 से 100 तक लॉजिक गेट होते हैं।

- (iii) उच्च स्केल इंटीग्रेशन (Large scale integration or LSI)—इस वर्ग के IC में 100 से 10,000 लॉजिक गेट होते हैं।


- (iv) बहुत उच्च स्केल इंटीग्रेशन (Very large scale integration or VLSI)—इस वर्ग के IC में 10,000 से भी अधिक लॉजिक गेट होते हैं।

**IC fabrication using planar technology** (look at fig. 11.4 to 11.15)

स्लैर ट्रांजिस्टर फैब्रिकेशन हेतु (या IC में कोई भी इलेक्ट्रॉनिक परिपथ फैब्रिकेशन हेतु) विभिन्न प्रक्रियाओं को संक्षेप में निम्न प्रकार से वर्णित किया जा सकता है—



- (i) एक P-टाइप substrate तिथा जाता है।
- (ii) उस पर n-type epitaxial परत जमाई जाती है।
- (iii) इस पर SiO<sub>2</sub> की परत जमाई जाती है।
- (iv) Photolithographic etching की प्रक्रिया द्वारा SiO<sub>2</sub> की परत में windows खोली जाती है।
- (v) इन window में p-type डोर्पिंग करके अशुद्धियों को epitaxial परत से विसरण कराकर सब्स्ट्रेट तक पहुँचाया जाता है, जिससे विभिन्न isolation island बन जाते हैं।
- (vi) अब फिर से सम्पूर्ण wafer पर SiO<sub>2</sub> की परत जमायी जाती है। फिर बेस विसरण हेतु खिड़कियाँ खोलकर p-type डोर्पिंग की जाती है।
- (vii) फिर से सम्पूर्ण wafer पर SiO<sub>2</sub> जमाते हैं। एमीटर विसरण हेतु खिड़कियाँ खोलकर n-type डोर्पिंग की जाती है।
- (viii) अब सम्पूर्ण परत पर SiO<sub>2</sub> जमाया जाता है। विभिन्न गर्मिनेटों से कानूनक्षण हेतु एल्ट्रूनिटियम परत जमाई जाती है। जहाँ से इस परत को हटाना होता है, वहाँ etching द्वारा हटा दी जाती है।

555 as bistable multivibrator. The most common 555 applications are that of a Astable and Monostable Multivibrator but it can also be used as a Bistable Multivibrator. Let us see how. The concept used here is that of a Schmitt trigger. (See Fig. 16.53)





चित्र 16.53 555 as Bistable Multivibrator

Let us see how it works. Since R<sub>3</sub> and R<sub>4</sub> creates a voltage that is in the middle of the dead zone (hysteresis zone) of the Schmitt Trigger the output of the 555 will remain stable. It will hold the last state it was set in. The capacitor C<sub>1</sub> is at the same voltage as the output of the timer. When the toggle button is pushed the capacitor will put the same voltage on the input, causing the 555 (an inverter), to flip states. The capacitor will quickly charge or discharge to the voltage level that the network of R<sub>3</sub>, R<sub>4</sub>, R<sub>5</sub> now presents. Since R<sub>5</sub> is ten times larger than R<sub>3</sub> and R<sub>4</sub> this voltage will still be in the dead zone of the Schmitt Trigger and the output of the 555 is stable in its new state. When the toggle button is released the capacitor will again charge or discharge to its new voltage Hence we see that the capacitor is being used as a memory to compliment the

**QUESTIONNAIRE**(i) Find the Output Voltage  $V_o$ (ii) Find the Output Voltage  $V_o$ (iii) Find the Output Voltage  $V_o$ (iv) Find the Output Voltage  $V_o$ (v) Find the Output Voltage  $V_o$ 

(vii) Find the output waveform of the circuit shown with the input given.

(viii) Find the output voltage  $V_o$ 

(ix) The lower and upper cut-off frequencies of an amplifier are 5 KHz and 100 KHz respectively. Find the Bandwidth of this amplifier. Find the bandwidth of a multistage amplifier by coupling such similar amplifiers if

- (a) two such stages are cascaded.  
(b) three such stages are cascaded.


[Hint: see page 423]

(x) The input impedance and output impedance of an amplifier without feedback are  $10 \text{ k}\Omega$  and  $1 \text{ k}\Omega$  respectively. The gain of the Amplifier is 100. If a negative feedback of feedback fraction 0.09 is applied to the amplifier input, find the value of gain, input impedance and output impedance, if the feedback is:


- (a) voltage series      (b) voltage shunt

(xi) If the resonance frequency of tuned circuit is 100 KHz, Bandwidth is 2 KHz, find its Quality factor.  
(xii) If the bias currents at the input of an operational amplifier are 2 nA and 6 nA respectively, find the value of input offset and input bias currents.(vi) If  $f_u$  and  $f_L$  and 1MHz and 1kHz of an Amplifier with  $A = 100$ ,  $\beta = 0.9$ , find the Bandwidth of the amplifier with and without feedback.

(xiii) Calculate the time constant of the following RC circuit—



(xiv) Which of the following two capacitors  $C_1$  and  $C_2$  will charge faster?



If the voltage at No load is 100 V and changes to 95 volt at full load, find the percent regulation.

**Problem:**

- Explain the working of op-amp Differentiator and Integrator using Laplace Transformation model.

**Hint:** • In Laplace Transformation model, capacitor is represented as  $\frac{1}{sC}$ , Inductor as  $sL$  and Resistor as  $R$ .

- Op-amp Differentiator

$$v^+ = 0$$

Due to virtual short circuit,

$$v^- = v^+ = 0$$

$$I_1 = \frac{V_i(s) - 0}{sC} = sCV_i(s)$$

Now

$$I_2 = \frac{0 - V_o(s)}{R} = -\frac{V_o(s)}{R}$$

Due to infinite input Impedance of Ideal op-amp,

$$I_1 = I_2$$

$$sCV_i(s) = -\frac{V_o(s)}{R}$$

$$V_o(s) = -sCRV_i(s)$$

Taking Inverse Laplace Transformation


$$v_o(t) = -RC \frac{dv_i(t)}{dt}$$

or

$$v_o(t) \propto \frac{dv_i}{dt}$$

Hence the circuit works as differentiator.


Op-amp Integrator:



Due to virtual short circuit of two input terminals,

$$V^- = V^+ = 0$$

$$I_1 = \frac{V_i(s) - 0}{R} = \frac{V_i(s)}{R}$$



$$I_2 = \frac{0 - V_o(s)}{\frac{1}{sC}} = -sCV_o(s)$$

Due to infinite input impedance of ideal op-amp,

$$\frac{V_i(s)}{R} = -sCV_o(s)$$

$$I_1 = I_2$$

or

$$V_o(s) = -\frac{1}{sCR} V_i(s)$$

Taking Inverse Laplace transformation

$$v_o(t) = \frac{-1}{RC} \int v_i(t) dt$$

or

$$v_o(t) \propto \int v_i(t) dt$$

Hence, the circuit behaves as an Integrator.

## बोर्ड परीक्षाओं में पूछे जाने वाले महत्वपूर्ण प्रश्न

1. (a) मर्नी स्टेज प्रवर्धक क्या होते हैं? इनकी क्या आवश्यकता होती है?
  - (b) Coupling से आप क्या समझते हैं? विभिन्न coupling schemes की जानकारी दीजिये।
  - (c) RC coupled प्रवर्धक का परिपथ बनाइये। इसकी कार्यप्रणाली व आवृति अनुक्रिया को सचित समझाइये।
  - (d) Transformer coupling के परिपथ कार्यप्रणाली व आवृति अनुक्रिया को सचित वर्णन समझाइये।
  - (e) Direct coupling के परिपथ, कार्यप्रणाली व आवृति अनुक्रिया को सचित समझाइये। इसकी क्या परिसीमाएँ हैं?
  - (f) Two stage RC coupled amplifier के voltage gain की गणना कीजिये।
  - (g) Bandwidth से क्या अभिप्राय है? Upper व lower cut-off frequency क्या होती है? इनको 3 dB frequencies तथा half power frequencies क्यों कहा जाता है? Direct coupling में lower cut-off आवृति कितनी होती है?
  - (h) Differential amplifier को सचित समझाइये CMRR को परिभासित कीजिये। एक differential amplifier के लिये इसका मात्र अधिक होना चाहिये या कम? तक सहित उत्तर दीजिये।
2. (a) Voltage amplifiers तथा power amplifiers में अंतर स्पष्ट कीजिये।
  - (b) Power amplifiers में impedance matching के सिद्धान्त को समझाइये।
  - (c) Power amplifier की दक्षता की गणना हेतु सूत्र लिखिये।
  - (d) Single ended class A power amplifier का circuit बनाइये व कार्यविधि समझाइये। इसकी दक्षता कितनी होती है?
  - (e) आउटपुट फॉर्म की गणना हेतु ग्राफिकल विधि की व्याख्या कीजिये।
  - (f) Heat dissipation curve से आप क्या समझते हैं? Power amplifiers में हीट सिंक की महत्वा पर प्रकाश डालिये।
  - (g) Class A, Class B, Class AB, व Class C power amplifiers में अंतर स्पष्ट कीजिये। इनकी दक्षता कितनी होती है? Class D प्रवर्धक क्या होते हैं?
  - (h) Push pull amplifier को सारिपथ समझाइये। एकल प्रवर्धक की तुलना में इसके लाभ बताइये।

- (i) Cross over distortion से आप क्या समझते हैं? यह Class B प्रचालन में ही क्यों होता है? इसको समात करने की विधि जाइये।
- (j) Push pull amplifiers हेतु लिभर driver stages की व्याख्या कीजिये।
- (k) Complementary symmetry push pull परिपथ की व्याख्या कीजिये। इसके क्या लाभ है? इसको transformers (ट्रांसफॉर्मर विहीन) पुरा पुरा परिपथ भी कहा जाता है, क्यों?
- (l) प्रवर्धक में बृह-स्ट्रैप तकनीक का वर्णन कीजिये।
- (m) ट्रांसफॉर्मर विहीन (transformer less) आईडीयो पॉवर प्रवर्धकों को परिपथ सहित समझाइये व इनके अनुप्रयोग लिखिये।
- (n) Power amplifiers के नियन्त्रित प्रकारों के IC को block diagram, pin configuration व कार्यप्रणाली समझाइये।
3. (a) Feedback से आप क्या समझते हैं? इसके प्रकारों की व्याख्या कीजिये।
- (b) निम्न को समझाइये—
- Positive and negative feedback.
  - Voltage-series, voltage shunt, current series and current shunt type feedback.
  - Feedback लगाने से प्रवर्धक की गेन पर क्या प्रभाव पड़ता है? Negative व positive feedback युक्त प्रवर्धकों की gain के सूत्र लिखिये।
  - Negative feedback का प्रवर्धक के निम्न parameters पर प्रभाव समझाइये—
    - Gain
    - Stability of gain
    - Distortion
    - Bandwidth  - निम्नलिखित फीडबैक परिपथों को बनाइये व बताइये कि इनमें किस प्रकार का फीडबैक प्रभावी होता है? इनकी voltage gain व input impedance के सूत्र भी लिखिये।
  - Input and output impedance.
- (e) निम्नलिखित फीडबैक परिपथों को बनाइये व बताइये कि इनमें किस प्रकार का फीडबैक प्रभावी होता है? इनकी voltage gain व input impedance के सूत्र भी लिखिये।
- (f) RC coupled amplifier with by-pass capacitor remove.
- (g) Emitter follower circuit.
- उक्त परिपथों के विभिन्न अनुप्रयोगों को भी लिखिये।
4. (a) आवृत्ति के आधार पर प्रवर्धकों का वर्गीकरण कीजिये।
- (b) Series व parallel tuned परिपथों की व्याख्या कीजिये।
- (c) Tuned परिपथ क्या होते हैं? यह कहाँ use होते हैं? इनको Narrow band क्यों कहा जाता है? यह सामान्य प्रवर्धकों से किस प्रकार भिन्न होते हैं?
- (d) Series tuned amplifier व double tuned amplifier के परिपथ बनाइये व उनके कार्यकारी सिद्धान्त, आवृत्ति अनुक्रिया तथा अनुप्रयोग समझाइये।
- (e) Staggered tuned amplifier क्या होता है? इसका परिपथ आरेख, आवृत्ति अनुक्रिया तथा अनुप्रयोग समझाइये।
- (f) Neutralization के सिद्धान्त पर टिप्पणी लिखिये।
- (g) प्रत्येक प्रकार के ठ्यूट्प्र प्रवर्धक का कोई एक प्रचालित IC block diagram, Pin configuration तथा working सहित समझाइये।
5. (a) Oscillators क्या होते हैं? इनमें किस प्रकार का feedback प्रयुक्त होता है? इनके अनुप्रयोग (applications) लिखिये।
- (b) Oscillations (दोलन) को उत्पन्न करने हेतु positive feedback/negative resistance के प्रयोग का सिद्धान्त समझाइये।
- (c) Oscillations को उत्पन्न करने हेतु बर्कहॉसन की शर्तें (Barkhausen's criteria for oscillation) का उल्लेख कीजिये।
- (d) निम्नलिखित oscillators को उनके परिपथ, कार्यकारी सिद्धान्त, आवृत्ति रेन्ज, लाभ व आवृत्ति सूत्र सहित समझाइये—
- Tuned collector oscillator
  - Hartley collector oscillator
  - Colpitt's collector oscillator
  - Phase shift oscillator
  - Wein's bridge oscillator
  - Crystal bridge oscillator.
- (e) Oscillators के नियन्त्रित प्रकारों हेतु प्रचालित ICs की व्याख्या block diagram, pin configuration तथा कार्यप्रणाली सहित कीजिये।
6. (a) विभिन्न प्रकार की waveshapes को चित्र सहित समझाइये। Waveshaping से आप क्या समझते हैं?
- (b) RC व RL परिपथों में transients (क्षणिकार्य) उत्पन्न होने की प्रक्रिया को समझाइये।
- (c) RC परिपथ में capacitor की charging व discharging के समीकरण लिखिये। इसमें time constant के महत्व को समझाइये। एक 21 μF, 10 kΩ वाले RC परिपथ के time constant की गणना कीजिये।
- (d) एक series RL परिपथ में inductor में flow होने वाली धारा का सूत्र लिखिये। तथा इसमें time constant का महत्व समझाइये। 33 mH तथा 20 kΩ RL series परिपथ के time constant की गणना कीजिये।
- (e) RL व RC differentiating परिपथ बनाकर समझाइये। Proper working हेतु इन square तथा rectangular inputs हेतु इनके outputs की तरंगों की सचित्र व्याख्या कीजिये।

(f) Clippers क्या होते हैं? Series व shunt biased clippers की इनपुट व आउटपुट तरंगाकार सहित व्याख्या कीजिये।

(g) निन्म की व्याख्या परिपथ तथा इनपुट व आउटपुट तरंगाकार सहित कीजिये—

(i) Double diode clipper

(ii) Zener diode double clipper

(iii) Transistor clipper.

(h) Clampers से आप क्या समझते हैं? किसी तरंग की negative peak व positive peak को clamp करने हेतु परिपथ बनाइये व तरंगाकार की सहायता से समझाइये।

Sine, square तथा Triangular inputs देने पर विभिन्न clampers से प्राप्त आउटपुट तरंगों बनाइये।

7. (a) ट्रांजिस्टर स्विच का सचिव वर्णन कीजिये। इसको CE transistor के आउटपुट अधिकालक्षणों पर समझाइये।

(b) एक ट्रांजिस्टर के स्विच के रूप में work करने हेतु शर्तें बनाइये। किसी प्रैक्टिकल ट्रांजिस्टर स्विच हेतु घटकों के मान (कलक्टर ग्रीटोर  $R_C$  तथा बेस ग्रीटोर  $R_B$ ) की गणना की विधि समझाइये।

(c) ट्रांजिस्टर स्विचिंग ठाइम से आप क्या समझते हैं? स्प्रीड अप कैपेसिटर क्या होता है?

(d) Multivibrators से आप क्या समझते हैं? Collector coupled bistable, monostable तथा astable multivibrators की परिपथ सहित व्याख्या कीजिये। इन सभी के अनुप्रयोग भी लिखिये।

(e) Multivibrators के अनुप्रयोग लिखिये।

(f) Multivibrators की ट्रिगरिंग से आप क्या समझते हैं? यह कितने प्रकार की होती है? सचिव समझाइये। Triggering हेतु positive pulse के बजाय negative pulse को क्यों प्रयोगिकता दी जाती है।

(g) Schmitt trigger क्या होता है? इसका परिपथ बनाकर इसकी कार्यप्रणाली समझाइये। UTP तथा LTP क्या होते हैं? Hysteresis voltage क्या होती है? Schmitt trigger के आउटपुट पर किस प्रकार की waveform प्राप्त होती है? Schmitt trigger के अनुप्रयोग लिखिये।

(h) Transistorized voltage controlled oscillator के सिद्धान्त को परिपथ सहित समझाइये।

(i) प्रत्येक multivibrator circuit हेतु प्रयुक्त IC को block diagram, pin configuration तथा कार्य-प्रणाली सहित समझाइये।

8. (a) ऑपेरेशनल प्रवर्धक क्या होता है? इसका ब्लॉक डायग्राम बनाकर समझाइये।

(b) आदर्श ऑपेरेशनल प्रवर्धक (ideal op-amp) की specifications लिखिये।

- (c) निन्म को परिभाषित कीजिये—
- Inverting and non-inverting input.
  - Differential voltage gain.
  - Input and output offset voltage.
  - Input offset current.
  - Input bias current.
  - Common mode rejection ratio (CMRR).
  - Power supply rejection ratio (PSRR).
  - Slew rate.

- (d) Explain the method of offset null adjustments.
- (e) Explain the use of op-amp as—
- Inverter
  - Adder
  - Differential amplifier
  - Differentiator
  - Comparator
  - Square wave generator
  - Log and antilog amplifier
  - IC power amplifier.
  - What is phase loaded loop? Where it is used.
  - Op-amp के निन्म अनुप्रयोगों को समझाइये—
  - Inverting-non inverting VCVS.
  - Integrator
  - Differentiator
  - VCCS
  - Instrumentation amplifier
  - Active low pass, high pass and notch filters.
  - Oscillators
  - Precision rectifier.
  - Sample and hold circuit
  - IC analog multiplier and its applications
  - Analog multiplexer and demultiplexer
  - Unity gain amplifier

10. (a) Explain the block diagram of timer IC 555 and its working? Explain how it is used as monostable and astable multivibrator and waveforms generator.

(b) Explain the basic voltage regulator circuit using zener diode.

- (c) Explain the working of series and shunt voltage regulator circuit?
- (d) What are three terminal voltage regulator ICs? Explain with block diagram, Pin configuration and working of positive, negative and variable voltage regulator ICs.
- (e) Explain the 78XX and 79XX series of ICs? Also explain IC 723(f). What do you mean by current limiting and current fold back.
- (f) Write a short note on SMPS.
11. (a) What is integration? What are integrated circuits? What are their advantages.
- (b) Explain the types of integrated circuits. Monolithic and hybrid.
- (c) Explain the following stages of fabrication of ICs—
- Substrate preparation
  - Epitaxial growth
  - Oxidation and film deposition
  - Diffusion and Ion implantation
  - Lithography
  - Etching.
- (d) How are BJTS, MOS, transistors and other circuit elements fabricated on a monolithic IC?
- (e) Write a short note on VLSI.
- (f) Why can't inductors be fabricated on ICs?
- 
2. किन्हीं दो भागों के उत्तर दीजिए: [2 × 5 = 10]
- (अ) सिंगल स्टेज कम्पन एमिटर एस्लीफायर के लिए n-मैरामिटर के टर्म्स में बोल्टेज गेन, धारा गेन, इनपुट तथा आउटपुट इम्पीडेन्स को व्यक्त करो।
- (ब) कम्पलीमेन्टरी सेमिटरी पुश-पुल परिपथ का कार्य सिद्धान्त तथा उपयोगिता समझाइए।
- (स) RC कप्लर्ड मल्टीस्ट्रेज एम्प्लीफाएर का आरेख खींचकर कार्यविधि समझाइए।
3. किन्हीं चार भागों के उत्तर दीजिए: [4 × 3 = 12]
- (अ) प्रवर्धकों में बृद्ध-स्ट्रैप तकनीकों को समझाइए।
- (ब) फोड-बैक का मूल सिद्धान्त तथा प्रकार का वर्णन कीजिए।
- (स) ऋणात्मक फोड बैक का गेन, स्थिरता तथा बैडविड्थ पर क्या प्रभाव पड़ता है?
- (द) हार्टले दोलिन्ट का सर्किट डायग्राम बनाकर इसका कार्य सिद्धान्त समझाइए।
- (य) एमीटर फलोवर का सर्किट डायग्राम बनाकर कार्यविधि समझाइए।
3. किन्हीं तीन भागों का उत्तर दीजिए: [3 × 4 = 12]
- (अ) श्रेणी तथा शन्ट वायप डायोड क्लिपर का सर्किट डायग्राम बनाये।
- (ब) दोलिन्ट के पांच उपयोग लिखिए।
- (स) DC amplifier के मुख्य लिमिटेशन क्या हैं?
- (द) जीनर डायोड का क्लिपर परिपथ की तरह किस प्रकार उपयोग किया जाता है, समझाइए।
4. किन्हीं दो भागों के उत्तर दीजिए: [2 × 4 = 8]
- (अ) दोलिन्ट क्या होते हैं? दोलिन्ट में किस प्रकार का फोड-बैक डायोड किया जाता है? और क्यों?

## SEMESTER EXAMINATION 2016

### इलैक्ट्रॉनिक्स युक्तियाँ एवं परिपथ (Electronic Devices and Circuits)

[Time : 2:30 Hours]

[Maximum Marks : 50]

(ब) ऑपरेशनल एम्प्लीफायर का ब्लॉक डायग्राम बनाइए। इन्वर्टिंग तथा नोन-इन्वर्टिंग इनपुट को समझाइए।

(स) एडर, सबसट्रैक्टर तथा डिफेरेंशिएटर सर्किट की OP-AAMP उपयोग कर बनाओ।

5. किन्हीं दो भागों का उत्तर दीजिए:

(अ) IC 555 का ब्लॉक डायग्राम खीचिए।

(ब) रेजिस्टर पावर सप्लाई का ब्लॉक डायग्राम बनाकर कार्यविधि समझाइए।

(स) IC के निर्माण की विधि स्टेजों को लिखिए।

[Time : 2:30 Hours]

[Maximum Marks : 50]

नोट: सभी प्रश्नों के उत्तर दीजिए—

1. किन्हीं दो भागों के उत्तर दीजिए— [2 × 5 = 10]

(अ) परिपथ आरेख से साधारण CE कॉम्पन आमीटर प्रवर्धक की कार्य प्रणाली समझाइये उसके बोल्टेज गेन प्राप्त करते हैं?

(ब) प्रवर्धक को भिन्नता, आवृत्ति, युग्मन और सक्रिया के आधार पर वर्गीकृत कीजिए।

(स) निम्न संकेत रूपान्सक व्याख्या कर आरेखित विधि FET

(i) मिम आवृत्ति पर  
(ii) उच्च आवृत्ति पर

2. किन्हीं दो भागों पर संक्षिप्त टिप्पणी करें— [2 × 5 = 10]

(अ) R-C युग्मन द्रौंजिस्टरड प्रवर्धक।

(ब) ट्रांसफोरमरड युग्मन प्रवर्धक।

(स) कास्केड एम्प्लीफायर।

3. किन्हीं दो भागों के उत्तर दीजिए— [2 × 5 = 10]

(अ) क्लास- $A$ , क्लास- $B$  और क्लास- $C$  में अन्तर बताइये।

(ब) ऋणात्मक प्रतिपुष्टि के क्या लाभ है प्रवर्धक में? व्याख्या कीजिए।

(स) प्रतिबाधा सुलेन में परिवर्तक में आमीटर को क्यों चाहते हैं?

4. किन्हीं दो भागों पर संक्षिप्त टिप्पणी लिखें— [2 × 5 = 10]

(अ) काल्स्टर दोलित्र

(ब) बैन सेटु दोलित्र

(स) क्रिस्टल दोलित्र

5. किन्हीं दो भागों के उत्तर दीजिए: [2 × 5 = 10]

- (अ) मोनो स्टेबल वाईब्रेटर की कार्य प्रणाली वर्णित करें।
- (ब) Operational Amplifier के छः प्रमुख पैरामीटर लिखिये। उनकी गुणजवाली महत्व (Ideal values) और व्यवहारिक मुल्यांकन।
- (स) ICS के ऊपर पृथक परिपथ के लाभ, हानि पर संक्षिप्त टिप्पणी लिखें।