

Study Power Point प्राविधिक शिक्षा परिषद् उ॰ प्र॰ द्वारा

स्वीकृत नवीनतम् पाठ्यक्रमानुसार

डोजटल इलेक्ट्रानिक्स

(DIGITAL ELECTRONICS)

R. M. Upadhyay





WHOLESALE - RETAILERS OF COMPETITION BOOKS

यन्द्रभाता पुरतक भण्डार

भगत सिंह मार्ग, सहारनपुर (M) 9897783803, 9045400004

प्राविधिक शिक्षा परिषद् उत्तर प्रदेश द्वारा स्वीकृत नवीनतम पाठ्यक्रमानुसार

डिजिटल इलैक्ट्रॉनिक्स

प्रयोगात्मक कार्य सहित

[DIGITAL ELECTRONICS]

With Practicals

[द्वितीय वर्ष (तृतीय सेमेस्टर) इलैक्ट्रिकल इंजीनियरिंग एवं इलैक्ट्रॉनिक्स इंजीनियरिंग के विद्यार्थियों के लिए]



राहुल मणि उपाध्याय

(M. Tech.)

प्रवक्ता इलैक्ट्रॉनिक्स बुद्धा इन्सट्रीटयूट ऑफ टेक्नोलॉजी गोरखपुर

जय प्रकाश नाथ पिटलकेशन्स

गाँधी आश्रम चौराहा नौचन्दी रोड, मेरठ - 250 002 (यू० पी०)

जय प्रकाश नाथ पब्लिशन्स

गाँधी आश्रम चौराहा, नौचन्दी रोड, मेरठ (उ० प्र०) 250 002

फोन: (0121) 2762403, 4056123

टेली फैक्स : 0121-2600606

email: jpnpmrt@hotmail.com

: info@jpnpbooks.com Web : www.jpnpbooks.com

डिजिटल इलैक्ट्रॉनिक्स का कोई भी अंश लेखक एवं प्रकाशक की पूर्व लिखित अनुमित के बिना किसी भी रूप में उद्घृत या प्रकाशित नहीं किया जा सकता।

• लेखकगण

0

प्रथम संस्करण : 2019-20

Abhishek Kumar

• मूल्य : 175.00

 लेजर टाइपसैटर्स :
 श्री राम कम्प्यूटर्स मेरठ।

मुद्रक :सनी ऑफसैटमेरठ।

प्रस्तावना

प्राविधिक शिक्षा परिषद् लखनऊ द्वारा संशोधित नवीनतम् पाठ्यक्रम पर आधारित डिप्लोमा इंजीनियरिंग के पाठ्यक्रम के लिए यह पुस्तक ''**डिजिटल इलेक्ट्रॉनिक्स**'' आपके सम्मुख है।

छात्र एवं छात्राओं की परेशानियों को ध्यान में रखते हुए पुस्तक को इस प्रकार से लिखा गया है कि अंग्रेजी माध्यम के छात्र एवं छात्रायें भी इसे आसानी से समझ सकें। इसके साथ-साथ हिन्दी माध्यम के छात्र-छात्रायें भी तकनीकी ज्ञान को अंग्रेजी में खोये बिना, हिन्दी में समझ सकते हैं, जिससे आने वाली समस्या का सामना आसानी से कर सकते हैं क्योंकि पुस्तक में प्रयुक्त भाषा भी इस प्रकार रखी गई है कि हिन्दी भाषी छात्रों को तकनीकी विषय समझने में असुविधा न हो। अंग्रेजी में बोले जाने वाले शब्दों को अंग्रेजी में ही लिखा गया है।

इस पुस्तक को तैयार करते समय विभिन्न विद्वान मित्रों एवं शिक्षकों के मार्गदर्शन एवं बहुमूल्य सुझाव प्राप्त हुए हैं। हम उनका हृदय से आभार व्यक्त करते हैं।

इस पुस्तक के लेखन में जिन महानुभावों का प्रत्यक्ष अथवा अप्रत्यक्ष रूप से योगदान रहा है उनमें श्री आर० ए॰ अग्रवाल (चेयरमैन BIT, Gorakhpur), श्री रजत अग्रवाल (सेकरेट्री BIT, Gorakhpur), श्री सुधीर अग्रवाल (BIT, Gorakhpur) पाटेश्वरी सिंह (प्रधानाचार्य M.P. Polytechnic), निशांत त्रिपाठी (Deputy Director NIELIT, Gorakhpur), श्री डी॰ पाल (प्रवक्ता गणित), श्री रूदल सिंह (प्रवक्ता मैकेनिकल इंजी॰), प्रेरणा गर्ग (एम॰ पी॰ पॉलीटेक्निक, स्व॰ वि॰ पो॰), अर्पित सिंह (एम॰ पी॰ पा॰, स्व॰ वि॰ पो॰), श्री बी॰ एन॰ चौधरी (राजकीय पा॰, गोरखपुर), श्री अखिलेश चतुर्वेदी (जी॰ पी॰ बस्ती), श्री पीयूष शाक्य (जी॰ पी॰ कानपुर), श्री एन॰ पी॰ सिंह (जी॰ पी॰ मिर्जापुर), श्री बी॰ के॰ सिंह (प्रधानाचार्य जी॰ पी॰ गाजीपुर), श्री सुधीर कन्नौजिया (डी॰ आई॰ टी॰ एम॰ महाराज्यांज), श्री लवकुश सिंह (राजकीय पा॰ बाँदा), श्री अजय सिंह (प्रसाद पा॰ जौनपुर), श्री अंकुर श्रीवास्तव (लि॰ फ॰ पा॰ गोरखपुर), विवेकराव (महामानव पॉलीटेक्नीक, गोरखपुर) श्री अंकुर मिश्रा (एम॰ पी॰ पा॰, स्व॰ वि॰ पो॰), श्री पवन तिवारी, चन्द्रेश कुमार, प्रीति श्रीवास्तव, प्रियदर्शिनी, राहुल सिंह, शिवाकान्त दूबे, सत्यम कुमार मल्ल, प्रियंका, श्री अनिमेष कुमार, निशा श्रीवास्तव, श्रिखा श्रीवास्तव, प्रिया गरिमा पाण्डेय, कृष्णा पाण्डेय, श्री नीरज पाण्डेय, स्व॰ राजीव कुमार श्रीवास्तव एवं श्री विनोद कुमार श्रीवास्तव के नाम उल्लेखनीय हैं।

जीवन में माता-पिता तथा गुरुजनों का कोई विकल्प नहीं है। आपका हृदय से धन्यवाद।

हम विशेष रूप से अपने माता-पिता ''श्रीमती पुष्पलता उपाध्याय एवं श्री मानस मणि उपाध्याय'' के आभारी हैं जो कि इस पुस्तक के लिए हमारे प्रेरणास्रोत रहे हैं।

इसके साथ-साथ हम पुस्तक के प्रकाशक, श्री वी० एन० गुप्ता, श्री आर० एन० गुप्ता ''जय प्रकाश नाथ पब्लिकेशन्स'', मेरठ एवं उनके परिवार के हृदय से आभारी हैं। आपके सहयोग के बिना यह संस्करण संभव नहीं था।

-लेखक

Email Id : rahulmaniupadhyay@gmail.com Mob. No. 9451885710

पूज्ता्य म्रात्राज्रा प्रित्राज्रा स्रादर स्याप्त

Study Power Point SYLLABUS

Rationale

Digital electronics has made extremely rapid advances in the last five decades. It has Digital electronics has made extremely applications in communication entertainment, instrumentation, control important applications in communication end to its usefulness. In fact, the light important applications in communication and to its usefulness. In fact, the light and the automation etc. Thus it appears that there is no end to its usefulness. In fact, the light and the automation etc. Thus it appears that there to give the knowledge of digital electronics to the new world belong to it. So it is necessary to give the knowledge of digital electronics to the new world belong to it. So it is necessary to get exciting technological advancement electrical students. Microprocessor is one of the most exciting technological advancement electrical students. Microprocessor is one statement and students among the semiconductor devices in recent times. It has a tremendous impact on the Industrial among the semiconductor devices in recent times. among the semiconductor devices in recent that and control capacity both at the design and the processes due to its high reliability, flexibility and control capacity both at the design and the processes due to its high renability, head with increasing facilities act as catalysis; widening their scope of applications.

> LTP 5 - 4

1. Number Systems

(10 Periods)

- 1.1 Decimal, binary, octal and hexa-decimal number system and their inter-conversion
- 1.2 Binary and Hexadecimal addition, subtraction and multiplication.
- 1.3 1's and 2's complement methods of addition/subtraction.

2. Gates

(08 Periods)

Definition, symbol and truth tables for inverter, OR, AND, NAND, NOR and X-08 exclusive-AND gates

3. Boolean Algebra

(12 Periods

- 3.1 Boolean Relations and their applications.
- 3.2 DeMorgan's Theorems
- 3.3 K-Map upto four variables

4. Combinational Circuits

(12 Periods

- 4.1 Half adder, Full adder
- 4.2 Encoder, Decoder
- 4.3 Multiplexer/Demultiplexer
- 4.4 Display Devices (LED, LCD and 7-segment display)

5. Flip-Flops

(09 Period

- 5.1 J-K Flip-Flop
- 5.2 R-S Flip-Flop

- 5.3 D-Type Flip-Flop
- 5.4 T-Type Flip-Flop
- 5.5 Applications of Flip-Flops
- 6. Introduction of Shift Registers and Counters

(08 Periods)

7. A/D and D/A Converters

(06 Periods)

- 7.1 A/D converter (Counter, rmap, successive approximation method of A/D Conversion)
- 7.2 D/A Converters (Binary weighted, R-LR D/A Converter)
- 8. Semi-conductor Memories

(05 Periods)

- 8.1 Types of semi-conductor memories : RAM, ROM, EPROM, EEPROM
- 8.2 Static and dynamic RAM
- 8.3 Merits, demerits and applications.

List of Practicals

- Verification and interpretation of truth table for AND, OR, NOT, NAND, NOR, X-OR gates
- 2. Construction of Half Adder using gates
- 3. Construction of Full Adder using gates
- 4. To verify the truth table for JK flipflop
- 5. Construction and testing of any counter
- 6. Verification of operation of a 8-bit D/A converter.

Study Power Point विषय सूची

क्रम	अध्याय	soul !
1.	डिजिटल इलेक्ट्रॉनिक्स	1-25
2.	लॉजिक गेट्स	26-55
3.	लॉजिक परिवार	56-71
4.	डिस्प्ले युक्तियाँ, बाइनरी एडर सर्किट, एनकोडर्स डिकोडर्स,	
	मल्टीप्लैक्सर्स तथा डिमल्टीप्लैक्सर्स	72-88
5.	फ्लिप-फ्लॉप	88-104
	मल्टीवाइब्रेटर तथा A/D, D/A कनवर्टर्स	88–104
. 6.	मल्टीवाइब्रेटर तथा A/D, D/A कनवर्टर्स	105–114
. 6.	मल्टीवाइब्रेटर तथा A/D, D/A कनवर्टर्स सेमीकन्डक्टर मेमोरी	
. 6.	मल्टीवाइब्रेटर तथा A/D, D/A कनवर्टर्स	105–114
. 6.	मल्टीवाइब्रेटर तथा A/D, D/A कनवर्टर्स सेमीकन्डक्टर मेमोरी परिशिष्ट	105–114
. 6.	मल्टीवाइब्रेटर तथा A/D, D/A कनवर्टर्स सेमीकन्डक्टर मेमोरी परिशिष्ट	105–114

अध्याय

डिजिटल इलेक्ट्रॉनिक्स (Digital Electronics)

1.1 परिचय (Introduction)


- 🚱 डिजिटल इलेक्ट्रॉनिक्स का उपयोग हम डाटा प्रोसेसिंग, कन्ट्रोल सिस्टम, संचार तथा मापन में करते हैं।
- एनेलॉग इलेक्ट्रॉनिक्स में आउटपुट वोल्टेज इनपुट वोल्टेज के अनुसार परिवर्तित होते रहते हैं अर्थात् आउटपुट वोल्टेज के अनन्त मान होते हैं।
- वह इलेक्ट्रॉनिक सर्किट जो दो स्टेट ऑपरेशन के लिए डिजाइन किया जाता है, डिजिटल सर्किट कहलाता है। इस प्रकार डिजिटल सर्किट में आउटपुट वोल्टेज की केवल दो अवस्थाएँ होती है।
- हलेक्ट्रॉनिक्स की वह ब्रांच जिसमें हम डिजिटल सर्किट का अध्ययन करते हैं, डिजिटल इलेक्ट्रॉनिक्स (digital electronics) कहलाती है।

सिग्नल को दो भागों में बाँटा गया है-

- 1. एनेलॉग सिग्नल,
- 2. डिजिटल सिग्नल।

1.2 एनेलॉग सिग्नल (Analog Signal)

- 🕸 एनेलॉग सिग्नल के अनन्त मान होते हैं तथा ये सिग्नल समय के साथ-साथ लगातार परिवर्तित होते रहते हैं।
- Sine wave, Triangular wave इत्यादि एनेलॉग सिग्नल के उदाहरण हैं।




चित्र : 1.1 एनेलॉग सिग्नल

डिजिटल इलैक्ट्रॉनिक Study Power F

डिजिटल सिग्नल (Digital Signal) 1.3

डिजिटल सिग्नल के दो डिस्क्रीट स्तर (discrete level) होते हैं। यह सिग्नल सदैव Low अथवा High में से किय एक स्तर पर होता है।



चित्र : 1.2 डिजिटल सिग्नल

डिजिटल सिग्नल समय के साथ-साथ लगातार परिवर्तित नहीं होते हैं।

एनेलॉग सिग्नल तथा डिजिटल सिग्नल की तुलना 1.4 (Comparison of Analog Signal and Digital Signal)

(UPBTE 2013, 14, 16)

	पैरामीटर	एनेलॉग सिग्नल	डिजिटल सिग्नल
क्रम सं०	आउटपुट वोल्टेज के मान		दो (Low अथवा High)
	नेचर		डीस्क्रीट (Discrete)
3.	सोर्स	सिग्नल जनरेटर, ट्रांसड्यूसर	कम्प्यूटर
4.	उदाहरण	Sine wave, Triangular wave	बाइनरी सिग्नल

एनेलॉग सिस्टम (Analog Systems) 1.5

- वह सिस्टम (System) जो एनेलॉग सिग्नल (analog signals) को प्रोसेस करता है, एनेलॉग सिस्टम कहलाता है।
- एनेलॉग सिस्टम के निम्न उदाहरण हैं-
 - 1. फिल्टर (Filters),
 - 2. एम्प्लीफायर (Amplifiers),
 - 3. सिग्नल जेरनेटर (Signal Generators),
 - 4. पावर सप्लाई (Power Supplied)।
- एनेलॉग सिस्टम की परिशुद्धता (Accuracy) कम होती है जिस कारण यह कम रिलायबल (reliable) होता है।

हिजिटल सिस्टम (Digital Systems) 1.6

- वह सिस्टम जो डिजिटल सिग्नल को प्रोसेस करता है, डिजिटल सिस्टम कहलाता है।
- डिजिटल सिस्टम के इनपुट एवं आउटपुट दोनों सिग्नल, डिजिटल होते हैं।

- 🕸 डिजिटल सिस्टम के निम्न उदाहरण हैं—
 - 1. फ्लिप-फ्लाप (Flip-Flops),
 - 2. काउन्टर (Counter),
 - 3. माइक्रोप्रोसेसर (Microprocessors),
 - 4. डिजिटल कैलकुलेटर (Digital Calculators),
 - 5. कम्प्यूटर (Computers)।

1.7 डिजिटल सिस्टम के लाभ (Advantages of Digital Systems)

- 1. डिजिटल सिस्टम की परिशुद्धता (accuracy) उच्च होती है।
- 2. इन पर शोर (noise) का प्रभाव कम पड़ता है।
- 3. डिजिटल सिस्टम, एनेलॉग सिस्टम की अपेक्षा ज्यादा विश्वसनीय (reliable) होते हैं।
- 4. डिजिटल सिस्टम के बीच कम्यूनिकेशन (communication) आसानी से हो जाता है।
- 5. डिजिटल सिस्टम की डिजाइन (design)आसानी से हो जाती है।
- 6. इन पर ताप का प्रभाव बहुत कम पड़ता है।

एनेलॉग तथा डिजिटल सिग्नल का तुलनात्मक चार्ट (Comparison of Analog and Digital Systems)

	(First of the Digital Di		
क्रम सं0	पैरामीटर	एनेलॉग सिग्नल	डिजिटल सिग्नल
1.	सिग्नल प्रोसेस्ड (Signal Processed)	एनेलॉग सिग्नल	डिजिटल सिग्नल
2.	डिस्पले (Display)	एनेलॉग मीटर	डिजिटल डिस्पले (LED एवं LCD)
3.	परिशुद्धता (Accuracy)	कम	ज्यादा
4.	डिजाइन (Design)	कठिन	आसान
5.	मैमोरी (Memory)	मैमोरी नहीं होती	मैमोरी होती है
	ताप का प्रभाव (Effect of temperature)	अधिक	कम
7.	शोर का प्रभाव (Effect of noise)	अधिक	कम
8.	सिस्टम के बीच कम्यूनिकेशन	आसानी से नहीं होता	आसानी से होता है
	(Communication between system)		
9.	उदाहरण (Examples)	फिल्टर, एम्प्लीफायर पावर सप्लाई, सिगनल जनरेटर	काउन्टर, रजिस्टर्स, माइक्रोप्रोसेसर, कम्प्यूटर

नम्बर सिस्टम (Number System)


- डिजिटल इलेक्ट्रॉनिक्स में स्थिर संख्याओं को युग्मित कर अन्य संख्याओं को प्रदर्शित किया जाता है। 1.8
 - नम्बर सिस्टम (number system) को निम्नलिखित चार भागों में बाँटा गया है— 633
 - 1. डेसिमल नम्बर सिस्टम (Decimal number system) 0
 - 2. बाइनरी नम्बर सिस्टम (Binary number system)
 - 3. ऑक्टल नम्बर सिस्टम (Octal number system)
 - 4. हेक्साडेसिमल नम्बर सिस्टम (Hexadecimal number system)
 - प्रत्येक नम्बर सिस्टम के लिए एक बेस (base) होता है और प्रत्येक नम्बर सिस्टम का अधिकतम मान (late value) उसके बेस से एक कम होता है।

नम्बर सिस्टम और उसका बेस

S.No.	Name of Number System	Base
1.	Decimal	10
2.	Binary	2
3.	Octal	8
4.	Hexadecimal	16

डेसिमल नम्बर सिस्टम (Decimal Number System) 1.9

- वह नम्बर सिस्टम जो हम प्रारम्भ से ही स्कूलों में पढ़ते चले आ रहे हैं, उसे डेसिमल नम्बर सिस्टम कहते हैं।
- डेसिमल नम्बर सिस्टम के 10 विशेष प्रतीक होते हैं, 0, 1, 2, 3, 4, 5, 6, 7, 8 तथा 9.
- डेसिमल नम्बर का बेस 10 होता है तथा इसकी अधिकतम संख्या 9 होती है।



- ऊपर दिए गए चित्र के द्वारा हम डेसिमल नम्बर को प्रदर्शित करने का अध्ययन करेंगे।
- डेसिमल प्रणाली में लिखी गई प्रत्येक संख्या के प्रत्येक गुणक का अपना एक स्थानीय मान (weighted value) है। प्रत्येक संख्या के स्थानीय मान को चित्र में प्रदर्शित किया के कि है। प्रत्येक संख्या के स्थानीय मान को चित्र में प्रदर्शित किया गया है।

डिजिटल इलेक्ट्रॉनिक्स


5

MSD (Most Significant Digit)

बायीं तरफ की वह संख्या जिसका स्थानीय मान अधिकतम होता है, MSD कहलाती है।

LSD (Least Significant Digit)

दायीं तरफ की वह संख्या जिसका स्थानीय मान सबसे कम होता है, LSD कहलाती है। उदाहरण—डेसिमल नम्बर 532.86 को प्रदर्शित करना। हल—



इस प्रकार दी गई संख्या 532.86 को प्रदर्शित किया जा सकता है।

1.10 बाइनरी नम्बर सिस्टम (Binary Number System)


- बाइनरी नम्बर सिस्टम के दो विशेष प्रतीक होते हैं─0 तथा 1.
- बाइनरी नम्बर सिस्टम, डेसिमल नम्बर सिस्टम की तरह कार्य करता है। इनमें विशेष अन्तर केवल बेस का है। बाइनरी नम्बर का बेस 2 होता है, जब्िक डेसिमल नम्बर का बेस 10 होता है।

1.10.1 बाइनरी संख्या को डेसिमल में परिवर्तित करना

बाइनरी संख्या को डेसिमल में बदलने के लिए बाइनरी संख्या के प्रत्येक अंक को 2^{n-1} से गुणा किया जाता है, जहाँ n बाइनरी संख्या के उस अंक की स्थिति को प्रदर्शित करता है। तत्पश्चात् सभी गुणनफलों को जोड़कर बाइनरी संख्या के तुल्य डेसिमल संख्या जात की जा सकती है।

उदाहरण— बाइनरी नम्बर 1011.011 का डेसिमल तुल्यांक ज्ञात करना।

हल-Step 1: दी गयी बाइनरी संख्या को 2 के पावर के रूप में प्रदर्शित करने पर



Step 2: डेसिमल तुल्यांक

$$N = (1 \times 2^{3}) + (0 \times 2^{2}) + (1 \times 2^{1}) + (1 \times 2^{0}) + (0 \times 2^{-1}) + (1 \times 2^{-2}) + (1 \times 2^{-3})$$


$$N = (1 \times 8) + (0 \times 4) + (1 \times 2) + (1 \times 1) + (0 \times 0.5) + (1 \times 0.25) + (1 \times 0.125)$$

$$N = 8 + 2 + 1 + 0.5 + 0.25 + 0.125$$

$$N = (11.375)_{10}$$

6

- बाइनरी नम्बर का बेस 2 होता है, अत: इसकी अधिकतम संख्या 1 होती है।
- नीचे दिए गए चित्र के द्वारा हम बाइनरी नम्बर को प्रदर्शित करने का अध्ययन करेंगे।



- डेसिमल प्रणाली की तरह बाइनरी प्रणाली में लिखी गई प्रत्येक संख्या के प्रत्येक गुणक का अपना एक स्थानीय मान होता है। प्रत्येक संख्या के स्थानीय मान को चित्र में प्रदर्शित किया गया है।
- बाइनरी डिजिट (0 तथा 1) को बिट्स (bits) भी कहते हैं। अतः हम कह सकते हैं कि बाइनरी सिस्टम 2-बिट सिस्टम
- बायों तरफ की वह बिट जिसका स्थानीय मान अधिकतम होता है, Most Significant Bit (MSB) कहलाती है।
- दायीं तरफ की वह बिट जिसका स्थानीय मान सबसे कम होता है, Least Significant Bit (LSB) कहलाती है।

1.10.2 डेसिमल संख्या को बाइनरी में परिवर्तित करना

- डेसिमल संख्या को बाइनरी में परिवर्तित करने के लिए डेसिमल संख्या को लगातार 2 से विभाजित किया जाता है।
- प्रत्येक विभाजन के पश्चात् शेषफल को रिकॉर्ड किया जाता है।
- बाइनरी संख्या प्राप्त करने के लिए सभी शेषफलों को उल्टे क्रम में लिखते हैं। उदाहरण— (105)10 को बाइनरी में परिवर्तित करना। हल-

2	105 ←		दी हुई संख्या
2	52	1	LSB
2	26	0	1
2	13	0	
2	6	1	
2	3	0	
2	1	1	
	0	1	MSB
		शेष	

शेषफलों को उल्टे क्रम में लिखने पर $(105)_{10} = (1101001)_2$

$$(85)_{10} = (1010_{101})_{2}$$

Step 3: भिन्न को बाइनरी में बदलना
$$0.63 \times 2 = 1.26 \quad 1 \quad \text{MSB}$$

$$0.26 \times 2 = 0.52 \quad 0$$

$$0.52 \times 2 = 1.04 \quad 1$$

$$0.04 \times 2 = 0.08 \quad 0$$

$$0.08 \times 2 = 0.16 \quad 0$$

$$\uparrow \quad \text{LSB}$$
 शेष

$$(0.63)_{10} = (10100)_2$$

Step 4: Step 2 और Step 3 के परिणाम को मिलाने पर


 $(85.63)_{10} = (1010101.10100)_2$

ऑक्टल नम्बर सिस्टम (Octal Number System) 1.11

- ऑक्टल नम्बर सिस्टम का बेस "8" है।
- ऑक्टल नम्बर सिस्टम के प्रत्येक डिजिट के विभिन्न मान हैं जो 0 से 7 तक होते हैं।

(0, 1, 2, 3, 4, 5, 6, and 7)

- ऑक्टल नम्बर की अधिकतम डिजिट का मान 7 होता है।
- नीचे दिए गए चित्र के द्वारा हम ऑक्टल नम्बर को प्रदर्शित करने का अध्ययन करेंगे।



डेसिमल तथा बाइनरी संख्या की तरह ऑक्टल प्रणाली में भी प्रत्येक संख्या के प्रत्येक गुणांक का अपना एक स्थान होता है। प्रत्येक संख्या के स्थानीय मानों को चित्र में प्रदर्शित किया गया है।


1.11.1 ऑक्टल संख्या को डेसिमल में परिवर्तित करना

ऑक्टल संख्या को डेसिमल में बदलने के लिए ऑक्टल संख्या के प्रत्येक अंक को 8^{n-1} से गुणा किया जाता है ऑक्टल संख्या के उस अंक की स्थिति को प्रदर्शित करता है। तत्पश्चात् सभी गुणनफलों को जोड़कर ऑक्टल संख्या डेसिमल संख्या प्राप्त की जाती है।

उदहारण—ऑक्टल संख्या 645 का डेसिमल तुल्यांक ज्ञात करना।

हल-

Step 1: दिए गए ऑक्टल संख्या को 8 के पावर के रूप में प्रदर्शित करने पर N =



Step 2: डेसिमल तुल्यांक

$$N = (6 \times 8^{2}) + (4 \times 8^{1}) + (5 \times 8^{0})$$

$$N = (6 \times 64) + (4 \times 8) + (5 \times 1)$$

$$N = (421)_{10}$$

1.11.2 डेसिमल संख्या को ऑक्टल में परिवर्तित करना

डेसिमल संख्या को ऑक्टल संख्या में परिवर्तित करने के लिए डेसिमल संख्या को 8 से लगातार भाग दिया जाता है तथा प्रत्येक विभाजन की क्रिया के पश्चात् प्राप्त शेषफलों को उल्टे क्रम में लिखने पर हमें ऑक्टल संख्या प्राप्त हो जाती है।

उदाहरण— डेसिमल संख्या (204) 10 को ऑक्टल में परिवर्तित करना।

शेषफलों को उल्टे क्रम में लिखने पर (204)10 = (314)8.

न्टल संख्या को बाइनरी में परिवर्तित करना

अवि चंख्या का बेस "8" होता है। अतः इसकी अधिकतम मान की संख्या 7 होती है।

अॉक्टल संख्या प्रत्येक डिजिट (0, 1, 2, 7) के लिए बाइनरी तुल्यांक निश्चित होता है,

Octal	Equivalent Binary Number
0	000
1	001
2	010
3	011
4	100
5	101
6	110
7	111

चित्र : 1.12 ऑक्टल नम्बर का बाइनरी तुल्यांक

उदाहरण— ऑक्टल संख्या (364) $_8$ को बाइनरी में परिवर्तित कीजिए। हल— दी हुई ऑक्टल संख्या = 364

🕸 प्रत्येक संख्या का बाइनरी तुल्यांक लिखने पर

Study Power Poissing schapillage

3	6	4
011	110	100

🥸 अत: दी हुई ऑक्टल संख्या का बाइनरी तुल्यांक

 $(364)_8 = (011110100)_2$

1.11.4 बाइनरी संख्या को ऑक्टल संख्या में परिवर्तित करना

अ बाइनरी संख्या को ऑक्टल में परिवर्तित करने के लिए LSB से प्रारम्भ कर 3-3 बिट्स के समूह बनाए जाते हैं उसके बाद प्रत्येक समूह के लिए उसके तुल्य ऑक्टल संख्या लिख दी जाती है।

उदहारण— बाइनरी संख्या (11010010) $_2$ को ऑक्टल संख्या में परिवर्तित कीजिये।

 ${\bf Em}$ — दी हुई बाइनरी संख्या = 11010010

3-3 बिट का समूह बनाने पर

यहाँ दी हुई संख्या के ग्रुप 3 में तीन का समूह बनाने के लिए 0 को आगे लगा देते हैं। ऑक्टल तुल्यांक = 322

 $(11010010)_2 = (322)_8$

1.12 हेक्साडेसिमल नम्बर सिस्टम (Hexadecimal Number % stem)

- 🕸 हेक्साडेसिमल नम्बर सिस्टम का बेस "16" होता है।
- 😩 हेक्साडेसिमल नम्बर की अधिकतम डिजिट का मान 15 होता है।
- हेक्साडेसिमल नम्बर में कुल 16 संख्याएँ आती हैं जिनमें 0 से 9 तक सभी डिजिट तथा अंग्रेजी वर्णमाला के अक्षर A, B, C, D, E और F आते हैं।
- # नीचे हेक्साडेसिमल नम्बर की सभी डिजिट एवं उसके मान को दर्शाया गया है─

Hexadecimal Digit	Value
0	0
1	1
2	2
3	3
4	4
5	5

	NAME AND ADDRESS OF THE OWNER, WHEN PERSONS AND ADDRESS O
6	6
7	7
8	8
9	9
A	10
В	11
C	12
D	13
E	14
F	15


चित्र : 1.14 हेक्साडेसीमल डिजिट का मान

1.12.1 हेक्साडेसिमल को डेसिमल में परिवर्तित करना

n हेक्साडेसिमल को डेसिमल में परिवर्तित करने के लिए हैक्साडेसिमल के प्रत्येक अंक को 16^{n-1} से गुणा किया जाता है जहाँ n हेक्साडेसिमल नम्बर की उस अंक की स्थिति को प्रदर्शित करता है उसके बाद सभी गुणनफलों को जोड़कर हेक्साडेसिमल नम्बर के तुल्य डेसिमल नम्बर प्राप्त हो जाता है।

उदहारण—हेक्साडेसिमल नम्बर 6DE का डेसिमल तुल्यांक ज्ञात कीजिए।

हल- Step 1: दी गयी हेक्साडेसिमल संख्या को 16 के पावर के रूप में प्रदर्शित करना।



Step 2: डेसिमल तुल्यांक

$$N = 6DE = (6 \times 16^{2}) + (132 \times 16^{1}) + (14 \times 16^{0})$$

$$N = (6 \times 256) + (13 \times 16) + (14 \times 1)$$

$$N = (1758)_{10}$$

अतः $(6DE)_{16} = (1758)_{10}$ 1.12.2 डेसिमल संख्या को हेक्साडेसिमल में परिवर्तित करना

डेसिमल संख्या को हेक्साडेसिमल में परिवर्तित करने के लिए डेसिमल संख्या को 16 से लगातार भाग दिया जाता है तथा प्रत्येक विभाजन की क्रिया के पश्चात् शेषफलों को उल्टे क्रम में लिखने पर हमें हेक्साडेसिमल संख्या प्राप्त हो जाती है।

शेषफलों को उल्टे क्रम में लिखने पर

$$(259)_{10} = (103)_{16}$$

1.12.3 हेक्साडेसिमल संख्या को बाइनरी में परिवर्तित करना

हेक्साडेसिमल के प्रत्येक अंक के लिए (0,1,2,.....,9) तथा A, B, C, D, E, F का बाइनरी तुल्यांक निश्कि जो नीचे दर्शाया गया है-

गया ह—	Equivalent
Hexadecimal Number	Binary Number
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001
A	1010
В	1011
C	1100
D	1101
E	1110
F	1111
	1 1 1 1

चित्र : 1.17 हेक्साडेसिमल का बाइनरी तुल्यांक

उद्हारण—हेक्स संख्या AFB2 को बाइनरी में परिवर्तित कीजिए। हल-दी हुई संख्या के प्रत्येक अंक का बाइनरी तुल्यांक लिखने पर

THE RESERVE AND ADDRESS OF THE PERSON NAMED IN COLUMN 1			
A	F	В	2
1010	1111	1011	0010
			0010

अतः दी हुई हेक्स संख्या का बाइनरी तुल्यांक

 $(AFB2)_{16} = (1010111110110010)_2$

1.12.4 बाइनरी संख्या को हेक्साडेसिमल में परिवर्तित करना

बाइनरी संख्या को हेक्साडेसिंमल में परिवर्तित करने के लिए LSB से प्ररम्भ करके 4-4 बिट्स का समूह बनाया जाता है उसके बाद प्रत्येक समूह के लिए उसके तुल्य हेक्स संख्या लिख दी जाती है।

उदहारण—बाइनरी संख्या $(1100010111100010)_2$ का हेक्स तुल्यांक ज्ञात कीजिए।

हल— दी हुई संख्या के अंकों का 4-4 बिट का समृह बनाने पर

Group 4 Group 3 Group 2 Group 1
$$\downarrow \qquad \qquad \downarrow \qquad \qquad \downarrow \qquad \downarrow$$
C 5 E 2

अतः दी हुई संख्या का हेक्स तुल्यांक $=(C5E2)_{16}$

 $(11000101111100010)_2 = (C5E2)_{16}$

1.12.5 हेक्साडेसिमल संख्या को ऑक्टल में परिवर्तित करना

☼ हेक्साडेसिमल संख्या को ऑक्टल संख्या में परिलर्तित करने के लिए पहले हेक्साडेसिमल संख्या को बाइनरी में परिवर्तित करते हैं, उसके बाद प्राप्त बाइनरी संख्या को ऑक्टल संख्या में परिवर्तित करते हैं।

उदाहरण—हेक्साडेसिमल (25B)₁₆ का ऑक्टल तुल्यांक ज्ञात कीजिए।

हल-Step 1: दी हुई हेक्साडेसिमल संख्या का बाइनरी तुल्यांक

2	5	В
0010	0101	1011

प्राप्त बाइनरी संख्या = 001001011011

Step 2: बाइनरी संख्या का ऑक्टल तुल्यांक

001	001	011	011
1	1	3	3

अतः दी हुई हेक्साडेसिमल संख्या का ऑक्टल तुल्यांक =(1133)8

 $(25B)_{16} = (1133)_8$

1.12.6 ऑक्टल संख्या से हेक्साडेसिमल संख्या प्राप्त करना

आक्टल संख्या से हेक्साडेसिमल संख्या प्राप्त करने के लिए सर्वप्रथम ऑक्टल संख्या को बाइनरी में परिवर्तित करते हैं तथा प्राप्त बाइनरी संख्या से हेक्साडेसिमल संख्या प्राप्त की जाती है।

उदाहरण—ऑक्टल संख्या (615)8 का हेक्स तुल्यांक ज्ञात करना।

हल- Step 1: दी हुई ऑक्टल संख्या का बाइनरी तुल्यांक

6	1	5
110	001	101

Study Power Point इलीकट्रॉनिक्स

14

प्राप्त बाइनरी संख्या = 110001101

Step 2 : बाइनरी संख्या का हेक्स तुल्यांक

0001

1000

1101 D

अतः दी गई बाइनरी संख्या का हेक्स तुल्यांक $(18D)_{16}$ $(615)_{8} = (18D)_{16}$

1.13 बाइनरी अर्थमेटिक (Binary Arithmetic)

- 🕸 कम्प्यूटर सर्किट डेसिमल नम्बर को प्रोसेस नहीं करता, यह केवल बाइनरी नम्बर को प्रोसेस करता है।
- अबाइनरी एडिशन (Binary Addition) सभी प्रकार के अन्य ऑपरेशन जैसे—बाइनरी सबट्रेक्शन, मल्टीप्लिकेशन तथा डिविजन के लिए कुंजी (key) का कार्य करती है। अत: हम सर्वप्रथम बाइनरी एडिशन (Binary Addition) का अध्ययन करेंगे।

बाइनरी एडिशन के नियम (Rules for Binary Addition)

बाइनरी संख्या को जोड़ने पर हमें आउटपुट SUM तथा CARRY प्राप्त होता है जो नीचे सत्य तालिका में दर्शाया गया है—

A	В	SUM	CARRY
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

उदाहरण—बाइनरी संख्या $(10111)_2$ तथा $(11001)_2$ का योग प्राप्त कीजिए। हल—दी हुई बाइनरी संख्या A तथा B का योग

Car	rry→ 1	1	1	1		
A	\rightarrow 1	0	1	1	1	
H	3→ 1	1	0	0	1	
Ansv	$ver \rightarrow 1$ 1	0	0	0	0	

अतः दी हुई बाइनरी संख्या का योग $=(110000)_2$

उदाहरण—बाइनरी संख्या $(11000)_2$ तथा $(1101)_2$ का योग प्राप्त कीजिए। हल—दी हुई बाइनरी संख्या का योग

अतः दी हुई बाइनरी संख्या का योग $=(100101)_2$

1.14 बाइनरी सबट्रेक्शन (Binary Subtraction)

बाइनरी सबट्रेक्शन के लिए दी गई तालिका के नियमों का पालन करते हैं।

A	В	SUB	BORROW
0	0	0	0
1	0	1	0
1	1	0	0
0	1	1	1

उदाहरण—बाइनरी संख्या $A=(11011)_2$ तथा $B=(10110)_2$ को सबट्रेक्ट कीजिए। हल—दी गई बाइनरी संख्या

$$A = (11011)_{2}$$

$$B = (10110)_{2}$$

$$A \rightarrow 1 \qquad 1 \qquad 0 \qquad 1 \qquad 1$$

$$B \rightarrow 1 \qquad 0 \qquad 1 \qquad 1 \qquad 0$$

$$Answer \qquad 0 \qquad 0 \qquad 1 \qquad 0 \qquad 1$$

अतः दी गई बाइनरी संख्या का सबट्रेक्शन = $(00101)_2$

1.15 बाइनरी कोडेड दशमलव [Binary Coded Decimal (BCD) Code]

BCD Code की प्रत्येक डेसिमल डिजिट चार बिट बाइनरी नम्बर को दर्शाती है। अत: BCD Code प्रत्येक डेसिमल डिजिट को बाइनरी में प्रदर्शित करने का एक माध्यम है। नीचे तालिका में डेसिमल नम्बर के तुल्यांक BCD कोड को दर्शाया गया है—

Decimal Number	BCD Code
0	0000
1	0001
2	0010
3	0011 .
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001

उदाहरण—दिए हुए डेसिमल नम्बर को BCD Code में परिवर्तित कीजिए।

- (i) 98
- (ii) 78
- (iii) 164

डि


हल— (i) Decimal Number

अत: 98 का BCD तुल्यांक = 10011000


(ii) Decimal Number

अत: 78 का BCD तुल्यांक = 01111000

(iii) Decimal Number



1001



अत: 164 का BCD तुल्यांक = 000101100100

एक्सेस-3 कोड (Excess -3 Code) 1.16

Excess-3 Code BCD Code का मॉडिफाइड फॉर्म है। BCD Code के प्रत्येक कोड में 3 को जोड़ का Excess-3 Code प्राप्त किया जाता है।

नीचे तालिका में डेसिमल नम्बर के तुल्यांक Excess-3 को दर्शाया गया है।

Decimal Digit	Excess-3 Code
0	0011
1	0100
2	0101
3	0110
4	0111
5	1000
6	1001
7	1010
8	1011
9	1100

करने के लिए डेसीमल नम्बर में 3 जोड़ दिया जाता है, अत: प्राप्त आउटपुट 01000101 होगा।

उदाहरण—दिए गए डेसीमल नम्बर को Excess-३ कोड में प्रिरिवर्तित कीजिए।


(i) 592

(ii) 403

हल-(i) Decimal Number

डिजिटल इलेक्ट्रॉनिक्स


Study Power Point



अत: 592 का Excess-3 तुल्यांक = 100011000101

 $(592)_{10} = 100011000101$

(ii) Decimal Number



अत: 403 का Excess-3 तुल्यांक = 0111 0011 0110

 $(403)_{10} = 0111\ 0011\ 0110$

1.17 ग्रे कोड (Gray Code)

🥵 Gray Code को Cyclic code भी कहा जाता है।

Decimal code	Gray code	The species of the
0	0000	
2 3	0011	
4	0110	
5 6	$ \begin{array}{c c} 0111 \\ 0101 \end{array} $	
7 8	$0100 \\ 1101$	
9	1101	
11	1110	
12 13	$\begin{array}{c} 1010 \\ 1011 \end{array}$	
14 15	$\begin{array}{c} 1001 \\ 1000 \end{array}$	-

बाइनरी से Gray Code में कनवर्जन (Binary to Gray Conversion)

- 🕸 माना यहाँ कुछ बाइनरी नम्बर $B_{1}, B_{2}, B_{3}, B_{4}, \dots, B_{n}$ दिए गए हैं।
- इिए गए बाइनरी कोड का ग्रे कोड (Gray Code) में परिवर्तन

$$G_1 = B_1$$


 $G_2 = B_1 \oplus B_2$
 $G_3 = B_2 \oplus B_3$
 $G_4 = B_3 \oplus B_4$
: :

Study Power Poisson

$$G_n = B_{n-1} \oplus B_n$$
 उदाहरण—बाइनरी नम्बर 10111011 को ग्रे (Gray Code) में परिवर्तित कीजिए।

हल-

Binary Code =



Gray Code = 11100110

1.18 ग्रे कोड का बाइनरी कोड में परिवर्तन (Conversion of Gray Code into Binary Code)

दिए गए ग्रे कोड 101010 को बाइनरी में परिवर्तित करने के लिए निम्न का पालन करते हैं— Binary Code = 110011

Gray code
$$\Rightarrow$$
 1 0 1 0 1 0 0 1 Binary code \Rightarrow 1 1 0 0 1 1

उदाहरण 1. दी गई संख्याओं का आउटपुट ज्ञात करें—

साधित उदाहरण (Solved Examples)

- (i) $(DD CC)_{16} + (BBAA)_{16} = ()_{16}$
- (ii) $(723)_8 + (237)_8 = ()_8$
- (iii) $(10101100)_2 (00111000)_2 = ()_2$

हल-

(i)

DDCC	\longrightarrow	1101	1101	1100	1100
BBAA		1011	1011	1010	1010
19976	1	1001	1001	0111	0110

Result \rightarrow (19976)₁₆

(ii)

723	\longrightarrow	111	010	011
237	\longrightarrow	010	011	111
1162	1	001	110	010

Result \rightarrow (1162)₈

(iii)

10101100

00111000 01110100

Result \rightarrow (01110100)₂

Ans.

उदाहरण 2. बाइनरी संख्या (11000)2 तथा (1101)2 का योग ज्ञात करें।

1101 100101

उदाहरण 3. बाइनरी संख्या $(11100)_2$ तथा $(01111)_2$ का योग ज्ञात कीजिए।

Ans.

हल-

11100 01111 101011

उदाहरण 4. बाइनरी संख्या (100110) $_2$ तथा (11101) $_2$ का अन्तर ज्ञात कीजिए।

Ans.

हल-

Borrow 100110 11101 001001

उदाहरण 5. डेसीमल संख्या 214 को ऑक्टल में परिवर्तित कीजिए। हल-

Ans.

ऑक्टल

तुल्यांक = (326)₈

Ans.

उदाहरण 6. डेसीमल संख्या 3509 को हेक्साडेसीमल में परिवर्तित कीजिए।

$$\begin{array}{c|c}
16 & 3509 \\
\hline
16 & 219 \\
\hline
16 & 13 \\
\hline
0
\end{array}$$

$$\begin{array}{c|c}
5 \longrightarrow 5 \\
11 \longrightarrow B \\
\hline
0 \\
\end{array}$$

$$\begin{array}{c|c}
LSD \\
MSD \\
\end{array}$$

हेक्स तुल्यांक = (DB 5)16

उदाहरण 7. डेसीमल संख्या 35 का ऑक्टल तुल्यांक ज्ञात कीजिए।

हल-

ऑक्टल तुल्यांक = (43)8

उदाहरण 8. बाइनरी संख्या 1101.1 का डेसीमल तुल्यांक ज्ञात कीजिए।

हल—डेसीमल संख्या
$$(N) = 1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 + 1 \times 2^{-1}$$

$$N = 8 + 4 + 0 + 1 + 0.5$$

$$N = (13.5)_{10}$$

उदाहरण 9. (475. 25)8 को डेसीमल में परिवर्तित कीजिए।

$$(N) = 4 \times 8^2 + 7 \times 8^1 + 5 \times 8^0 + 2 \times 8^{-1} + 5 \times 8^{-2}$$

$$N = 256 + 56 + 5 + 0.25 + 0.078125$$

$$N = (317.32813)_{10}$$

उदाहरण 10. $(9B2 . 1A)_H$ को डेसीमल में परिवर्तित कीजिए।

$$N = 9 \times 16^2 + B(11) \times 16^1 + 2 \times 16^0 + 1 \times 16^{-1} + A(10) \times 16^{-2}$$

$$N = 2304 + 176 + 2 + 0.0625 + 0.039$$

$$N = (2482.1)_{10}\,$$

उदाहरण 11. दिए गए बाइनरी नम्बर को डेसीमल, हेक्साडेसीमल तथा ऑक्टल में परिवर्तित कीजिए—

- (i) (101101)₂
- (ii) (11011011)₂

हल-(i) डेसीमल कनवर्जन

$$= 1 \times 2^{5} + 0 \times 2^{4} + 1 \times 2^{3} + 1 \times 2^{2} + 0 \times 2^{1} + 1 \times 2^{0}$$
$$= 32 + 8 + 4 + 1 = (45)_{10}$$

हेक्साडेसीमल कनवर्जन

ऑक्टल कनवर्जन =

$$= \underbrace{10}_{2} \underbrace{1101}_{D} = (2D)_{H}$$

$$\underbrace{101}_{5} \underbrace{101}_{5} = (55)_{8}$$

(ii) डेसीमल कनवर्जन = $1 \times 2^7 + 1 \times 2^6 + 0 \times 2^5 + 1 \times 2^4 + 1 \times 2^3 + 0 \times 2^2 + 1 \times 2^1 + 1 \times 2^0$ = 219

Ans

Ans.

Ans,

Ans.

Ans.

Ans

Ans

उदाहरण 12. हेक्स संख्या $(2AC5)_H$ को डेसीमल, ऑक्टल तथा बाइनरी में परिवर्तित करना। हल—हेक्स से डेसीमल $(2AC5)_{16}=2\times16^3+10\times16^2+12\times16^1+5\times16^0$

$$=(10949)_{10}$$

Ans.

हेक्स से बाइनरी

$$(2AC5)_{16} = (0010\ 1010\ 1100\ 0101)_2$$

Ans.

हेक्स से ऑक्टल—हेक्स से ऑक्टल के लिए सर्वप्रथम हेक्स संख्या को बाइनरी में परिवर्तित कर प्राप्त बाइनरी संख्या से ऑक्टल संख्या प्राप्त करते हैं।

$$(2AC5)_{16} = (025305)_8$$

 $(2AC5)_{16} = (25305)_8$

उदाहरण 13. दी गई डेसीमल संख्याओं को BCD में परिवर्तित कीजिए—

(a) 35

(b) 174

(c) 2479

हल-

उदाहरण 14. निम्न को BCD नियमानुसार जोड़िए—

- (a) (57)₁₀ तथा (26)₁₀
- (b) (83)₁₀ तथा (34)₁₀
- (c) (569)₁₀ तथा (687)₁₀

Study Power Poisition setting

We have to add 6 to the sum to correct it.

Therefore, $(57)_{10} + (26)_{10} = (83)_{10}$

(b)

(c)

Decimal		BC	D	
$(83)_{10}$		1000	0011	
+ (34) ₁₀		+0011	0100	
	Carry			
(117) ₁₀	Sum:	1011 Invalid BCD	0111 Valid BCD	Sum > 9, Carry = 0 Hence, correction is required

Thus, we add 6 to the invalid BCD, for correction.

	1011	0111	
+	0110	0000	6 is added only to the invalid BCD.
Carry			A SUMBOUT TO
1	0001	0111	
1	1	1	
0001	0001	0111	Compact DCD 14
1	ī	7	← Correct BCD result.

Therefore,
$$(83)_{10} + (34)_{10} = (117)_{10}$$

569 0101 0110 1001 +6870110 1000 0111 0 111 1256 1011 0000 Invalid BCD Invalid BCD with carry 1

Incorrect answer

Ans.

Ans

We add $(0110)_2$ to only the invalid BCD numbers to get correct answer.

	1011	1111	0000	Incorrect sum
+	0110 (110	0110	
	1111 1	1		
1	0010	0100	0110	
0001	0010	0101	0110	Correct BCD answer

Therefore,

$$(569)_{10} + (687)_{10} = (1256)_{10}$$

Ans.

उदाहरण 15. निम्न का जोड़ Excess-3 कोड में ज्ञात कीजिए—

- (a) 5 तथा 4
- (b) 16 तथा 29

हल-(a)

Excess-3 for 16 Excess-3 for 29

Propagate carry

Add 3 to correct 0101

Subtract 3 to correct 1010

उदाहरण 16. परिवर्तित कीजिए—

1.
$$(10111011)_2 = (?)_{16} = (?)_8$$

2.
$$(01010101)_2 = (?)_{Gray} = (?)_{10}$$

 $\underbrace{1011}_{\check{B}}\underbrace{1011}_{\check{B}}$

$$(10111011)_2 = (BB)_{16}$$

(b)
$$010111011$$

(UPBTE 2016)

Ans.

 $(010111011)_2 = (273)_8$ 2. (a) $(01010101)_2 = (?)_{Gray}$

 $(01010101)_2 = (01111111)_{Gray}$

(b) $(01010101)_2 = (?)_{10}$

$$\Rightarrow (0 \times 2^{7}) + (1 \times 2^{6}) + (0 \times 2^{5}) + (1 \times 2^{4}) + (0 \times 2^{3}) + (1 \times 2^{2}) + (0 \times 2^{1}) + (1 \times 2^{0})$$

$$\Rightarrow$$
 0 + 64 + 0 + 16 + 0 + 4 + 0 + 1

 $\Rightarrow 85$

 $(01010101)_2 = (85)_{10}$

Ans

प्रश्नावली (Exercise)

- डिजिटल इलेक्ट्रॉनिक को संक्षेप में समझाइये।
- एनेलॉग तथा डिजिटल सिग्नल से क्या समझते हैं? उनका तुलनात्मक चार्ट बनाइये।

(UPBTE 2013, 14, 16)

- एनेलॉग तथा डिजिटल सिस्टम की व्याख्या कीजिए। 3.
- डिजिटल सिस्टम के लाभ तथा उदहारण लिखिए।
- एनलॉग तथा डिजिटल सिस्टम का तुलनात्मक चार्ट बनाइये।
- 6. विभिन्न नम्बर सिस्टम क्या हैं? संक्षेप में समझाइये।
- डेसिमल नम्बर सिस्टम से क्या समझते हैं?
- 8. बाइनरी नम्बर सिस्टम की व्याख्या कीजिये।
- 9. दिए गए नम्बरों को बदलिये-

(a) $(1101011)_2 = (?)_{16}$

(b) $(357)_8 = (?)_{10}$

(c) $(1359)_{10} = (?)_8$

10. निम्न हेक्साडेसिमल संख्याओं को बाइनरी में बदलिये-

(a) $(A14)_{16}$

(b) (5C8)₁₆

11. निम्न डेसिमल संख्याओं को ऑक्टल में बदलिए-

(a) (247)₁₀

(b) (0.6874)₁₀

(c) (3287.5198)₁₀

12. बाइनरी संख्या (101.101)2 को डेसिमल में बदलिए— 13. दी हुई डेसिमल संख्या को बाइनरी में बदलिये—

(a) 46 (b) 109

(c) 121

(d) 17

(e) 135

14. निम्न को हल कीजिए-

(a) $(1011011 - 1101)_2 = (?)_{10} = (?)_{10} = (?)_8 = (?)_{16}$ (b) $(3287)_{10} = (?)_8$

(c) $(200)_{10} = (?)_2$

डिजिटल इलेक्ट्रॉनिक्स

(UPBTE 2012) (UPBTE 2012)

(UPBTE 2011)

(UPBTE 2010)

15. $(153.7)_{10}$ और $(4BD)_{16}$ को बाइनरी में बदलिये।

16. (11011)2 को डेसिमल तथा ऑक्टल में बदलिये।

17. $(138.4)_{10}$ और $(5CE)_{16}$ को बाइनरी में बदलिये।

18. निम्न को बदलिये-

(a) (247)₁₀ से ऑक्टल

(c) (3287.5100098)₁₀ से ऑक्टल

(e) (675.625)₁₀ से हेक्साडेसिमल

19. निम्नलिखित को बदलिये-

(a) $(11011011)_2 = (?)_8$

(b) $(5697)_{10} = (?)_2$

(b)

(d)

(c) $(479)_{10} = (?)_{16}$

(d) $(10111011)_2 = (?)_{10}$

(0.6875)10 से ऑक्टल

(95.5)10 से हेक्साडेसिमल

20. बाइनरी संख्या को डेसिमल में परिवर्तित करने की विधि का वर्णन कीजिए।

21. डेसिमल संख्या को बाइनरी में परिवर्तित करने की विधि का वर्णन कीजिए।

22. ऑक्टल नम्बर सिस्टम को समझाइए।

बह्विकल्पीय प्रश्न

एक किलोबाइट में कितने बाइट होते हैं?

(a) 1000

(b) 500

(c) 1024

(d) 2000

बाइनरी संख्या का बेस होता है-

(a) 4

(b) 2

(c) 16

(d) 8

डेसिमल संख्या 214 का ऑक्टल तुल्यांक है—

(a) 214

(b) 300

(c) 326

(d) 200

संख्या (614) न का डेसीमल तुल्यांक होगा-

(a) 1000

(b) 614

(c) 305

(d) 250

एक बाइट में कितने बिट होते हैं?

(c) 6

(d) 8

एक निबल में कितने बिट होते हैं?

(a) 2

(b) 4

(c) 6

(d) 8

संख्या 1001 का 1S काम्पलीमेन्ट होगा-

(a) 1001

(b) 0110

(c) 1010

(d) 1000

1111.01 + 0111.10 =

(a) 11110.11

(b) 10110.11

(c) 1011.11

(d) 1011.10

उत्तर (Answers)


25

अध्याय

लॉजिक गेट्स (Logic Gates)

2.1 परिचय (Introduction)

- लॉजिक गेट्स एक प्रकार का डिवाइस है जो डिजिटल सर्किट्स में प्रयोग किया जाता है।
- ⊕ AND, OR, NOT बेसिक लॉजिक गेट्स हैं। इसके साथ ही NOR, NAND, EX-OR भी लॉजिक गेट्स हैं।




2.2 AND गेट (AND Gate)

AND गेट एक प्रकार का लॉजिकल ऑपरेटर है जो गुणा को दर्शाता है। यह दो वैरियेबल (variable)के बीच में डॉट (dot) लगाकर प्रदर्शित किया जाता है।

 $A \text{ AND } B = A \cdot B \rightarrow \text{Logical Multiplication}$

- f a यदि लॉजिक सिर्किट में A को B से गुणा करना है तो उसे A.B या A AND B से दर्शाते हैं।
- AND गेट में दो या उससे अधिक इनपुट होते हैं तथा केवल एक आउटपुट होता है। Symbol of AND Gate




Truth Table

Inp	ut	Output
A	В	Y
0	0	0
0	1	1
1	0	1
1	1	1

OR गेट का विद्युत तुल्यांक

सत्य तालिका से स्पष्ट है कि हमें आउटपुट तभी High प्राप्त होगा जब कम से कम एक इनपुट या दोनों इनपुट His हों तथा आउटपुट तब Low प्राप्त होगा जब दोनों इनपुट Low हों।



चित्र : 2.5 OR गेट का विद्युत तुल्यांक


NOT गेट (NOT Gate) 2.4

- NOT गेट या इनवर्टर एक लॉजिक गेट है जिसमें एक इनपुट तथा एक आउटपुट होता है।
- NOT गेट के ऑपरेशन को बार (—) द्वारा दर्शाया जाता है तथा NOT गेट कॉम्पलीमेन्ट (complement) आउर् देता है।
- 🕸 यदि कोई वैरियेबल A है तो इसके कॉम्पलीमेन्ट को \overline{A} से दर्शाते हैं।

$$\overline{A} = \text{NOT } A$$

NOT गेट को इनवर्टर (inverter) भी कहा जाता है।

Symbol of NOT Gate



Boolean Equation


Study Power Point₂₉

Truth Table

Input (A)	Output (Y)
0	1
1	0

NOT गेट का विद्युत तुल्यांक


* NOT गेट के प्रतीक में बबल (bubble) का चिह्न इनवर्जन (inversion) तथा त्रिभुज का चिह्न एम्पलीफायर को प्रदर्शित करता है।



चित्र : 2.7 विद्युत तुल्यांक

2.5 NAND गेट (NAND Gate)

- AND गेट को NOT के साथ कास्केड (cascade) करने पर हमें NAND गेट प्राप्त होता है अर्थात् जब एक AND गेट को NOT गेट के साथ कास्केड किया जाता है तो परिणामी गेट NAND गेट कहलाता है।
- इस प्रकार स्पष्ट है कि NAND गेट AND गेट तथा NOT गेट का कॉम्बिनेशन है।
- नीचे चित्र में दो इनपुट NAND गेट के संकेत तथा उसकी सत्य तालिका को दर्शाया गया है।



चित्र : 2.8 Two Input NAND Gate

चित्र : 2.9 Equivalent Circuit

Truth Table

	np	ut	Output
A	1	В	Y
()	0	1
()	1	1
1		0	1
1		1	0

अाउटपुट केवल तभी शून्य प्राप्त होगा जब सभी के सभी इनपुट "1" हों । अन्य सभी स्थितियों में आउटपुट सदैव High ("1") प्राप्त होगा।

Boolean Equations

NAND गेट के लिए बूलियन इक्वेशन

लॉ

$$Y = \overline{A.B}$$


जहाँ $A.B~\mathrm{AND}$ गेट को दर्शाता है तथा बार (Bar) NOT गेट को दर्शाता है।

अहा A.B AND गेट को यूनिवर्सल गेट (universal gate) भी कहते हैं, क्योंकि इसकी सहायता से सभी AND, OR NOT गेटों को बनाया जा सकता है।

NOR गेट (NOR Gate) 2.6

- ⊕ OR गेट को NOT गेट के साथ कास्केड करने पर हमें NOR गेट प्राप्त होता है अर्थात् जब एक OR गेट को № गेट के साथ कास्केड किया जाता है तो परिणामी गेट NOR गेट कहलाता है।
- इस प्रकार स्पष्ट है की NOR गेट OR गेट तथा NOT गेट का कॉम्बिनेशन है।
- चित्र में NOR गेट का संकेत तथा सत्य तालिका को दर्शाया गया है।

Symbol



चित्र : 2.10 Two Input NOR Gate चित्र : 2.11 Equivalent Circuit

Truth Table

		. 1
Input		Output
A	В	Y
0	0	1
0	1	0
1	0	0
1	1	0

सत्य तालिका से स्पष्ट है कि NOR गेट का आउटपुट तभी High होगा जब सभी इनपुट Low होंगे। अन्य ह स्थितियों में आउटपुट सदैव Low होंगे।

Boolean Equations

NOR गेट के लिए बुलियन समीकरण

$$Y = \overline{A + B}$$


यहाँ A+B, OR गेट को दर्शाता है तथा बार (Bar) NOT गेट को दर्शाता है।

NAND गेट की तरह NOR गेट भी यूनिवर्सल गेट है जिसकी सहायता से AND, OR तथा NOT गेटों की

Ex-OR गेट (Ex-OR Gate) 2.7

- Exclusive-OR गेट को Ex-OR गेट या X-OR गेट कहते हैं।
- Ex-OR गेट में दो या दो से अधिक इनपुट होते हैं तथा एक आउटपुट होता है। नीचे चित्र में E_{X} -OR गेट के संकेत तथा सत्य तालिका को दर्शाया गया है।

Symbol



Truth Table

	Input		Output
	A	В	Y
	0	0	0
	0	1	1
	1	0	1
L	1	1	0

Boolean Equations
$Y = A \oplus B$
$Y = A \overline{B} + \overline{A} B$
$Y = A \oplus B = A \overline{B} + \overline{A} B$

- सत्य तालिका से स्पष्ट है कि Ex-OR गेट में जब दोनों इनपुट एकसमान होंगे तो आउटपुट सदैव Low प्राप्त होगा। अन्य सभी स्थितियों में आउटपुट High प्राप्त होगा।
- Ex-OR गेट का उपयोग दो डिजिटल सिग्नल की तुलना करने के लिए किया जाता है।

यूनिवर्सल गेट (Universal Gate) 2.8


(UPBTE 2015)

- NAND तथा NOR गेट को यूनिवर्सल गेट कहते हैं, क्योंकि इनकी सहायता से AND, OR, NOT सभी प्रकार के गेटों का निर्माण किया जा सकता है।
- 2.8.1 NAND गेट की सहायता से विभिन्न गेटों का निर्माण
 - (a) NAND गेट से AND गेट
 - AND गेट के लिए Y = A.B
 - डबल इनवर्जन करने पर Y=A.B
 - (b) NAND की सहायता से OR गेट
 - OR गेट के लिए


$$Y = A + B$$

डबल इनवर्जन RHS पर लिखने पर

$$Y = \overline{A + B} = \overline{A \cdot B} = A + B$$



चित्र : 2.15



(c) NAND गेट की सहायता से NOT गेट

- ⊕ इनपुट A = B = A
- \oplus आउटपुट $Y = \overline{A.B} = \overline{A.A}$


$$Y = \overline{A}$$

(d) NAND गेट की सहायता से NOR गेट

- NOR गेट के लिए $Y = \overline{A} + \overline{B} = \overline{A} \cdot \overline{B}$
- RHS पर डबल इनवर्जन लेने पर

$$Y = \overline{\overline{A} \cdot \overline{B}} = \overline{A + B}$$

(e) NAND गेट की सहायता से Ex-OR



RHS पर डबल इनवर्जन लेने पर


$$Y = A\overline{B} + B\overline{A}$$

Y = X + Z

माना X=AB तथा $Z=A\overline{B}$

डिमॉर्गन प्रमेय से $\overline{X} + \overline{Z} = \overline{X}.\overline{Z}$

$$Y = \overline{\overline{X}.\overline{Z}} = \overline{(\overline{\overline{A}B).(\overline{AB})}$$



NOR gate using only NAND gates

EX-OR using NAND gates चित्र : 2.17

$$Y = \overline{X}.\overline{Z} = \overline{(\overline{A}B).(A\overline{B})}$$


2.8.2 NOR गेट की सहायता से विभिन्न गेटों का निर्माण A

(a) NOR गेट की सहायता से AND गेट

(UPBTE 2013)

- AND गेट के लिए Y = A.B
- RHS पर डबल इनवर्जन लेने पर

$$Y = \overline{A \cdot B} = \overline{A} + \overline{B}$$



चित्र : 2.18 AND gate using only NOR gates

OR using only NOR gates

चित्र: 2.19

NOT gate using NOR gates

(b) NOR गेट की सहायता से OR गेट

(UPBTE 2013)

OR गेट के लिए

$$Y = A + B$$

RHS पर डबल इनवर्जन लेने पर

$$Y = \overline{A + B}$$

$$Y = A + B = \overline{A + B}$$

(c) NOR गेट की सहायता से NOT गेट

$$A = B = A$$

$$Y = \overline{A + B} = \overline{A + A}$$

$$Y = \overline{A}$$


(d) NOR गेट की सहायता से NAND गेट

$$Y = \overline{A.B}$$

$$= \overline{A} + \overline{B}$$

डबल इनवर्जन लेने पर

$$Y = \overline{\overline{A} + \overline{B}} = \overline{A.B}$$



NAND gate using NOR gates

(e) NOR गेट की सहायता से Ex-OR गेट

Ex-OR गेट के लिए


$$Y = \overline{A}B + A\overline{B}$$

माना $X = \overline{A}B$, $Z = A\overline{B}$

$$Y = X + Z$$

डबल इनवर्जन लेने पर

$$Y = \overline{X + Z} = \overline{X} \cdot \overline{Z}$$
$$= \overline{(\overline{A}B)} \cdot \overline{(\overline{A}\overline{B})}$$
$$= (\overline{A}B + A\overline{B})$$



Ex-OR using only NOR gates

चित्र: 2.22

ल

2.9 बूलियन नियम (Boolean Law)

बूलियन प्रणाली के प्रमुख नियम हैं—


- 1. क्रम विनिमेय नियम (Commutative Law)
- 2. साहचर्य नियम (Associative Law)
- 3. वितरण नियम (Distributive Law)
- 4. AND नियम (AND Law)
- 5. OR नियम (OR Law)
- 6. इनवर्जन नियम (Inversion Law)

2.9.1 क्रम-विनिमेय नियम (Commutative Law)

कोई बाइनरी ऑपरेशन जो दिए गए समीकरण को सेटिस्फाई (Satify) करता है, क्रमविनिमेय नियम कहलाता है

$$1 \rightarrow A.B = B.A$$
$$2 \rightarrow A + B = B + A$$


इस प्रकार हम कह सकते हैं कि क्रम-विनिमेय नियम में दिए गए वैरियेबल का क्रम बदलने पर लॉजिक गेट के आउर पर कोई प्रभाव नहीं पड़ता है।




- इस प्रकार हम कह सकते हैं कि लॉजिकल चर राशियाँ किसी भी क्रम में हों, परिणाम सदैव समान होता है।
 2.9.2 साहचर्य नियम (Associative Law)
 - कोई बाइनरी ऑपरेशन जो दिए गए शून्य (Expression) को संतुष्ट करता है साहचर्य नियम कहलाता है।

$$1 \rightarrow (A.B).C = A.(B.C)$$
$$2 \rightarrow (A+B)+C = A+(B+C)$$

इस प्रकार हम कह सकते हैं कि साहचर्य नियम में दिए गए वैरियेबल किसी भी प्रकार से संयोजित किए जाएँ आउट पर कोई प्रभाव नहीं पडता है।



- इससे सिद्ध होता है कि लॉजिकल चर राशियाँ किसी भी प्रकार संयोजित हों, परिणाम सदैव समान होता है।
 2.9.3 वितरण नियम (Distributive Law)
 - सामान्य बीजगणित की भाँति लाँजिक व्यंजकों को किसी पद से गुणा कर बढ़ाया जाना वितरण का नियम कहलाता है।
 उदाहरण –



- इस प्रकार वितरण का नियम प्रयुक्त कर व्यंजकों को लॉजिक परिपथों में बदला जा सकता है।
 2.9.4 AND नियम (AND Law)
 - AND नियम में AND ऑपरेशन का प्रयोग किया जाता है, अत: इस नियम को AND नियम कहते हैं।
 - बृलियन बीजगणित पर आधारित AND के कुछ प्रमुख नियम इस प्रकार हैं—

$$1 \rightarrow A.0 = 0$$

$$2 \rightarrow A.1 = A$$

$$3 \rightarrow A.A = A$$

$$4 \rightarrow A.\overline{A} = 0$$

$$A = 1$$

$$\overline{A} = 0$$

$$\overline{A} = 0$$

$$\overline{A} = 0$$

$$\overline{A} = 0$$

- नियम $A.\overline{A}=0$ प्रदर्शित करता है कि यदि इनपुट (A) लॉजिक 1 है तो \overline{A} शून्य होगा जिससे आउटपुट शून्य होगा।
- इस प्रकार चित्र द्वारा इस नियम की पुष्टि होती है।

2.9.5 OR नियम (OR law)

- OR नियम OR ऑपरेशन का प्रयोग करता है। अतः इस नियम को OR नियम कहते हैं।
- बृिलयन बीजगणित पर आधारित OR के कुछ प्रमुख नियम इस प्रकार हैं—


$$1 \rightarrow A + 0 = A$$

$$2 \rightarrow A + 1 = 1$$

$$3 \rightarrow A + A = A$$

$$4 \rightarrow A + \overline{A} = 1$$

\$ नियम $(A+\overline{A}=1)$ प्रदर्शित करता है कि यदि इनपुट (A) लॉजिक 1 है तो \overline{A} शून्य होगा तथा $A+\overline{A}=$ '1' प्राप्त होगा।




इस प्रकार चित्र द्वारा इस नियम की पुष्टि होती है।

2.9.6 इन्वर्जन नियम (Inversion Law)

Inversion Law "NOT" ऑपरेशन का प्रयोग करता है। नियम से आशय है कि यदि किसी वैरियेबल का क्ष्र इन्वर्जन किया जाए तो हमें मूल वैरियेबल प्राप्त होगा।


$$\overline{A} = A$$



🕸 इस प्रकार चित्र द्वारा इस नियम की पुष्टि होती है।

2.9.7. बुलियन नियम का सारांश

Name of Law	Statement
Commutative law	$A \cdot B = B \cdot A$
us case a	A+B=B+A
Associative Law	$(A \cdot B) \cdot C = A \cdot (B \cdot C)$
	(A+B)+C=A+(B+C)
Distributive Law	$A \cdot (B+C) = AB + AC$
AND Laws	$A \cdot 0 = 0$
	$A \cdot 1 = A$
on seed no for man	$A \cdot A = A$
- A nav ma	$A \cdot \overline{A} = 0$
OR Laws	A + 0 = A
	A+1=1
	A + A = A
	$A + \overline{A} = 1$
Inversion Law	$\overline{A} = A$
	Associative Law Distributive Law AND Laws OR Laws




डि-मॉर्गन प्रमेय (De-Morgan's Theorem) 2.10

इि-मॉर्गन द्वारा दो प्रमेय लागू किए गए थे जिनका प्रयोग बृलियन व्यंजकों को उनके तुल्यांक व्यंजकों में परिवर्तित करने में होता है। प्रमेय-1-

$$\overline{AB} = \overline{A} + \overline{B}$$

NAND = Bubbled OR

- इस प्रमेय के अनुसार किसी गुणनफल का कॉम्पलीमेन्ट, राशियों के अलग-अलग कॉम्पलीमेन्ट के योग के वराबर होता है।
- दिए गए समीकरण को चित्र में NAND तथा (NOT-OR) गेटों द्वारा प्रदर्शित किया गया है।




चित्र: 2.29

प्रमेय-2 -

$$\overline{A+B} = \overline{A} \cdot \overline{B}$$

- इस प्रमेय के अनुसार किसी योग (Sum) का कॉम्पलीमेन्ट, उनमें प्रयुक्त राशियों के अलग-अलग कॉम्पलीमेन्ट के गुणनफल के बराबर होता है।
- दिए गए समीकरण को चित्र में NOR तथा NOT-AND (Bubbled-AND) द्वारा प्रदर्शित किया गया है।



हुअलिटी प्रमेय (Duality Theorem) 2.11

- इस प्रमेय द्वारा किसी बूलियन सम्बन्ध को दूसरे बूलियन सम्बन्ध में परिवर्तित करना संभव है।
- ड्अलिटी प्रमेय की निम्न विधियाँ हैं—
- प्रत्येक AND ऑपरेशन को OR आपरेशन में बदलिये।
- 2. प्रत्येक OR ऑपरेशन को AND ऑपरेशन में बदलिये।
- 3. व्यंजक के $0_{
 m S}$ तथा $1_{
 m S}$ को कॉम्पलीमेन्ट कीजिए। उदाहरण—दिए गए बाइनरी फंक्शन का डुअल (Dual) ज्ञात कीजिए।

ला

(a)
$$A + AB = A$$

(b)
$$A + \overline{A}B = A + B$$

(c)
$$A + \overline{A} = 1$$

(d)
$$(A + B) (A + C) = A + BC$$

हल—(a) सर्वप्रथम सभी (+) को (·) से तथा सभी (.) को (+) से रिप्लेस करने पर

$$A \cdot (A + B) = A$$

इसी प्रकार

S.No.	Given Expression	Dual of Expression
(b)	$A + \overline{A}B = A + B$	$A \cdot (\overline{A} + B) = A \cdot B$
(c)	$A + \overline{A} = 1$	$A \cdot \overline{A} = 0$
(d)	(A+B)(A+C) = A+BC	AB + AC = A(B+C)

2.12 लॉजिक फंक्शन को सरल करने की विधि (Representation for Logical Functions)

- किसी लॉजिक फंक्शन को सरल करने की दो विधियाँ हैं—
- 1. Sum-of-Product (SOP)
- 2. Product-of-Sum (POS)

Sum-of-Product (SOP)

SOP में व्यंजक को वूलियन नियमों द्वारा वैरियेबल के गुणनफल के योग के रूप में दर्शाया जाता है।

$$Y = AB + AC + BC$$
Product

Product of Sum (POS)

POS में व्यंजक को बृलियन नियमों द्वारा वैरियेबल के योग के गुणक के रूप में दर्शाते हैं।

2.12.1 स्टैन्डर्ड तथा नॉन-स्टैण्डर्ड SOP , POS फंक्शन

(Standard and Non-standard SOP, POS Function)

S.No.	Logical Expression	Type of Expression
1.	$Y = AB + AB\overline{C} + \overline{A}BC$	
2.	$Y = AB + A\overline{B} + \overline{A}\overline{B}$	Standard SOP

39

3.	v =	
4.	$Y = (\overline{A} + B)(A + B)(A + \overline{B})$	Standard POS
- ·	Y = (A+B)(A+B+C)	Non-standard POS

उदाहरण—दिए गए व्यंजकों को उनके स्टैण्डर्ड SOP या POS फार्म में बदलें—

(a)
$$Y = AB + AC + BC$$

(b)
$$Y = (A+B)(\overline{B}+C)$$

(c)
$$Y = (A+B)(A+C)(B+\overline{C})$$

$$Y = AB + AC + BC$$

$$Y = AB(C + \overline{C}) + AC(B + \overline{B}) + BC(A + \overline{A})$$

$$= ABC + AB\overline{C} + ACB + AC\overline{B} + BCA + BC\overline{A}$$

$$= ABC + ACB + BCA + AB\overline{C} + AC\overline{B} + BC\overline{A}$$

$$Y = ABC + AB\overline{C} + A\overline{B}C + \overline{A}BC$$


(b) $Y = (A + B)(\overline{B} + C) = (A + B + C\overline{C})(\overline{B} + C + A\overline{A})$ A + BC = (A + B)(A + C)

$$Y = (A+B+C)(A+B+\overline{C})(\overline{B}+C+A)(\overline{B}+C+\overline{A})$$

Ans.

(:: A + A = A) Ans.

(c) (i) First, let us find the missing literal for each term as under:



(ii) Secondly, we OR each term with (Missing literal or its complement). Therefore, we have

$$Y = (\underline{A + B} + \underline{C}\overline{C}) \cdot (A + C + B\overline{B}) \cdot (B + \overline{C} + A\overline{A})$$

$$\longrightarrow \text{Missing literal ANDed with its complement}$$

$$\longrightarrow \text{This term is ORed with the term formed by ANDing the missing literal with its complement}$$

(iii) Lastly, we simplify the expression to get standard POS as under:

But
$$A+BC=(A+B+C\overline{C})(A+C+B\overline{B})(B+\overline{C}+A\overline{A})$$

 $A+BC=(A+B)(A+C)$
Therefore, $Y=(A+B+C)(A+B+\overline{C})(A+C+B)(A+C+\overline{B})(B+\overline{C}+A)(B+\overline{C}+A)$
But $A\cdot A=A$

Therefore, (A + B + C)(A + C + B) = (A + B + C)

and
$$(A+B+\overline{C})(B+\overline{C}+A) = (A+B+\overline{C})$$

$$\therefore Y = \underbrace{(A+B+C)(A+B+\overline{C})(A+\overline{B}+C)(\overline{A}+B+\overline{C})}_{\text{Each term consists of all the literals. Hence, this is the standard POS form.}$$

2.12.2 Minterm तथा Maxterm

Minterm : स्टैण्डर्ड SOP फंक्शन का प्रत्येक इन्डिविजुअल टर्म (term) Minterm कहलाता है

Standard SOP form
$$Y = ABC$$
 ABC ABC Each individual term is called minter

Standard POS form $Y = (A + B) \cdot (A + B)$

Each individual term is called maxten

Each individual term is called maxten

Maxterm :स्टैण्डर्ड POS फंक्शन का प्रत्येक इन्डिविजुअल टर्म (term) Maxterm कहलाता है।

Table - Minterms and Maxterms for three variables

	Variables		Minterms	Maxterms
4	В	C	m_i	M_i
A	В	C	1101	
0	0	0	$\overline{ABC} = m_0$	$A+B+C=M_0$
0	0	1	$\overline{A}\overline{B}C = m_1$	$A+B+\overline{C}=M_1$
0	1	0	$\overline{A}B\overline{C}=m_2$	$A + \overline{B} + C = M_2$
0	1	1	$\overline{ABC} = m_3$	$A + \overline{B} + \overline{C} = M_3$
1	0	0	$A\overline{B}\overline{C} = m_4$	$\overline{A} + B + C = M_4$
1	0	1	$A\overline{B}C = m_5$	$\overline{A} + B + \overline{C} = M_5$
1	1	0	$AB\overline{C} = m_6$	$\overline{A} + \overline{B} + C = M_6$
1	1	1	$ABC = m_7$	$\overline{A} + B + C = M_7$

उदाहरण—दो वैरियबल के लिए Minterm तथा Maxterm लिखिए।

हल—दो वैरियेवल के लिए Minterm तथा Maxterm

S.No.	Variables/literals		Minterms	Maxterms
	A	В	m_i	M_i
1.	0	0	$m_0 = \overline{AB}$	$M_0 = A + B$
2.	0	1	$m_1 = \overline{A}B$	$M_1 = A + \overline{B}$
3.	1	0	$m_2 = A\overline{B}$	$M_2 = \overline{A} + I$
4.	1	1	$m_3 = AB$	$M_3 = \overline{A} + 1$

कारनाफ मैप (Karnaugh Map) 2.13

- कारनॉफ मैप (K-map) बूलियन समीकरण के हल करने का एक ग्राफिकल मैथड है।
- K-map 2 वैरियेबल, 3 वैरियेबल, 4 वैरियेबल, 5 वैरियेबल तथा 6 वैरियेबल के होते हैं।
- n- वैरियेबल K-map के लिए 2^n ब्लॉक बनाए जाते हैं जिसकी सहायता से बूलियन फंक्शन को सरल किया जाता है।
- इस प्रकार 2 वैरियेबल के लिए 4 ब्लॉक, 3 वैरियेबल के लिए 8 ब्लॉक तथा 4 वैरियेबल के लिए 16 ब्लॉक K-map विधि से सरल करने के लिए बनाए जाते हैं।

2.13.1 2-वैरियेबल के लिए K-map

माना दो वेरियेबल A तथा B हैं जिनके लिए कोष्ठकों की संख्या $2^2=4$ होगी।

चित्र : 2.32 Structure of 3-variable K-map

दो वैरियेबल के लिए कोष्ठकों को ऊपर चित्र में दर्शाया गया है। 2.13.2 3-वैरियेबल K-map

माना A, B तथा C तीन वैरियेवल हैं जिनके लिए कोष्ठकों की संख्या $2^2 = 8$ होगी।

CA	B 00	01	11	10
0			4	
1	PPR	हिस्स ब्	SHALL II	श्रांच सप

चित्र : 2.33 Structure of 3-variable K-map

A, B तथा C की.स्थिति को बदला जा सकता है।

2.13.3 4- वैरियेबल K-map

riangle $A,\,B,\,C$ तथा D चार वैरियेबल हैं जिनके लिए कोष्ठकों की संख्या 16 होगी

	B 00	01	11	10
CD 00		47-4-	1	/ 10.
01	0	9	0 .	
11	00	0		111
10				

चित्र : 2.34 Structure of 4-variable K-map

K-map द्वारा बूलियन फंक्शन को सरल करने के लिए K-map में "युग्म", क्वाड तथा अष्टक बनाए जाते हैं।

(a) युग्म (Pairs)

एक युग्म, एक वेरियेवल तथा उसके पूरक (complement) को लुप्त करता है।

दिए गए K-map में युग्म को दर्शाया गया है।

	C BC	BC	BC	ВC	pair
Ā	0	0	(1	1)	
A	0	0	0	0	2000

इस युग्म द्वारा बृलियन फंक्शन को लिखा जा सकता है-

$$Y = \overline{A}B$$

(b) क्वाड (Quad)

क्वाड (quad) दो वेरियेबल को तथा उनके पूरक को लुप्त (eleminate) करता है-

AB	D 00	01	11	10	
00	0	0	0	0	2 119
01	0	0	0	0	
11	0	0	0	0	
10	(<u>1</u>	1	1	1	Quad

 दिए गए K-map में Quad को दर्शाया गया है जिसके लिए बूलियन फंक्शन को निम्न प्रकार से लिखा जा सकता है $Y = A\overline{B}$

(c) अष्टक (Octet)

अध्टक (octet) तीन चर राशियों तथा उनके पूरक को लुप्त (eleminate) करता है।


AB	D 00	01	11	10	
00	1	1	1	17	Octet
01	1	_1_	1	1	(93)
11	0	0	0	0	
10	0	0	0	0	

दिए गए K-map में अष्टक को दर्शाया गया है जिसके लिए बूलियन फंक्शन को निम्न प्रकार से लिखा जा सकता है

2.14

K-मैप द्वारा बूलियन फंक्शन का सरलीकरण

- (Simplification of Boolean Function Using K-Map)
- चित्र में तीन चर राशियों के SOP व्यंजक के लिए K-map प्रदर्शित किया गया है। m K-map चित्र में m 1's आउटपुट के लिए तीन युग्म P,Q तथा R बनाये जा सकते हैं।



युग्म P का आउटपुट

$$P = AB\overline{C} + A\overline{B}\overline{C}$$

$$= A\overline{C} (B + \overline{B})$$

$$= A\overline{C}$$

$$\{B + \overline{B} = 1\}$$

युग्म Q का आउटपुट

$$Q = \overline{A}B\overline{C} + AB\overline{C}$$

$$= B\overline{C}(\overline{A} + A)$$

$$= B\overline{C} \qquad \{A + \overline{A} = 1\}$$

युग्म R का आउटपुट

$$R = AB\overline{C} + ABC$$
$$= AB(\overline{C} + C)$$
$$= AB$$

अतः वृलियन फंक्शन को निम्न प्रकार सरल रूप में लिखा जा सकता है-

$$Y = P + Q + R$$


$$Y = A\overline{C} + B\overline{C} + AB$$

इस प्रकार प्राप्त व्यंजक को लॉजिक गेट द्वारा भी प्रदर्शित किया जा सकता है।

उदाहरण 1—दिए गए बूलियन फंक्शन को K-map द्वारा सरल कीजिए।

$$Y = A\overline{B}C + \overline{A}B\overline{C} + \overline{A}BC$$

हल:



दिया गया फंक्शन SOP फॉर्म में है, अतः प्रत्येक पद स्टैण्डर्ड प्रोडक्ट "1" उत्पन्न करेगा।

P के लिए आउटपुट = $\overline{A}BC + \overline{A}B\overline{C} = \overline{A}B$

0

Q के लिए आउटपुट = $A\overline{B}C$

$$Y = \overline{A}B + A\overline{B}C$$

😝 प्राप्त आउटपुट दिए गए फंक्शन का सरलतम रूप है।


उदाहरण 2—दिए गए बूलियन फंक्शन को सरल कीजिए।

$$Y = \overline{A}\overline{B}\overline{C} + AB\overline{C} + ABC + A\overline{B}\overline{C}$$

हल : फंक्शन को K-मैप में व्यवस्थित करने पर

P के लिए आउटपुट = $AB\overline{C} + ABC = AB$

 \circledast Q के लिए आउटपुट = $\overline{A}\overline{B}\overline{C}$ + $A\overline{B}\overline{C}$ = $\overline{B}\overline{C}$



$$Y = AB + \overline{B}\overline{C}$$

प्राप्त आउटपुट फंक्शन का सरलतम रूप है।

उदाहरण 3-बूलियन नियमों द्वारा सिद्ध कीजिए-

$$\overline{A}B + B\overline{C} + \overline{B}\overline{C} = \overline{C} + \overline{A}B$$


हल:

$$\overline{A}B + B\overline{C} + \overline{B}\overline{C}$$


$$= \overline{A}B + \overline{C}(B + \overline{B})$$

$$= \overline{A}B + \overline{C}$$

$$= \overline{C} + \overline{A}B$$




2.14.1 दिए गए K-map का आउटपुट लिखने का तरीका




चित्र : 2.35 Some additional K-map grouping possibilities

साधित उदाहरण (Solved Examples)

उदाहरण 1. दिए गए K-Map को सरल करके बूलियन एक्सप्रेशन को लिखिए।





(a) Given K-map

(b) Grouping


चित्र: 2.36


हल-

Simplified Boolean expression : $Y = B\overline{C} + AB + A\overline{C}$

(1) (2) (3)

उदाहरण 2. दिए गए K-map को सरल कीजिए।





(a) Given K-map

(b) Simplification

Ans

→ ABC

चित्र: 2.37

हल-

Simplified Boolean expression : $Y = \overline{A} \, \overline{B} \overline{C} + A \overline{B} \overline{C} + \overline{A} \overline{B} C + A \overline$

Therefore,


$$Y = \overline{A} \underbrace{(\overline{B}\overline{C} + BC)}_{Ex-NOR} + A\underbrace{(B\overline{C} + \overline{B}C)}_{Ex-OR}$$

or


$$Y = \overline{A} (\overline{B \oplus C}) + A(B \oplus C)$$

Ans.

उदाहरण 3. चित्र में दिए गए K-map को सरल कीजिए।



(a) Given K-map




चित्र : 2.38

हल-

Simplified Boolean expression : $Y = \overline{A} \overline{C} + AC + B$

(1) (2) (3)

उदाहरण 4. K-map को सरल करके बृलियन एक्सप्रेशन लिखिए।



चित्र: 2.39


हल-

Simplified Boolean expression : $Y = \overline{B} + \overline{C}$

उदाहरण 5. दिए गए K-map को सरल कीजिए।

CAB	$\overline{A}\overline{B}$	ĀB 01	AB 11	AB 10
₹ 0	1 0	1 1	0 3	1 2
C 1	1 4	0 5	0 7	1 6

(a) Given K-map



(b) Simplification

चित्र: 2.40

लॉिं

Re

हल—
Simplified Boolean expression :
$$Y = \overline{B} + A\overline{C}$$

$$\downarrow \qquad \downarrow$$

$$(1) \quad (2)$$

$$(3) \quad (4) \quad (4) \quad (4) \quad (5) \quad (5) \quad (6) \quad$$

उदाहरण 6. दिए गए लॉजिक फंक्शन को K-map की सहायता से सरल कीजिए—

 $Y = \overline{A} \, \overline{B} \, \overline{C} + \overline{ABC} + \overline{ABC} + A\overline{BC}$ ➤ Pair 1: AB हल- $B\overline{C}$ BC $\overline{B}C$ BC BC 10 $B\overline{C}$ 11 01 BC BC BC 00 \overline{BC} 10 11 01 00 0 \overline{A} 0 1 1 1 \overline{A} 0 0 A 1 0 6 0 0 A 1 ABC (b) (a)

चित्र: 2.41


Lastly, we identify the pairs.

$$Y = \overline{AB} + \overline{AC} \xrightarrow{A\overline{BC}} Isolated 1$$
Pair 1 Pair 2

This is the required minimized expression.

उदाहरण 7. दिए गए लॉजिक एक्सप्रेशन को K-map की सहायता से हल करके उसका लॉजिक डायग्राम बनाइए $Y = \Sigma m (1,3,5,9,11,13)$

हल-




Therefore, $Y = D(\overline{B} + \overline{C})$

This is the minimized logical expression.

Realization

The minimized expression is realized as shown in figure 2.43.



चित्र : 2.43 : Realization with minimum number of gates.


Group

 $1 \rightarrow D$

उदाहरण 8. दिए गए लॉजिक एक्सप्रेशन, को K-map द्वारा सरल कीजिए। $Y = \Sigma m$ (1, 3, 4, 5, 7, 9, 11, 13, 15)

हल-CD CD \overline{CD} CD $C\overline{D}$ 00 11 AB 10 $\overline{A}\overline{B}00$ 0 2 AB 01 Group 1 1! ABC AB 11 12 13 14 AB 10 0 0 10

(a)



चित्र: 2.44


Therefore, $Y = \overline{A}BC + D$

उदाहरण 9. K-map द्वारा सरल कीजिए।

 $Y = \Sigma m \ (1, 2, 9, 10, 11, 14, 15)$

हल-

Group 1						
CD	\overline{CD}_{00}		CD 11	CD 10		
$\overline{A}\overline{B}$ 00	0 0		0 3	1,2	— Group $2 \to \overline{B}C\overline{D}$	
ĀB 01	0 4	0 5	0 7	0 6		
AB 11	0 12	0 13	1 15	114	— Group 3 → AC	
AB 10	0 8	[1]9	11	-1110	Group 2	
Group 1 → BCD (a): K-map simplification						
चित्र : 2.40 (व)						




থিস: 2.45 (b): Realization with minimum number of gates

Therefore, $Y = \overline{B} (C \oplus D) + AC$ उदाहरण 10. K-map द्वारा दिए गए फंक्शन को सरल कीजिए। $Y = \Sigma m (4, 5, 8, 9, 11, 12, 13, 15)$ हल—

ABCD	$\overline{C}\overline{D}$	CD 01	CD 11	$C\overline{D}$ 10		
Ā B 00	0 0	0 1	0/3	0 2	— Quad 1 : BC	
ĀB 01	1 4	1	0 7	0 6		
AB 11	1 12	71	ī¦	0	100	
AB 10	1 8	11 9	1	0	9 - 38	
Quad 2 : AD						

चित्र : 2.46 (a) : K-map simplification



चित्र : 2.46 (b) : Realization using minimum number of gates

उदाहरण 11. सरलीकृत कीजिए $f(A, B, C, D) = \Sigma m (0, 1, 8, 11)$ हल—फंक्शन को K-Map में व्यवस्थित करने पर

(UPBTE 2016)

CD	CD	CD/	CD	C <u>D</u>
ĀB	dit-	$\frac{1}{1}$	0 3	2
ĀB	0 4	5	0 7	6
AB	0	13	1 15	14
$A\overline{B}$	(0) ₈	9		10
	4	ą	L.	-

P के लिए आउटपुट = \overline{A} \overline{B} \overline{C} Q के लिए आउटपुट $= \overline{B} \ \overline{C} \ \overline{D}$ R के लिए आउटपुट $A\overline{B} \ C \ D$ $Y = \overline{A} \ \overline{B} \ \overline{C} + \overline{B} \ \overline{C} \ \overline{D} + A\overline{B} \ C \ D$ प्राप्त आउटपुट फंक्शन का सरलतम रूप है।

प्रश्नावली (Exercise)

- लॉजिक गेट को समझाते हुए उनका वर्गीकरण कीजिए।
- AND गेट की सत्य तालिका को बनाते हुए व्याख्या कीजिए। 2.
- यूनिवर्सल गेट से क्या तात्पर्य है? ये कितने प्रकार के होते हैं? 3.
- NAND तथा NOR गेट की सहायता से AND, OR तथा NOT गेट को समझाइये।
- Ex-OR गेट तथा OR गेट में क्या अन्तर है? Ex-OR गेट की सत्य तालिका बनाइये। 4.
- 5. NOT गेट को समझाते हुए सत्य तालिका बनाइये। 6.
- वृलियन के नियमों की व्याख्या कीजिए। 7.
- डि-मॉर्गन प्रमेय से क्या तात्पर्य है? व्याख्या कीजिए।
- SOP तथा POS को समझाये।
- 10. K-मैप में विभिन्न वैरियेबल के ब्लॉकों की संख्या को लिखिए।
- 11. निम्न का अर्थ स्पष्ट कीजिए—

(UPBTE 2015)

(b) Exclusive OR गेट

(a) Universal गेट 12. OR गेट की सत्य तालिका को बनाते हुए समझाइये। 13. NAND गेट की सहायता से Ex-OR गेट को समझाइये। 14. निम्न बूलियन फंक्शन्स को सिद्ध कीजिए— (a) (A + B)(A + B)(A + C) = AC(b) $\overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC} = \overline{AC}$ (c) $ABC + A\overline{B}C + AB\overline{C} = A (B + C)$ 15. निम्न बूलियन फलन को केवल यूनिवर्सल गेट द्वारा निर्मित करें— (UPBTE 201) $Y = AB\overline{C} + \overline{A}B\overline{C} + \overline{A}BC$ 16. K-map की सहायता से निम्न बूलियन फलन को सिद्ध कीजिए— (UPBTE 2011 $Y = \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC}$ 17. निम्न गेट को Ex-OR गेट की मदद से सिद्ध करें-(UPBTE 201 $Y = A \oplus B \oplus C \oplus D$ 18. यूनिवर्सल गेट क्या है? AND,OR एवं NOT गेट को सिर्फ NAND एवं सिर्फ NOR से बनाकर दिखाएँ। (UPBTE 2010, 13 19. दिए गए गेटों के संकेत चिहन तथा सत्य तालिका बनाइये— (UPBTE 2009 AND, NOR तथा Ex-OR 20. K-map का उपयोग करते हुए दिए गए बूलियन फलन को बनाइये तथा गेटों के प्रयोग से दर्शाइये— (UPBTE 2003 $f = ABC + AB\overline{C} + A\overline{BC} + \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC}$ बहुविकल्पीय प्रश्न 1. एक बाइट में कितने बिट होते हैं? (a) 2 (b) 4 (c) 8 (d) 16 2. एक निबल में बिट्स की संख्या होती है— (a) 2 (b) 4 (c) 6 ऑक्टल संख्या (567)₈ का डेसीमल तुल्यांक है-(d) 8 (a) (567)₁₀ (b) $(887)_{10}$ (c) $(375)_{10}$ 4. हेक्साडेसिमल संख्या प्रणाली का रैंडिक्स है-(d) 501 (a) 6 (b) 8 (c) 16 5. AND, OR, NOT आदि डिजिटल ऑपरेशन में प्रयुक्त किये जाते हैं-(d) 10 (a) Switch (b) रेक्टीफायर्स (c) ऑसिलेटर्स 6. किस गेट की I/P Low होने पर O/P Low होती है-(d) एम्पलीफायर्स (a) AND (b) NAND 7. एक गेट की O/P उस अवस्था में High होती है जब कम से कम उसकी एक I/P High होती है यह गेट है (c) NOR 8. किस गेट की सभी I/P केवल low होने पर उसकी O/P low होती है? (d) NAND

(c) OR

(d) AND

(b) NOR

9. निम्न में से कौन-सा ऑपरेशन 'associative' नहीं है-(a) NOR (b) AND 10. बूलियन व्यंजक $\overline{A} \cdot \overline{B} \cdot \overline{C}$ तुल्य है— (c) OR (d) Ex-OR (a) $A + B + \overline{C}$ (b) A.B.C (c) A+B+C11. कम्यूनिकेशन प्रणाली में प्रयुक्त की जाने वाली विधि है-(d) $A \cdot B \cdot C$ (a) डिजिटल (b) एनेलॉग (c) (a) तथा (b) दोनों (d) इनमें से कोई नहीं 12. पॉजिटिव लॉजिक में Digital signal का 'high voltage' लेवल है-(a) 0 (c) 2 (d) इनमें से कोई नहीं 13. आक्टल संख्या का बेस होता है-(a) 2 (b) 8 (c) 10 (d) 16 14. व्यंजक ' A + BC + AB ' का कॉम्प्लीमेन्ट है-(a) A + BC(b) B + AC(c) ABC (d) इनमें से कोई नहीं 15. निम्न Identity प्रदर्शित करती है- $A + B + C + \cdots + \overline{N} = \overline{A} \cdot \overline{B} \cdot \overline{C} \cdot \cdots \overline{N}$ (a) डि-मॉर्गन का प्रथम नियम (b) डि-मॉर्गन का द्वितीय नियम (c) OR ऑपरेशन (d) इनमें से कोई नहीं 16. व्यंजक $ABC \cdots N = A + B + C + \cdots + N$ प्रदर्शित करता है— (b)डि-मॉर्गन का द्वितीय नियम (a) डि-मॉर्गन का प्रथम नियम (d) इनमें से कोई नहीं (c) OR ऑपरेशन 17. बूलियन व्यंजक $(\overline{A}+B)(A+\overline{C})(\overline{B}+\overline{C})$ को सरल करने पर प्राप्त होगा— (b) A + B) C(a) $(A+B)\cdot C$ (d) इनमें से कोई नहीं (c) $(A+B) \overline{C}$ 18. किस फ्लिप-फ्लॉप को लैच के समान प्रयुक्त किया जाता है? (b) D फ्लिप-फ्लॉप (a) 1K फ्लिप-फ्लॉप (d) T फ्लिप-फ्लॉप (c) RS फ्लिप-फ्लॉप 19. MOS परिवार के सदस्यों PMOS, NMOS, तथा CMOS में से किसमें न्यूनतम Power क्षय होती है? (b) CMOS (a) NMOS (d) (a) व (b) दोनों (c) PMOS 20 . निम्न सिर्किट में O/P Y = 0 के लिए I/P होगी— (d) 11 (a) 00 (b) 01

था. बृलियन व्यंजक $Y = (A + \overline{B} + \overline{AB})\overline{C}$ को सरल करने पर प्राप्त होगा—

Study Power Point डिजिटल होत

54

(a) $A\overline{C}$

(b) $B\bar{C}$

(d) इनमें से कोई नहीं।

(c) C


22. डेसीमल संख्या 2 के लिए ग्रे कोड है— (b) 00011

(c) 1000

(d) 0101

(a) 0010 (b) 00011 23. निम्न सर्किट में switch open होने पर शून्य (0) को तथा close होने पर 1 को प्रदर्शित करता है। सर्किट में १

व्यंजक होगा—




(a) A + (B + C)D

(b) A + BC + D

(c) A + (BC + D)

(d) इनमें से कोई नहीं।

24. हेक्साडेसीमल संख्या C3 को बाइनरी में प्रदर्शित कर सकते हैं-




(a) 1111


(b)110011

(c) 111100

(d) 1100 0011

25. निम्न में से कौन सा वैद्युत सर्किट दिए गये सर्किट परिपथ के तुल्य है?





(d) इनमें से कोई नहीं।

उत्तर (Answers)

1. (c), 2. (b), 3. (c), 4. (c), 5. (a), 6. (a), 7. (c), 8. (c), 9. (a), 10. (c), 11. (c), 12. (b), 13. (b), 14. (b), 15. (b), 16. (a), 17. (b), 18. (c), 19. (c), 20. (b), 21. (d), 22. (a), 23. (b), 24. (c), 25. (d)

55

अध्याय

लॉजिक परिवार (Logic Families)

3.1 परिचय (Introduction)

- आजकल बाजार में विभिन्न प्रकार की IC उपलब्ध हैं। ये विभिन्न प्रकार की IC एक परिवार (family) के नाम से जानी जाती हैं।
- कम्पोनेन्ट एवं डिवाइसों की आन्तरिक जरूरतों को देखते हुए इस IC परिवार को दो भागों में बाँटा गया है-1. बाइपोलर (Bipolar), 2. यूनिपोलर (Unipolar)।
- डिजिटल ICs बाइपोलर अथवा यूनिपोलर तकनीकी पर फेब्रिकेट (fabricate) किये जाते हैं तथा उसी आधार पर उन्हे बाइपोलर लॉजिक परिवार (Bipolar Logic Family) अथवा यूनिपोलर लॉजिक परिवार (Unipolar Logic Family) कहा जाता है।

लॉजिक परिवार का वर्गीकरण (Classification of Logic Families) 3.2

लॉजिक परिवार का वर्गीकरण नीचे दर्शाया गया है-Bipolar Unipolar Saturated Unsaturated Resistor Transistor NMOS (P-channel MOSFET) (N-channel (Complementary Logic (RTL) MOSFET) MOSFET) · Diode Transistor Logic (DTL) · Direct Coupled Schottky **Emitter Coupled** Transistor TTL Logic (DCTL) Logic (ECL) Integrated Injection

- Logic (IIL)
- · High Threshold Logic (HTL)
- Transistor Transistor Logic (TTL)

बांजिक परिवार

Study Power Point

57


बाइपोलर लॉजिक परिवार के मुख्य एनिमेन्ट प्रतिरोध, ट्रांजिस्टर तथा डायोड हैं। यूनिपोलर लॉजिक परिवार को MOS परिवार (MOS Family) भी कहा जाता है। 0

3.3

- कैरेक्टरस्टिक्स ऑफ हिजिटल ICS(Characteristics of Digital ICs) डिजिटल ICs के प्रमुख पैरामीटरों को नीचे दर्शाया गया है जो इस प्रकार हैं—
- 1. Speed of Operation (Propagation Delay)
- 2. Power Dissipation
- 3. Fan-In
- 4 Fan-Out
- 5. Noise Immunity
- 6. Operating Temperature
- 7. Current and Voltage Parameter

3.3.1 स्पीड ऑफ ऑपरेशन (Speed of Operation)

- डिजिटल ICs की Speed of Operation उसके Propagation Delay के पदों में व्यक्त की जाती है।
- किसी लॉजिक के इनपुट में परिवर्तन होने के कितने समय बाद उसका आउटपुट परिवर्तित होता है, उस समय को उस लॉजिक का प्रोपेगेशन डिले (propagation delay) कहते हैं।
- प्रत्येक लॉजिक का HIGH से LOW अवस्था में आते समय प्रोपेगेशन डिले (t_{PHL}) तथा Low से HIGH अवस्था में आते समय प्रोपेगेशन डिले (t_{PLH}) का मान भिन्न-भिन्न होता है।
- प्रोपेगेशन डिले t_{PHL} तथा t_{PLH} के औसत को मध्यमान प्रोपेगेशन डिले (Average Propagation Delay) कहते हैं।



3.3.2 पावर-क्षय (Power Dissipation)

अब लॉजिक गेट इनपुट के द्वारा ड्राइव किया जाता है तब लॉजिक गेट कुछ पावर कनज्यूम (Power consume) कर लेता है, जिसे power dissipation कहते हैं।


- यह IC में व्यय शक्ति की मिलीवाट (milliwatts) में मात्रा है।
- किसी लॉजिक युक्ति में पॉवर क्षय जितना कम होगा वह युक्ति उतनी ही अच्छी होगी।

3.3.3 फैन-इन (Fan-In)

- ⊕ लॉजिक गेट के इनपुट की वह अधिकतम संख्या जो लॉजिक गेट को दी जा सकती है, Fan-In कहलाती है
- इस परिभाषा के अनुसार एक 2-इनपुट गेट के लिए Fan-In दो है।

3.3.4 फेन-आउट (Fan-Out)

- गेटों की वह संख्या जिन्हें एक लॉजिक गेट ड्राइव कर सकता है, Fan-Out कहलाता है।
- फैन-आउट को लोडिंग फैक्टर (loading factor) भी कहते हैं।



3.3.5 Noise Immunity

- Noise Immunity से तात्पर्य है किसी लॉजिक गेट को दी जाने वाली वह इनपुट वोल्टेज जो एक दी गई सल वोल्टेज पर आउटपुट की स्टेट को बदलती है।
- Noise Immunity के मात्रात्मक मापन (Quantitative Measure) को Noise Margin कहते हैं।

3.3.6 Operating Temperature


- ICs के आपरेटिंग टेम्परेचर का रेंज 0°C से +70°C तक इण्डस्ट्रियल एप्लीकेशन में तथा 55°C से +125°C क मिलिट्री एप्लिकेशन में होता है।
- सभी लॉजिक गेटों को अधिकतम संचालित करने के लिए उनकी टेम्परेचर रेंज निधरित होती है।

3.3.7 Current and Volatge Parameter

- डिजिटल डिजाइन में करेन्ट और वोल्टेज पैरामीटर का मुख्य योगदान होता है।
- यदि आउटपुट करेन्ट आउटपुट टर्मिनल पर फ्लो हो रही हो तो उसे Sinking Current कहते हैं।
- डिजिटल सर्किट में वोल्टेज पैरामीटर को नहीं दर्शाते हैं। यहाँ वोल्टेज LOW अथवा HIGH के द्वारा दर्शाया जात

प्रतिरोध ट्रांजिस्टर लॉजिक (RTL) (Resistor Transistor Logic) 3.4

RTL से तात्पर्य है—प्रतिरोध ट्रांजिस्टर लॉजिक, जिससे पता चलता है कि RTL में प्रतिरोध तथा ट्रांजिस्टर का उपयोग



- 8 RTL से NOR फंक्शन प्राप्त किये जाते हैं। इस प्रकार हम कह सकते हैं की RTL मुख्य रूप से NOR गेट है।
- \circ जब इनपुट A=B=0, इस समय दोनों ट्रांजिस्टर ऑफ होंगे और R_c का श्रो करेन्ट शून्य होगा जिससे आउटपुट वोल्टेज V_{cc} के बराबर होगा अर्थात् A=B=0 के लिए Y=1 होगा।
- \otimes जब $A{=}0$ और $B{=}1$ तब ट्रांजिस्टर Q_1 ऑफ होगा और Q_2 सेचुरेशन की स्थित में होगा जिससे आउटपुट वोल्टेज शून्य होगा अर्थात् A=0 तथा B=1 के लिए Y=0 होगा।
- \circ जब A=1 तथा B=0 तब ट्रांजिस्टर Q_1 सेचुरेशन की स्थिति में होगा तथा Q_2 ऑफ होगा जिससे आउटपुट वोल्टेज शून्य होगा अर्थात् A=1 तथा B=0 के लिए Y=0 होगा।
- \otimes जब इनपुट $A{=}B{=}1$ तब दोनों ट्रांजिस्टर सेचुरेशन की स्थिति में होंगे जिससे आउटपुट शून्य होगा अर्थात् $A{=}B{=}1$ के लिए आउटपुट शुन्य होगा।


RTL के लिए **पैरामीटर**

- 1. फैन-इन 4
- 2. फैन-आउटपुट = 5
- 3. प्रोपेगेशन डिले =10 ns
- 4. TTL की अपेक्षाकृत कम स्पीड
- 5. पॉवर क्षय अधिकतम

हायोह ट्रांजिस्टर लॉजिक (DTL) (Diode Transistor Logic) 3.5

- DTL सर्किट NAND गेट की तरह कार्य करता है।
- DTL सर्किट RTL की तुलना में अधिक जटिल होते हैं।

59



चित्र : 3.6 डायोड ट्रांजिस्टर लॉजिक

- Φ DTL सर्किट के इनपुट स्टेज में डायोड D_1,D_2 तथा रजिस्टर R_D मिलकर AND गेट बनाते हैं। सर्किट का आगे का भाग इनवर्टर को दर्शाता है।
- 🕸 जब A तथा B दोनों LOW होंगे तब डायोड D_1 तथा D_2 फॉरवर्ड बायस में होंगे तथा आउटपुट HIGH होगा अर्घत् $A{=}B{=}0$ के लिए आउटपुट $Y{=}1$ होगा।
- जब A या B में से कोई एक LOW होगा तब इस स्थिति में हमें आउटपुट HIGH प्राप्त होगा।

यदि
$$A=0$$
 तथा $B=1$ या $A=1$ तथा $B=0$ $Y=1$

🚭 जब A तथा B दोनों HIGH होंगे तब डायोड D_1 तथा D_2 रिवर्स बॉयस में होंगे तथा हमें LOW आउटपुट प्राव होगा अर्थात् A = B = 1 के लिए आउटपुट Y = 0 होगा।

DTL के पैरामीटर


- 1. TTL की अपेक्षा कम स्पीड
- 2. प्रोपेगेशन डिले = 25 ns
- 3. फैन-इन = 5
- 4. फैन-आउट = 8
- 5. पॉवर क्षय अधिकतम = 11 mW

3.6 Direct Coupled Transistor Logic (DCTL)

DCTL सर्किट RTL की तुलना में सरल होते हैं परन्तु Current Hogging के दोष के कारण DCTL का व्यापक प्रयोग नहीं किया जाता है।

DCTL सर्किट NOR गेट की तरह कार्य करता है।

61




- जब सभी इनपुट LOW होंगे इस स्थिति में ट्रांजिस्टर ${
 m T}_1$, ${
 m T}_2$ तथा ${
 m T}_3$ किसी में कोई धारा नहीं प्रवाहित होगी। अतः आउटपुट (Y) HIGH होगा।
- इस प्रकार सभी LOW होने पर आउटपुट HIGH स्टेट में होगा।

इन्टीग्रेटेड इन्जेक्शन लॉजिक (IIL) (Integrated Injection Logic) 3.7

- IIL (Integrated Injection Logic) DCTL के सिद्धान्त पर आधारित है।
- IIL का फेब्रिकेशन आसानी से हो जाता है। इसके लिए सिलिकॉन चिप का बहुत कम क्षेत्र (space) प्रयोग होता है तथा इसमें शक्ति व्यय बहुत कम होता है।
- Integrated Injection Logic LSI के लिए अकेला सेचुरेटेड बाइपोलर लॉजिक है।
- IIL का सिद्धान्त कम्पोनेन्ट को परस्पर मिलाना है अर्थात् एक अर्धचालक क्षेत्र दो या दो से अधिक युक्तियों से मिलकर बना होता है।
- इस प्रकार परस्पर मिलाने (merging) के कारण यह लॉजिक Merged Transistor Logic भी कहा जाता
- इस तकनीकी के प्रयोग से सिलिकॉन चिप पर काफी स्थान (space) की बचत होती है।

IIL इनवर्टर (IIL Inverter) 3.8

- IIL इनवर्टर को सर्किट चित्र में दर्शाया गया है।
- जब $V_i=0$ होता है तब Q $_1$ ऑफ स्टेट में होता है तथा धारा ${\it IB}_1$ शून्य होती है। इस समय इनपुट सोर्स करेन्ट I_1 के लिए सिंक (sink) का कार्य करता है। अतः करेन्ट I_2 , Q_2 के बेस में से प्रवाहित को Q_1
- होगी जिससे ट्रांजिस्टर Q_2 सेचुरेशन में ड्राइव हो जाता है।



🕸 इस प्रकार जब Q_1 "OFF" होता है तब Q_2 "ON" होता है तथा आउटपुट LOW प्राप्त होती है।

 \odot इस प्रकार जब Q_1 "OFF" होता है तब Q_2 О. Q_2 О. Q_2 जब Q_3 जब Q_4 HIGH होती है तब बेस धारा के दो घटक होते हैं—एक I_1 तथा दूसरा सोर्स V_i के कारण, इस Q_2

ट्रांजिस्टर Q_1 सेचुरेट हो जाता है तथा Q_2 कट-ऑफ हो जाता है।

 $\mathfrak F$ इस समय Q_2 धारा I_2 के लिए सिंक $(\sin k)$ की भाँति कार्य करता है। इससे ज्ञात होता है कि V_0 का लॉक्डि V_i का कॉम्प्लीमेन्ट है।


IIL के पैरामीटर

- 1. प्रोपेगेशन डिले चार्जिंग करेन्ट के व्युत्क्रमानुपाती होता है।
- 2. पॉवर क्षय चार्जिंग करेन्ट के समानुपाती होता है।
- 3. Figure of merit = 0.1 to 0.7 J
- 4. पैंकिंग डेन्सिटी (packaging density) = 120 से 200 गेट/mm 2
- 5. सिलिकॉन के कम क्षेत्र (space) की आवश्यकता।

3.9 उच्च थ्रेशोल्ड लॉजिक (High Threshold Logic) (HTL)

(UPBTE 2015)


- HTL परिपथ NAND गेट की भौति व्यवहार करता है।
- HTL परिवार उच्च सप्लाई वोल्टेज पर कार्य करता है।
- \Leftrightarrow HTL परिवार में V_{th} का मान लगभग 7 V होता है जहाँ V_{th} Threshold Voltage को दर्शाता है।
- DTL सर्किट में डायोड की जगह पर जीनर डायोड (zener diode) तथा उच्च सप्लाई वोल्टेज प्रयोग में लाने पर HTL का निर्माण होता है।
- अ HTL में DTL के समान घारा प्राप्त करने के लिए अधिक मान वाले प्रतिरोध का उपयोग करते हैं।



चित्र : 3.9 High Threshold Logic


ट्रांजिस्टर-ट्रांजिस्टर लॉजिक (TTL) (Transistor-Transistor Logic) 3.10

- © DTL की सीमित गति (limited speed) होने के कारण DTL प्रयोग क्षेत्र से लगभग बाहर हो गया है तथा इसके
- पाँवर क्षय के अतिरिक्त TTL लॉजिक फैमिली में एक अच्छे लॉजिक के सभी गुण विद्यमान हैं।
- TTL सर्किट में इनपुट पर एक से अधिक ऐमीटर (emitter) वाले ट्रांजिस्टर का उपयोग किया जाता है। 3.10.1 2-इनपुट TTL NAND गेट



चित्र : 3.10 Multiple Emitter Transistor

एक 2-इनपुट TTL NAND गेट नीचे चित्र में दर्शाया गया है जहाँ A तथा B इनपुट को प्रदर्शित करते हैं तथा Yआउटपुट को प्रदर्शित करता है।



Two input TTL NAND gate चित्र : 3.11 वो इनपुट TTL NAND गेट तथा उसका तुल्यांक

इस परिपथ में DTL परिपथों में प्रयोग किये जाने वाले इनपुट डायोड के स्थान पर मल्टी एमिटर प्रणाली (multiple emitter configuration) प्रयुक्त की गई है जिसके कारण उच्च स्विचिंग गति (high switching speed) प्राप्त होती है।

3.10.2 Totem-Pole Output Stage


चित्र में आउटपुट की तरफ Q_3 तथा Q_4 से प्राप्त आउटपुट स्टेज को Totem-Pole Output Stage कहते हैं। Totem-Pole आउटपुट स्टेज में कोई एक ट्रांजिस्टर Q_3 अथवा Q_4 अवश्य "ON" रहता है। जब Q_3 ON होता है

तब आउटपुट HIGH होती है तथा जब Q_4 "ON" होता है दब आउटपुट LOW होती है।

63

3.10.3 Wired-AND TTL गेट


Wired-AND प्रचालन में कुछ गेट्स की आउटपुट परस्पर संयोजित कर दी जाती है। इस संयोजन से AND प्राप्त होता है तथा एक अतिरक्ति लॉजिक फंक्शन उपलब्ध होता है।



$$V_O = X, Y = (\overline{AB}), (\overline{CD})$$

3.10.4 Open Collector Output

- चित्र में Open Collector 2 इनपुट NAND गेट का परिपथ दर्शाया गया है।
- यह परिपथ $ext{TTL NAND}$ गेट के समान है, अन्तर केवल इतना है कि इस परिपथ में से $ext{R}_3$ तथा $ext{Q}_3$ को हटा $ext{R}_3$ गया है।
- 🕸 चित्र में ट्रांजिस्टर Q_4 के कलेक्टर टर्मिनल से आउटपुट प्राप्त होता है, अतः इसे Open Collector Output 🕯 कहते हैं।



चित्र : 3.13 Open collector 2 input NAND gate

- प्रोपर ऑपरेशन के लिए यह आवश्यक है कि V_{cc} तथा Open Collector Output के बीच में बाह्य प्रतिरोध (external resistance) R_3 लगाया जाए। यह प्रतिरोध Pull up Resistance कहलाता है।
- Open Collector गेट्स का मुख्य गुण यह है कि उन्हें एक Common Pull up Resistance की सहायत है परस्पर Wired किया जा सकता है, अतः एक AND गेट की अवश्यकता नहीं होती।

3.10.5 Totem-Pole आउटपुट तथा Open Collector आउटपुट में तुलना

Comparison of Totem-Pole and Open Collector Outputs Parameter Totem Pole जॉवर क्षय पुल अप (Pull up) ट्रांजिस्टर $oldsymbol{Q}_3$ Open Collector के कारण निम्न स्पीड उच्च पल अप रजिस्टर (Pull up निम्न नहीं होता है Resistor) होता है आउटपुट साइट में सर्किट कम्पोनेन्ट पुल अप ट्रांजिस्टर (Q_3) तथा पुल केवल पुल डाउन ट्रांजिस्टर (Q4) डाउन टांजिस्टर (Q_4) होता है। होता है।

3,10.6 TTL Subfamilies (TTL सबफैमिली)

- अध्ययन हम कर चुके हैं। TTL परिवार कुछ Sub-series में बँटी हुई है जिसे TTL Sub-families के नाम से जाना जाता है।
- TTL Sub-families के कुछ सदस्य इस प्रकार है—
- 1. HIGH Speed तथा LOW Power TTL
- 2. Schottky TTL
- 3. Advanced Schottky TTL
- 4. Advanced LOW Power Schottky TTL
- 5. Fast TTL


3.10.6.1 HIGH Speed तथा LOW Power TTL


- 74 Series के 74L00 Series LOW Power TTL को तथा 74H00 Series HIGH Power TTL को प्रदर्शित करते हैं।
- यहाँ "L" निम्न शक्ति व्यय को तथा "H" उच्च गति को प्रदर्शित करता है।
- TTL 74H00 Series की युक्तियाँ उच्च गति की होती हैं तथा TTL 74L00 Series की युक्तियों का आन्तरिक प्रतिरोध अधिक होता है जिससे शक्ति व्यय निम्न होता है।


3.10.6.2 Schottky TTL (शॉटकी TTL)

- 74S00 Series शॉटकी TTL को प्रदर्शित करता है।
- TTL परिवार में Schottky TTL की गति अधिकतम होती है।
- इसका औसत प्रोपेगेशन डिले टाइम केवल 3 ns तथा औसत शक्ति व्यय 20 mW होता है। 3 ns प्रोपेगेशन डिले प्राप्त करने के लिए LOW Voltage Drop Dipole प्रयोग होता है जिसे Schottky Dipole
- Schottky TTL में प्रोपेगेशन डिले घट जाता है लेकिन इसमें कम मान के प्रतिरोध को लगाने के कारण शक्ति व्यय बढ़ जाता है।

डिजिटल इलैक्ट्रॉनि **Study Power Point**








चित्र : 3.15 शॉटकी ट्रांजिस्टर

- ्ट्रांजिस्टर को संतृप्त अवस्था से रोकने के लिए शॉटकी ट्रांजिस्टर का प्रयोग किया जाता है। इस प्रकार के ट्रांजिस्टर निर्फ के लिए, ट्रांजिस्टर के बेस एवं कलेक्टर के मध्य एक शॉटकी डायोड को फैब्रिकेट किया जाता है। शॉटकी डायोड क ट्रांजिस्टर का फैब्रिकेशन शॉटकी ट्रांजिस्टर कहलाता है।
- शॉटकी TTL युक्तियों में प्रयुक्त सभी ट्रांजिस्टर अधिकतर शॉटकी ट्रांजिस्टर होते हैं।

एमिटर कपल्ड लॉजिक (ECL) (Emitter Coupled Logic) 3.11

(UPBTE 2015)

- ECL युक्तियों की स्पीड सबसे अधिक होती है, क्योंकि इसमें प्रयुक्त ट्रांजिस्टर न पूर्ण संतुप्त और न पूर्ण कट-आंध अवस्थाओं में प्रचलित रहते हैं।
- ECL का पोपेगेशन डिले लगभग 1 n sec प्रति गेट होता है। ECL में पॉवर क्षय का मान लगभग 30 mW होता है।
- ट्रांजिस्टर एक्टिव रीजन (active region) में अधिक पावर कनज्यूम (consume) करता है। अतः ECL गेट अधिक पॉवर कनज्यम करता है।



चित्र : 3.16 Two input ECL OR/NOR gate

- चित्र में 2-इनपुट ECL OR / NOR गेट को दर्शाया गया है।
- Q_1 तथा Q_2 ट्रांजिस्टर, Q_3 के एमिटर टर्मिनल एक साथ जोड़े गए हैं। अतः इसे एमिटर कपल्ड लॉजिक कहते हैं।
- ट्रांजिस्टर Q_1 तथा Q_2 मिलकर एमिटर कपल्ड डिफ्रेंशियल एम्पलीफायर (emitter coupled differential

निक परिवार

Study Power Form

 Q_1 तथा Q_3 परस्पर समान्तर में कनेक्ट किए गए हैं। Q_4 तथा Q_5 दो एमिटर फॉलोक्स स्टेज हैं जिससे NOR तथा

1. सभी लॉजिक परिवार में अधिकतम गति।

2. प्रोपेगेशन डिले 1 n sec से भी कम।

3. फैन-आउटपुट (fan-out) अधिकतम लगभग 25 से अधिक।

4. एक साथ दो आउटपुट प्रदान करना।

ECL के दोष

पावर क्षय अधिकतम लगभग 30 mW।


अधिक स्पीड होने के कारण वोल्टेज तथा करेन्ट ट्रांजिन्ट उत्पन्न हो जाता है।

MOSFET सर्किट्स (MOSFET Circuits) 3.12

- MOSFET सर्किट्स को तीन भागों में विभाजित किया गया है—
- 1. PMOS2. NMOS3. CMOS
- MOS लॉजिक परिवार में लोड (load) एवं स्विचों के लिए Enhancement MOSFET का प्रयोग होता है।
- NMOS लॉजिक के लिए n-channel Enhancement MOSFET का प्रयोग होता है तथा PMOS लॉजिक के लिए p-channel Enhancement MOSFET का प्रयोग होता है।
- ${
 m CMOS}$ लॉजिक के लिए $n{
 m -channel}$ तथा $p{
 m -channel}$ दोनों डिवाइसों का प्रयोग होता है।
- MOS सर्किट्स एम्पलीफायर (amplifier) तथा लोड रजिस्टेंस (load resistance) दोनों की भौति व्यवहार करता है।
- MOS सर्किट्स की मैन्फैक्चरिंग आसानी से हो जाती है तथा इसमें पावर क्षय कम होता है।

12.1 NMOS लॉजिक (NMOS Logic)

- NMOS लॉजिक में N-Channel Enhancement MOSFET का प्रयोग होता है।
- NMOS डिवाइसों का इनपुट प्रतिरोध उच्च होता है।



डिजिटल ह Study Power Point

NMOS का प्रयोग मेमोरी डिवाइसों, इनपुट/आउटपुट डिवाइसों तथा माइक्रोप्रोसेर्स में होता है। चित्र 3.17 में 2-इनपुट NMOS NAND गेट का सर्किट दर्शाया गया है।

ाचत्र 3.17 म 2-इनपुट NMOS 1.12 । MOSFET Q_1 तथा Q_2 का गेट टर्मिनल NAND े MOSFET Q_1 तथा Q_2 एक स्विच की तरह कार्य करते हैं। Q_1 तथा Q_2 का गेट टर्मिनल NAND

A तथा B को प्रदर्शित करता है।

MOSFET Q_3 एक रजिस्टेंस की भाँति व्यवहार करता है।

2- इनपुट NAND गेट ऑपरेशन

 \circ Q_1 तथा Q_2 सीरीज में जोड़े गए स्विच की भॉति कार्य करते हैं।

अाउटपुट Y = 1 तब प्राप्त होगा जब कम से कम एक या दोनों इनपुट OFF होंगे।

🕸 आउटपुट Y=0 तब प्राप्त होगा जब दोनों इनपुट A तथा B HIGH होंगे।

A	В	Y
0	0	1
0	. 1	1
1	0	1
1	1	0

2 इनपुट NAND गेट का ऑपरेशन

3.12.2 CMOS लॉजिक

CMOS से तात्पर्य है कॉम्पलीमेन्ट्री (complementary) MOSFET.


CMOS लॉजिक में एक ही चिप पर p-टाइप तथा n-टाइप MOSFETs फेब्रिकेट किए जाते हैं।

CMOS अन्य सभी लॉजिक परिवारों की तुलना में धीमा (slow) है परन्तु इसमें शक्ति व्यय लगभग शून्य होत आउटपुट HIGH अथवा LOW किसी भी अवस्था में हों।

3.12.2.1 CMOS इनवर्टर

नीचे चित्र में CMOS इनवर्टर को दर्शाया गया है।

जब इनपुट V_i LOW होगा तब ट्रांजिस्टर $Q_1\,\mathrm{OFF}$ होगा तथा Q_2 , ON होगा जिससे आउटपुट HIGH




Vi	Q_1	Q_2	Output
0V (logic 0)	OFF	ON	V _{DD} (logic l
V _{DD} (logic 1)	ON	OFF	OV (logic 0


(b) Summary of operation

चित्र : 3.18 CMOS इनवर्टर तथा उसका ऑपरेशन

जब V_i HIGH होगा तब ट्रांजिस्टर Q_1 ON होगा तथा Q_2 OFF होगा जिससे आउटपुट LOW प्राप्त होगा। 69 22.2 CMOS NOR गेट

है नीचे चित्र में CMOS NOR गेट दर्शाया गया है-





चित्र : 3.19 CMOS, NOR गेट तथा तुल्यांक परिपय

- Q_1 तथा Q_2 p-channel MOSFET है जो सीरीज में कनेक्ट किए गए हैं तथा Q_3 और Q_4 n-channel MOSFET हैं जो समान्तर में कनेक्ट किए गए हैं।
- इनपुट A को Q_1 तथा Q_3 के गेट से जोड़ा गया है तथा इनपुट B को Q_2 तथा Q_4 के गेट से जोड़ा गया है।
- आउटपुट Y=1 तब प्राप्त होगा जब Q_1 तथा Q_2 ON हों तथा Q_3 और Q_4 OFF हों।
- आउटपुट Y=0 तब प्राप्त होगा जब Q_1 तथा Q_2 OFF हों तथा Q_3 और Q_4 ON हो।

A	В	Y
0	0	1
0	1	0
1	0	0
1	1	0
1		

40S के लाभ

- 1. पॉवर क्षय निम्न
- 2. Fan-Out उच्च (लगभग 50)
- 3. अधिक सप्लाई वोल्टेज पर ऑपरेट किया जा सकता है।
- 4. Packaging Density उच्च होती है जिससे CMOS युक्तियाँ बहुत कम स्थान (space) लेती है।

CMOS के दोष

- 1. प्रोपेगेशन डिले अधिक (लगभग 25 से 100 ns)
- 2. TTL से कम स्पीड

प्रश्नावली (Exercise)

निम्नलिखित में से किन्हीं दो तार्किक परिवारों के विवरण लिखिये-

(UPBTE 2008

- (a) TTL
- (b) ECL
- (c) MOS Logic
- बाइपोलर तथा यूनिपोलर से क्या तात्पर्य है?
- बाइपोलर परिवार को सुचीबद्ध कीजिए।
- डिजिटल IC की कैरेक्टरस्टिक्स को लिखिए। 4.
- निम्न पर टिप्पणी लिखिए-
 - (a) Speed of Operation
 - (b) Power dissipation
 - (c) Fan In तथा Fan Out
 - (d) Noise Immunity
- RTL से क्या समझते हैं? विवेचना कीजिए।
- DTL को व्याख्या कीजिए।
- DCTL को समझाते हुए टिप्पणी लिखिए।
- ITL को समझाते हुए IIL इनवर्टर की व्याख्या कीजिए।
- 10. HTL परिपथ को NAND गेट की भाँति व्यवहार करते हुए समझाइये।
- 11. TTL की व्याख्या कीजिए। Totem Pole Output स्टेज से क्या अभिप्राय है?
- TTL सबफैमिली के विभिन्न सदस्यों को लिखिए।
- 13. ECL को समझाते हुए उसके गुण तथा दोषों की व्याख्या कीजिए।
- 14. MOSFET सर्किट से क्या अभिप्राय है? व्याख्या कीजिए।
- 15. CMOS तथा NMOS को समझाइये।

बहविकल्पीय प्रश्न

- निम्न में कौन सी बाइपोलर टेक्नालोजी डिजिटल IC में अधिकतम प्रयोग की जाती है? (b) TTL
 - (c) ECL
- (d) इनमें से कोई नहीं 2. निम्न में यूनिपोलर डिवाइस है—
 - (a) NMOS
- (b) RTL
- (c) TTL

(UPBTE 2015

लुक परिवार

Study Power Point

हाँजिक परिवार में किसकी गति अधिकतम होती है? (a) TTL (b) ECL

DTL सर्किट निम्न की तरह कार्य करता है_ (a) AND (b) OR

5 HTL का पूरा नाम है-

(a) High Transistor Logic

(c) High Transistor Level

(c) NMOS

(d) RTL

(c) NAND

(d) NOT

(b) High Threshold Logic

(d) High Threshold Level

उत्तर (Answers)

1. (b), 2. (a), 3. (b), 4. (c), 5. (b).

71

Study Power Point डिस्प्ले युक्तियाँ, बाइनरी एउ सिकिट एनकोडर्स, डिकोडर्स वश मल्टीप्लैक्सर्स, डिमल्टीप्लैक्सर्

अध्याय

(Display Devices, Binary Adder Circuit Encoders, Decoders and Multiplexers Demultiplexers)


डिजिटल डिस्प्ले युक्तियाँ (Digital Display Devices) 4.1

(UPBTE 2012)

- 🕸 डिजिटल सर्किट के इनपुट एवं आउटपुट, बाइनरी डिजिट के कोड में होते हैं। ये बाइनरी डिजिट के कोड हमें 🕿 (letters) तथा आंकिक संख्या (numericals) के रूप में डिस्प्ले किये जाते हैं, जिन्हें डिजिटल डिस्प्ले प्रक (digital display devices) कहते हैं।
- डिजिटल डिस्प्ले युक्तियाँ दो प्रकार की होती हैं— 1. प्लेनर (Planar)
- 2. नान-प्लेनर (Non-planar)
- प्लेनर यूनिट में सभी कैरेक्टर्स एक तल (same plane) में होते हैं, जबिक नान-प्लेनर यूनिट में सभी कैरेक्टर्स विभन तलों में होते हैं।
- प्लेनर डिस्प्ले यूनिट प्रकाशित सेगमेन्टल (illuminated segmental) अथवा डॉट मैट्क्स (dot matrix) क
- प्लेनर डिस्प्ले युक्तियाँ हैं—7-सेगमेन्टल डिस्प्ले, 14-सेगमेन्टल डिस्प्ले, 3×5 डॉट मैट्क्सि, 5×7 डॉट मैट्क्स
- नॉन-प्लेनर डिस्प्ले यूनिट प्राय: गैसीय डिस्चार्ज पर आधारित होती हैं।
- निक्सी द्युव (Nixie tube) एक नॉन-प्लेनर डिस्प्ले युनिट है।


प्रकाश उत्सर्जक डायोड (Light Emitting Diode) 4.2

- LED एक प्रकार का डायोड है जो फॉरवर्ड बायस (forward bias) में प्रकाश उत्सर्जित करता है।
- LED सिलिकॉन तथा जमेंनियम से न बनकर गैलियम, आर्सेनिक तथा फॉस्फोरस से मिलकर बना होता है।
- जब LED गैलियम आर्सेनाइड की सहायता से बना होता है तब लाल रंग उत्सर्जित करता है तथा जब गैलियम करिया से बना होता है तब हरा (green) रंग उत्सर्जित करता है।



प्रवित्तयाँ, बाइनरी एडर सर्किट, एनकोडर्स डिकोडर्स, मल्डीलेक्सर्स तथा डिमल्टीप्लैक्सर्स

- LED का प्रयोग डिजिटल डिस्प्ले गुक्तियों जैसे 7-सेगमेन्टल डिस्प्ले, 14-संगमेन्टल डिस्प्ले अथवा डॉट मैट्रिक्स डिस्प्ले में होता है।
- LED को नीचे चित्र में दिए गए सर्किट की भाँति संयोजित किया जाता है। इस सर्किट में LED को ट्रांजिस्टर के कलेक्टर टर्मिनल में प्रतिरोध R के श्रेणी क्रम में संयोजित किया जाता है।
- जब ट्रांजिस्टर का बेस इनपुट (V_B) = 0 (LOW) होता है, ट्रांजिस्टर ऑफ होता है जिससे LED की थ्रो धारा नहीं प्रवाहित होती है।
- जब ट्रांजिस्टर का बेस इनपुट $(V_B)=1$ (HIGH) होता है तो ट्रांजिस्टर सैचुरेशन (saturation) अवस्था में होता है जिससे LED में धारा प्रवाहित होने से प्रकाश उत्सर्जित होता है।
- सामान्यत: LED को बनाने के लिए जमेंनियम तथा सिलिकॉन का प्रयोग नहीं किया जाता है क्योंकि इन सेमीकण्डक्टरों से बने जंक्शन पर एनर्जी हीट के रूप में अधिक तथा लाइट के रूप में कम डिसीपेट होती है।



- जब LED फॉरवर्ड बायस में होता है, उससे प्रकाश उत्सर्जित होता है। यह क्रिया डायोड में PN जंक्शन के समीप मुक्त इलेक्टॉन तथा होल्स के रिकॉम्बिनेशन के कारण होती है।
- LED डिस्प्ले डिवाइसेस में सबसे महत्वपूर्ण युक्ति है।
- LED की प्रचालन वोल्टवा 1.2 volt तथा घारा 20 mA है। अधिक विद्युत खपत के कारण बड़े प्रदर्शन युक्तियों में इनका उपयोग नहीं किया जाता है। अत: ऐसी आवश्यकता की पूर्ति के लिए गैसयुक्त प्लाज्मा उपयोग में लाए जाते हैं। इनको विद्युत खपत साधारण 'LED की अपेक्षा कम होती है।

LED के लाभ

- ED के विभिन्न लाभ हैं—
 - 1. कम वोल्टेज (1 या 2 V) तथा कम करेन्ट (5-20 mA)
 - 2. कम पॉवर कनज्यूम करना (10-150 mW)
 - 3. ऑन-ऑफ स्विचिंग फास्ट
 - 4. अधिक जीवन TTL (20 साल से ज्यादा)
 - 5. तीव्र गति से काम करना


LED के दोष

- 1. LCD की अपेक्षा अधिक पॉवर व्यय (power loss)।
- 2. LCD की अपेक्षा अधिक कीमत (महँगा)। 3. तीव्र प्रकाश में LED का प्रकाश आसानी से दिखाई नहीं देता।

द्रव क्रिस्टल हिस्प्ले (Liquid Crystal Display)

LED की भाँति ही LCD का उपयोग अक्षरों एवं अंकों को डिस्प्ले करने में किया जाता है।

- LCD में LED की अपेक्षा पाँवर लाँस (power loss) कम होता है। अत: LCD को उस स्थान पर प्रयोग किया के सकता है जहाँ Power Loss की समस्या हो । जैसे—कैलकुलेटर, डिजिटल घड़ियाँ इत्यादि।
- LCD तीव्र प्रकाश (bright light) में और अधिक चमकते हैं, जबिक LED प्रकाश तीव्र प्रकाश में आसानी से दिख्य नहीं देता है।
- LCD का जीवन काल (life time) कम होता है तथा इन्हें सिर्किट्स में प्रयोग करना कठिन होता है।
- \$ LCD, AC वोल्टेज द्वारा प्रचालित होते हैं जिसकी आवृत्ति 30 Hz से 1000 Hz (1 kHz) के मध्य होती है।
- ⊕ LCD दो प्रकार के होते हैं—
 - 1. डायनेमिक स्कैटरिंग टाइप (Dynamic scattering type)
 - 2. फील्ड इफेक्ट टाइप (Field effect type)
- डायनेमिक स्कैटरिंग टाइप LCD में दो ग्लास शीटों के मध्य में द्रव क्रिस्टल की एक परत होती है।
- ग्लास शीटों में अन्दर की तरफ ट्रान्सपेरेन्ट कनडिक्टव कोटिंग की जाती है जो इलेक्ट्रोड (electrodes) का काम करते हैं।
- डायनेमिक स्कैटरिंग टाइप LCD में प्रयुक्त किए जाने वाला द्रव क्रिस्टल पदार्थ ऐसा आगेनिक कम्पाउण्ड (organic compound) होता है जो द्रव अवस्था में होने पर प्रकाशीय गुण प्रदर्शित करता है।
- जब सेल के टर्मिनल पर विद्युतवाहक बल प्रयुक्त किया जाता है तब विद्युत क्षेत्र के प्रभाव से उत्पन्न परमाणुवीय स्कैटिंग के कारण प्रकाश सभी दिशाओं में scatter हो जाता है तथा LCD सेल चमकने लगता है। यह प्रक्रिया डायनेमिक स्कैटिरिंग कहलाती है।
- ॐ फील्ड इफेक्ट टाइप LCD सेल की संरचना डायनेमिक स्कैटरिंग टाइप से जटिल होती है।
- फील्ड इफेक्ट डिस्प्ले में डायनेमिक स्कैटरिंग डिस्प्ले की अपेक्षा पॉवर लॉस (power loss) कम होता है तथा इसका प्रचालन वोल्टेज भी कम होता है।



चित्र : 4.3 Liquid Crystal Display

- LCD का उपयोग उन सभी कार्यों के लिए होता है जहाँ LED का उपयोग होता है।
- िलिक्वड क्रिस्टल प्रकाश परावर्तक अथवा ट्रांसमीटर होते हैं। इसलिए बहुत कम विद्युत शक्ति व्यय करते हैं।
- LCD में जब दिष्ट धारा का उपयोग किया जाता है तब इनका जीवन काल कम होता है। इसलिए इन्हें 500 Hz से कम आवृत्ति की A.C. पर प्रयोग किया जाता है।

LCD के लाभ

- 1. LCD में शक्ति व्यय कम होता है।
- 2. LED की अपेक्षा LCD सस्ते होते हैं।

युक्तियाँ, बाइनरी एडर सर्किट, एनकोडर्स डिकोडर्स, मल्टीप्लैक्सर्स तथा डिमल्टीप्लैक्सर्स Study Power Point


LCD के दोव

75

1. Turn-on तथा Turn-off समय अधिक होता है जिससे ये युक्तियाँ प्रचालन में सुस्त होती है। 2. DC सप्लाई पर प्रयोग करने पर ये शीघ्र खराब हो जाते हैं, अत: इन्हें AC सप्लाई पर ही प्रयुक्त किया जाता है।

निक्सी ट्यूब डिस्प्ले (Nixie Tube Display) 4.4

- ित्रक्सी ट्यूब एक नान-प्लेनर युक्ति है जो प्रत्येक अंक को डिस्प्ले कर सकती है।
- निक्सी ट्यूब में एक एनोड (anode) तथा विभिन्न कैशोड होते हैं।
- कैयोड का आकार डिस्प्ले करने वाले अंक एवं अक्षर के समान हो सकता है।
- निक्सी ट्यूब कैरेक्टर (अंक एवं अक्षर) तब तक पारदर्शी होते हैं जब तक उन्हें Activate न किया जाए!




चित्र : 4.4 निक्सी-ट्यब

- किसी कैथोड को ग्राउन्ड करने पर, उस कैथोड एवं एनोड के मध्य निऑन (neon) गैस आयनित हो जाती है।
- इस आयनन के कारण Anode एवं Cathode के मध्य एक चमक (glow) उत्पन्न होती है तथा इस Glow से इनपुट के अनुसार कोई विशेष अंक डिस्प्ले हो जाता है।

7-सेगमेन्ट डिस्प्ले (Seven Segment Display) 4.5


- १ 7-सेगमेन्ट डिस्प्ले में 7 LEDs a, b, c, d, e, f तथा g प्रयुक्त किए जाते हैं।
- LED फॉरवर्ड वायस में प्रकाश उत्सर्जित करता है। अत: विभिन्न LEDs को फॉरवर्ड वायस में कर 0 से 9 तक कोई अंक डिस्प्ले कर सकते हैं।
- उदाहरणत: 8 को डिस्प्ले करने के लिए a,b,c,d,e,f तथा g सभी को प्रकाशित किया जाता है तथा 0 को डिस्प्ले करने के लिए $a,\,b,\,c,\,d,\,e$ तथा f को प्रकाशित किया जाता है।
- कॉमन एनोड 7-सेगमेन्ट डिस्प्ले में LED तथा ग्राउन्ड के मध्य एक घारा सीमित करने के लिए प्रतिरोध लगाया जाता है। प्रतिरोध के मान द्वारा LED में प्रवाहित होने वाली धारा निश्चित होती है।



Note: Each segment (a to g and dp) is a LED in the shape of the segment


Standard form of seven segment display

चित्र : 4.5




चित्र : 4.6 Various digits displayed with seven segment display

- 7-सेगमेन्ट डिस्प्ले दो प्रकार के होते हैं—
 - 1. कॉमन एनोड टाइप (Common Anode Type)
 - 2. कॉमन कैथोड टाइप (Common Cathode Type)
- कॉमन एनोड तथा कॉमन कैथोड 7-सेगमेन्ट डिस्प्ले को क्रमश: चित्र 4.7 तथा 4.8 में प्रदर्शित किया गया है।
- कॉमन एनोड टाइप में सभी LEDs के एनोड को परस्पर संयोजित करके एक टर्मिनल को बाहर निकालते हैं, जबीक कॉमन कैथोड टाइप में सभी LEDs के कैथोड एक साथ संयोजित रहते हैं।




चित्र : 4.7 Common Anode LED Display



चित्र : 4.8 Common Cathode LED Display

14 सेगमेन्ट हिस्प्ले (Fourteen Segment Display)


14-सेगमेन्ट डिस्प्ले का प्रयोग गणितीय अंकों तथा अक्षरों दोनों को डिस्प्ले करने में होता है।



14-सेगमेन्ट डिस्प्ले में 14 LED अवस्थित किये जाते हैं। इनमें से विभिन्न आवश्यक डिस्प्ले युक्तियों को एक्टिव करके हम वांछित अंक (0 से 9 तक कोई भी) अथवा अक्षर (A से Z तक कोई भी) प्राप्त कर सकते हैं।

डॉट मेट्रिक्स डिस्प्ले (Dot Matrix Display) 4.7

- डॉट मेट्रिक्स डिस्प्ले में LEDs अथवा LCDs को मेट्रिक्स के फॉर्म में व्यवस्थित करते हैं तथा अंकों एवं अक्षरों को डॉट मेट्रिक्स के रूप में डिस्प्ले करते हैं।
- नीचे चित्र में 3×5 डॉट मेट्रिक्स, 5×7 डॉट मेट्रिक्स तथा 27 डॉट मेट्रिक्स डिस्प्ले की व्यवस्था को दर्शाया गया है।
- Dot matrix Display में हम एक कॉलम से अधिक पर वोल्टेज प्रयुक्त कर तथा एक से अधिक रो (row) को गाउन्ड कर कोई भी डेसीमल अंक अथवा अक्षर डिस्प्ले कर सकते हैं।



बाइनरी एडर सर्किट (Binary Adder Circuits) 4.8


डिजिटल कम्प्यूटर द्वारा बाइनरी संख्याओं को जोड़ना, डिजिटल कम्प्यूटर का एक महत्वपूर्ण ऑपरेशन है।

- बाइनरी एडर को दो भागों में बाँटा गया है—
 - 1. हाफ एडर (Half adder)
 - 2. फुल एडर (Full adder)


4.8.1 हाफ एडर (Half Adder)

(UPBTE 2012, 13, 14, 16

- 🕸 हाफ एडर एक कॉम्बिनेशनल (combinational) लॉजिक सर्किट है जिसके दो इनपुट तथा दो आउटपुट होते हैं।
- 🕸 हाफ एडर दो सिंगल बिट संख्याओं को जोड़ता है जिसके दो आउटपुट मिलते हैं—''सम'' (sum) तथ है। (carry)।
- 🕸 दो बाइनरी संख्याओं A तथा B के लिए हाफ एडर का ब्लॉक डायग्राम नीचे दर्शाया गया है।
- हाफ एडर सर्किट में एक Ex-OR गेट तथा दूसरा AND गेट प्रयुक्त किया गया है।



चित्र : 4.11 Block diagram of Half Adder



चित्र : 4.12 Half Adder Circuit

- 🕸 Ex-OR गेट की आउटपुट इनपुट संख्याओं का योग होता है तथा AND गेट का आउटपुट योग में प्राप्त कैरी (carry) होती है।
- Ex-OR के प्रचालन से योग (sum)

$$S = A\overline{B} + B\overline{A}$$

AND गेट के प्रचालन से कैरी (carry)

$$C = AB$$


हॉफ एडर द्वारा बाइनरी संख्याओं को जोड़ने के नियम से सत्य तालिका—


Inputs		Out	puts
A	В	Sum	Carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

प्रवित्तयाँ, बाइनरी एडर सर्किट, एनकोडर्स डिकोडर्स, मल्टीप्लैक्सर्स तथा डिमल्टीप्लैक्सर्स

तालिका से स्पष्ट है कि Ex-OR गेट केवल तब HIGH आउटपुट देता है जब दोनों इनपुट में से कोई एक HIGH हो तथा AND गेट का आउटपुट तब HIGH आउटपुट देता है जब दोनों इनपुट में हे हिंदे फूल एडर (Full Adder)


- हु पुरा एडर में केवल दो इनपुट टर्मिनल होते हैं, अतः यह केवल दो बाइनरी संख्या को जोड़ता है।
 - हाफ एडर की इस कमी को पूरा करने के लिए तथा दो से अधिक बाइनरी संख्याओं को जोड़ने के लिए फुल एडर का विकास
- ु फुल एडर सर्किट एक कॉम्बिनेशनल लॉजिक सर्किट हैं जिसमें तीन इनपुट टर्मिनल होते हैं तथा दो आउटपुट टर्मिनल होते






चित्र : 4.14 Full adder using half adders

- फुल एडर दो हाफ एडर की सहायता से बनाया जाता है जिसका चित्र ऊपर दर्शाया गया है।
- 🕏 फुल एडर द्वारा बाइनरी संख्याओं को जोड़ने के लिए सत्य तालिका चित्र 4.16 में दिखाया गया है।
- सत्य तालिका से स्पष्ट है कि Ex-OR गेट को ड्राइव करने वाली इनपुट में 1s की संख्या Odd है, तब आउटपुट Sum भी High प्राप्त होगी तथा जब ABC में से दो या उससे अधिक इनपुट High होगी तब Carry High होती है।





ullet Full Adder दो से अधिक बाइनरी बिट को जोड़ता है। चित्र में तीन इनपुट A,B तथा C_{in} को दिखाया गया है। कि के दो आउटपुट हैं—Sum तथा Carry। दूसरी आउटपुट कैरी कहलाती है क्योंकि इसे अगले उच्च क्रम के कॉल प्रयोग करते हैं।

 $Sum(S) = A \oplus B \oplus Cin$

 $Carry(C_0) = AB + AC_{in} + BC_{in}$


Inputs			Out	puts
A	В	Cin	Sum	Carry
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

एन्कोडर्स (Encoders) 4.9

एन्कोडर एक कॉम्बिनेशनल लॉजिक सर्किट है जो प्रत्येक इनपुट सिग्नल को एक विशेष बाइनरी कोड (जैसे की नम्बर, BCD etc.) के आउटपुट सिग्नल में परिवर्तित करता है।

एक एन्कोडर में "n" नम्बर की इनपुट लाइन तथा "m" नम्बर की आउटपुट लाइनें होती हैं।


प्रवित्तयाँ, बाइनरा एडर साकट, एनकोडर्स डिकोडर्स, जल्टीप्लैक्सर्स तथा डिमल्टीप्लैक्सर्स



- एन्कोडर इनपुट पर "n" नम्बर की डिजिटल वर्ड को एक्सेप्ट करता है तथा उसे बदल कर "m" बिट की डिजिटल वर्ड
- Encoder एक ऐसा लॉजिक परिपथ है जिसमें एक से अधिक इनपुट लाइनें तथा आवश्यक संख्या युक्त आउटपुट लाइनें होती हैं। परन्तु एक समय में केवल एक इनपुट लाइन ही Active होती है।
- Encoder प्रत्येक इनपुट सिग्नल को एक विशेष बाइनरी कोड (जैसे—Binary Number, BCD code, Excess-3 code) में से एक की उचित संख्या में परिवर्तित करता है।

19.1 एन्कोडर के प्रकार (Types of Encoders)

- ए-कोडर को निम्नलिखित प्रकार से बाँटा गया है—
 - 1. प्रायोरिटी एन्कोडर (Priority Encoder)
 - 2. डेसिमल से BCD एन्कोडर (Decimal to BCD Encoder)
 - 3. ऑक्टल से बाइनरी एन्कोडर (Octal to Binary Encoder)
 - 4. हेक्साडेसिमल से बाइनरी एन्कोडर (Hexadecimal to Binary Encoder)
- Priority Encoder में इनपुट लाइन को Priority दी जाती है। यदि दो या दो से अधिक लाइन एक समय पर "1" है तो अधिक Priority वाली इनपुट लाइन को कन्सीडर किया जाएगा।
- 🔋 डेसिमल से BCD Encoder को 10:4 Encoder भी कहते हैं।




- IC 74147 Decimal से BCD Encoder का उदाहरण है जो नीचे चित्र में दर्शाया गया है। ऑक्टल से बाइनरी एन्कोडर में 8-इनपुट लाइनें होती हैं तथा 3-आउटपुट लाइनें होती हैं।
- IC 74148 एक ऑक्टल से बाइनरी एन्कोडर है।
- हैक्साडेसिमल से बाइनरी एन्कोडर दो ऑक्टल से बाइनरी एन्कोडर को मिलाकर बनाया जाता है।
- दोनों ऑक्टल से बाइनरी एन्कोडर के आउटपुट को 2:1 मल्टीप्लेक्सर को देने पर हेक्साडेसिमल से बाइनरी एन्कोडर प्राप्त होता है।

डिकोडर्स (Decoders) 4.10

(UPBTE 20)

- डिकोडर एक कॉम्बिनेशनल सर्किट है जो n-बिट् बाइनरी सूचना को 2^n आउटपुट लाइन में परिवर्तित करता \sharp
- उदहारणतः यदि डिकोडर के इनपुट में दो बाइनरी लाइनें हैं तब डिकोडर की आउटपुट पर चार आउटपुट लाइने



चित्र : 4.19 Block Diagram of 2 Line to 4 Line Decoder

2:4 लाइन डिकोडर के लिए A तथा B दो इनपुट लाइने हैं तथा D_0 , D_1 , D_2 तथा D_3 आउटपुट हैं।

	In	puts		Outputs		Prori
	A	В	D_0	$D_{\underline{1}}$	D_2	D_3
	0	0	1	0	0	0
ŀ	0	1	0	1	0	0
ŀ	1	0	0	0	1	0
L	1	1	0	0	0	1

चित्र : 4.20 Truth Table of 2 Line to 4 Line Decoder

डिकोडर के चारों आउटपुट के लिए बुलियन एक्सप्रेशन


$$D_0 = \overline{A} \ \overline{B}$$

$$D_1 = \overline{A} \ B$$

$$D_2 = A \ \overline{B}$$

$$D_3 = A \ B$$

2 से 4 लाइन डिकोडर का लॉजिक डायग्राम-



चित्र 4.21 : 2 to 4 Line Decoder

युक्तियाँ, बाइनरी एडर सर्किट, एनकोडर्स डिकोडर्स, मल्टीप्लैक्सर्स तथा डिमल्टीप्लैक्सर्स

1C 74138 एक 3:8 डिकोडर है जिसमें इनपुट में 3 लाइन तथा आउटपुट की तरफ 8 लाइनें होती हैं। इस प्रकार 4:16 डिकाडर डिजिटल प्रणाली में डिकोडर बाइनरी सन्देश को डेसीमल अथवा अन्य नम्बर प्रणाली में परिवर्तित करता है।

इसका उपयोग डिजिटल परिपथों में डाटा प्रवेश कराने के लिए तथा डाटा बाहर लाने के लिए किया जाता है।

2. लॉजिक डिकोडर।

मल्टीप्लेक्सर (Multiplexers) 4.11


(UPBTE 2013, 15, 16)


मल्टीप्लेक्सर एक विशेष कॉम्बिनेशनल सर्किट है जिसमें अनेक इनपुट तथा केवल एक आउटपुट होता है।

मल्टीप्लेक्सर एक डिजिटल सर्किट है जो केवल "n" इनपुट में से एक को सेलेक्ट कर आउटपुट पर देता है।

"n" इनपुट को सेलेक्ट करने के लिए हमे "m" सेलेक्ट लाइन की आवश्यकता होती है, जहाँ $2^m = n$.

E को एनेबल इनपुट (enable input) कहते हैं जो कैसकेडिंग (cascading) के लिए आवश्यक है।





चित्र : 4.22.1 An Equivalent Circuit

मल्टीप्लेक्सर डिजिटल सर्किट की विश्वसनीयता को बढ़ा देता है, क्योंकि यह आउटपुट पर कनेक्शन को कम कर देता

है।

Multiplexer का अर्थ है बहुत-से इनपुटों में से एक को सेलेक्ट करना।

Multiplexer चिप को Enable/Disable करने के लिए प्राय: चिप में एक Enable पिन होती है जोिक प्राय: ${
m Low}$ सिक्रय होती है, अर्थात् E=0 अवस्था में होने पर ${
m Multiplexer}$ चिप पर वांछित प्रचालन करती है।

ष्टीप्लेक्सर के गुण

1. वायर (wire) की संख्या को घटा देता है।


2. वायर (wire) की संख्या घटाने से सर्किट अधिक जटिल नहीं होता है।

3. मल्टीप्लेक्सर की सहायता से हम विभिन्न कॉम्बिनेशनल सर्किट बना सकते हैं।

4.11.1 मल्टीप्लेक्सर के प्रकार (Types of Multiplexer)

मल्टीप्लेक्सर के प्रकार हैं-

- 1. 2:1 मल्टीप्लेक्सर
- 2. 4:1 मल्टीप्लेक्सर
- 3. 8:1 मल्टीप्लेक्सर
- 4. 16: 1 मल्टीप्लेक्सर
- 2:1 मल्टीप्लेक्सर में दो इनपुट, एक सेलेक्ट इनपुट तथा एक एनेबल (enable) इनपुट होता है। आउटपुट पा हां




चित्र: 4.23 2: 1 मल्टीप्लेक्सर

केवल एक आउटपुट प्राप्त होता है।

2 : 1 Multiplexer में आउटपुट Y = 1 केवल दो अवस्थाओं में होगा।

অৰ
$$Y = E \overline{S} D_0 + E S D_1$$
$$Y = E (\overline{S} D_0 + S D_1)$$

🤀 गेट्स की सहायता से 2:1 मल्टीप्लेक्सर का चित्र



चित्र : 4.24 Realization of 2 : 1 MUX using gates


- ② 2 : 1 मल्टीप्लेक्सर की भाँति 4 : 1 मल्टीप्लेक्सर में 4 डाटा इनपुट 2 सेलेक्ट लाइन तथा एक आउटपुट होता है।
- 4: 1 मल्टीप्लेक्सर में हमें आउटपुट तब High प्राप्त होगा जब सेलेक्ट इनुपट 1 होगा।

85


वृत्तियाँ, बाइनरी एडर सर्किट, एनकोडर्स डिकोडर्स, मल्टीप्लैक्सर्स न्सर्स

Select inputs	निया डिमल्टीप्लैट
01	Output Y
0 0	-
0 1	D_0
1 0	D_1
1	D_2 D_3

चित्र : 4.25.1



चित्र : 4.25.2 Realization of 4 : 1 multiplexer using basic gates




चित्र : 4.25.3 8 : 1 multiplexer

Enable	Se	Select inputs		
0	S_2	S_1	S_0	Y
1	x	x	x	0
1	0	0	0	D_0
1	0	0	1	D_1
1	0	1	0	D_2
1	0	1	1	D_3
1	1	0	0	D_4
1	1	0	1	D_5
1	1	1	0	D_6
1	1	1	1	D_{2}
1	1	mouth tab	lo.	

4.12 हिमल्टीप्लेक्सर (Demultiplexers)

(UPBTE 2013, 15)

- डिमल्टीप्लेक्सर एक कॉम्बिनेशनल सर्किट है।
- इमल्टीप्लेक्सर में एक इनपुट तथा अनेक आउटपुट होते हैं।
- डिमल्टीप्लेक्सर मल्टीप्लेक्सर के विपरीत ऑपरेशन को परफॉर्म (perform) करता है।
- एक डिमल्टीप्लेक्सर में 1 इनपुट "n" आउटपुट तथा m सेलेक्ट इनपुट होते है जो नीचे चित्र में दर्शाये गये हैं।




- एनेबल इनपुट (enable input) डिमल्टीप्लेक्सर को एनेबल (enable) करने का कार्य करता है।
- इमिल्टीप्लेक्सर के "n" आउटपुट तथा "m" सेलेक्ट इनपुट के मध्य n = 2 m का सम्बन्ध होता हैं।
- Demultiplexer सर्किट की प्रक्रिया प्राय: multiplexer सर्किट के विपरीत होती है।
- Demultiplexer में multiplexer की भाँति कुछ कन्ट्रोल इनपुट टर्मिनल होते हैं जिन पर विभिन्न बाइनरी बिटों के काँम्बिनेशन प्रयुक्त करके आउटपुट की वांछित लाइन पर डाटा प्राप्त कर सकते हैं।

4.12.1 डिमल्टीप्लेक्सर के प्रकार (Types of Demultiplexer)


डिमल्टीप्लेक्सर के निम्न प्रकार हैं-

1. 1: 2 डिमल्टीप्लेक्सर

2. 1: 4 डिमल्टीप्लेक्सर



থিস : 4.27 Block Diagram of 1 : 4 Demultiplexer



प्रवित्याँ, बाइनरी एडर सर्किट, एनकोडर्स डिकोडर्स, मर्ल्टीप्लैक्सर्स तथा हिमल्टीप्लैक्सर्स

↓ 1:16 डिमल्टीप्लेक्सर

87

1: 2 डिमल्टीप्लेक्सर में 1 डाटा इनपुट, 1 सेलेक्ट इनपुट एवं एक आउटपुट होता है। 1:2 डिमल्टीप्लेक्सर की भाँति 1:4 में डिमल्टीप्लेक्सर 1 डेटा इनपुट, दो सेलेक्ट इनपुट तथा 4 आउटपुट होते हैं, जो

इस प्रकार 1 : 8 डिमल्टीप्लेक्सर में 1 डाटा इनपुट, 8 आउटपुट तथा 3 सेलेक्ट इनपुट होते हैं तथा 1 : 16 इस अवार इमिल्टीप्लेक्सर में 1 डाटा इनपुट, 16 आउटपुट तथा 4 सेलेक्ट इनपुट होते हैं। \$ IC 74138, IC 74139, IC 74154 तथा IC 74155 कुछ डिमल्टीप्लेक्सर ICs है।

मल्टीप्लेक्सर तथा डिमल्टीप्लेक्सर में तुलना 4.13 (Comparison of Multiplexer and Demultiplexer)

一番の	पैरामीटर	मल्टीप्लेक्सर	डिमल्टीप्लेक्सर	
1.	लॉजिक सर्किट	कॉम्बिनेशनल	कॉम्बिनेशनल	
2.	डाटा इनपुट की संख्या	n	1	
3.	सेलेक्ट इनपुट की संख्या	m	m	
4.	हाटा आउटपुट की संख्या	1	n	
5,	इनपुट/आउटपुट लाइन तथा सेलेक्ट लाइन में सम्बन्ध	$n = 2^m$	$n = 2^m$	
6.	ऑपरेशन सिद्धान्त	Many to 1 या डेटा सेलेक्टर (Data Selector)	1 to Many या डाटा डिस्ट्रीब्यूटर (Data Distributor)	
7.	एप्लीकेशन	टाइम डिविजन मल्टीप्लेक्सिंग (TDM) में सेन्डिंग (Sending) End पर	TDM में Receiving End पर	

प्रश्नावली (Exercise)

(UPBTE 2012, 16)

णि जोड़क (full adder) परिपथ, उसकी सत्य तालिका एवं कार्य के बारे में विस्तार से समझाइये। (UPBTE 2011)

	उत्तर (А	Answers)	
	(a) 1 (b) 2	(c) 3	(d) 4
	(c) Liquid Crystal Display 4:1 MUX में कितने select इनपुट होंगे?	(d) Line Crystal Dis	play
	(a) Liquid Crystal Device	(b) Line Crystal De	
4.	LCD प्रदर्शित करता है—		
	(a) 4 (b) 5	(c) 2	(d) 1
3.	Full Adder में आउटपुट की संख्या होती है—	(c) 2	(d) 1
-	(a) 0 (b) 3	(a) 0	
2	(a) Forward (b) Reverse Half Adder में कम से कम इनपुट होंगे—	(c) दोनों	(d) इनमें से कोई नहीं
1	LED किस बायस में कार्य करता है?		
~	वेकल्पीय प्रश्न		
6.	Demultiplexers का सचित्र वर्णन कीजिये।		(UPBTE 2013, 1
5.	मल्टीप्लेक्सर तथा डिमल्टीप्लेक्सर में अन्तर स्पष्ट कीजिये।		(UPBTE 2013, 1
14.	Decoder का वर्णन कीजिये।		
	Encoder से आप क्या समझते हैं?		,
	Digital निकाय में Encoder तथा Decoder के कार्यो	िको समझाइये।	(UPBTE 201)
	Multiplexers पर एक टिप्पणी लिखिये?		(UPBTE 2013, 15, 1
10.	. Liquid Crystal display पर एक संक्षिप्त टिप्पणी लि	तिखये।	
	को भी बनाइये।		
9	मल्टीप्लेक्सर का कार्य समझाइये। एक 2 line -to- 1 lin	e मल्टीप्लेक्सर का लॉजिक	परिपथ बनाइये तथा सत्य-तांक
8.	परिपथ बनाइये।		and d
7.	Cathoda 7 A	गमैन्ट में अन्तर स्पष्ट कीजि	ए। प्रत्येक का उपयोग बताले -
6.			
5.	 	14-Segment का भी वर्ण	न करें।
4.	डिजिटल परिपद्यों में डिस्प्ल के लिय प्रयोग की जान जान LEDs तथा LCDs में अन्तर स्पष्ट कीजिए तथा उनकी	संरचना दीजिए।	
3.	Full Adder का सर्किट दो Half Adder से बनाएँ एवं व डिजिटल परिपद्यों में डिस्प्ले के लिये प्रयोग की जाने वाली	चित्रयों का विस्तारपर्वक व	वर्णन कीजिए।
	से बनाएँ एवं	मत्यापित टेबिल लिखें।	(UPBTE 2011

अध्याय

फ़्लिप फ़्लॉप (Flip-Flops)


कॉम्बिनेशनल तथा सिक्वैन्शियल सर्किट 5.1 (Combinational and Sequential Circuits)

5.1.1 कॉम्बिनेशनल सर्किट्स

- कॉम्बिनेशनल सर्किट में फीडबैक का उपयोग नहीं होता है। अत: इसकी आउटपुट केवल वर्तमान के इनपुट पर निर्भर करती है।
- कॉम्बिनेशनल सर्किट में मेमोरी नहीं होती है, अत: इसका प्रीवियस स्टेट वर्तमान स्टेट पर कोई प्रभाव नहीं डालता है।
- 🔞 पाँच वेसिक गेट्स AND, OR, NOT, NAND तथा NOR कॉम्बिनेशनल सर्किट के उदाहरण हैं।
- ADDER तथा SUBTRACTOR भी इसके उदाहरण हैं।

5.1.2 सिक्वेन्शियल **सर्किट**

सिक्वैन्शियल सर्किट में फीडबैक का उपयोग होता है। अत: इसकी आउटपुट वर्तमान के इनुपट के साथ-साथ आउटपुट को वर्तमान अवस्था (present state) पर भी निर्भर करती है, जो इनपुट में फीडबैक की जाती है।




- इस प्रकार हम कह सकते हैं कि सिक्वैन्शियल सर्किट में मेमारी होती है।
- Flip-Flops, Shift Registers तथा Counters सभी सिक्वैन्शियल सर्किट के उदाहरण हैं।

5.2 फ्लिप-फ्लॉप (Flip-Flop)

(UPBTE 2014)

- फ्लिप-फ्लॉप एक बेसिक डिजिटल मेमोरी परिपथ है।
- 🕯 इसकी दो अवस्थाएँ होती हैं—लॉजिक 0 स्टेट तथा लॉजिक 1 स्टेट।

⊕ फिलप-फ्लॉप को डिजाइन करने के लिए NAND तथा NOR गेटों का उपयोग किया जाता है।




चित्र : 5.2 Cross coupled Inverter

- अपर चित्र में NAND गेट की सहायता से फ्लिप-फ्लॉप की डिजाइन को दर्शाया गया है।
- यहाँ दोनों NAND गेट इनवर्टर की भाँति कार्य कर रहे हैं। अत: इसे क्रॉस कपल्ड इनवर्टर (cross coupled invertor) भी कहते हैं।
- ♥ चित्र में गेट 1 का आउटपुट गेट 2 के इनपुट में तथा गेट 2 का आउटपुट गेट 1 के इनपुट में जोड़ा गया है।
- क्रॉस कपल्ड इनवर्टर सूचनाओं को लॉक करने या लैच करने में सक्षम है, अत: इस सिकट को लैच (latch) भी कही
 हैं।
- लैच एक बाइस्टेबल एलीमेन्ट है जिसके दो स्टेबल स्टेट होते हैं।

5.3 क्लॉक सिग्नल (Clock Signal)

क्लॉक एक रैक्टेंगुलर सिग्नल होता है जो कि चित्र में दर्शाया गया है।



चित्र : 5.3 क्लॉक सिम्नल

- क्लॉक सिग्नल प्रत्येक T second बाद खुद को दोहराता है। अधिकांश फ्लिप-फ्लॉप क्लॉक टाइप (clock type)
 होते हैं जिनकी अवस्था एक नियत दर पर परिवर्तित होती है।
- क्लॉक फ्लिप-फ्लॉप में अवस्था परिवर्तन केवल क्लॉक के द्वारा किया जाता है।
- कुछ परिस्थितियों में अवस्था परिवर्तन क्लॉक के चढ़ते सिरे (leading edge) तथा कुछ में उत्तरते सिरे (falling edge) पर होता है।
- $oldsymbol{arphi}$ यदि एक क्लॉक द्वारा उत्पन्न फिलप-फ्लॉप की निर्गत Q_n से इंगित की जाये तो अगले क्लॉक द्वारा उत्पन्न निर्गत Q_{n+1} द्वारा इंगित होगी।

क्ष-पत्नॉप


Study Power Point

S-R पिलप-पलॉप (S-R Flip-Flop)


91

चित्र में NOR गेट प्रयुक्त कर SR फिलप-फ्लॉप का परिपथ प्रदर्शित किया गया है।

वित्र प्राप्त क्या भित्र को क्रॉस कपल्ड करके जोड़ा गया है, इससे स्पष्ट है कि NOR गेट 1 का आउटपुट NOR गेट 2 के इनपुट के साथ तथा NOR गेट 2 का आउटपुट NOR गेट 1 के इनपुट के साथ जोड़ा गया है।



चित्र : 5.4 NOR गेट SR फ्लिप-फ्लॉप



चित्र : 5.5 Symbol of SR flip-flop

	- Sie Symbol of Sie Imp-Hop				
R	S	Q	Action		
0	0	Last value	No change		
0	1	1	Set		
1	0	0	Reset		
1	1	×	Prohibited State		

चित्र : 5.6 S-R फ्लिप-फ्लॉप की सत्य तालिका

Case 1. S = 0

ै चूँकि NOR इनपुट गेट के इनपुट पर 0 आउटपुट को प्रभावित नहीं करता, अत: फ्लिप-फ्लॉप अपनी पूर्व अवस्था में ही रहेगा अर्थात् आउटपुट Q पर कोई प्रभाव नहीं पड़ेगा।

 $C_{\mathrm{ase}}\ 2.\qquad R=0,$ S=1

चूँकि S=1, अतः NOR गेट 2 का आउटपुट $\overline{Q}=0$.

⁸ इससे NOR गेट 1 के दोनों इनपुट 0 हो जाएँगे।

 $^{\circ}$ NOR गेट 1 के दोनों इनपुट 0 होने से आउटपुट Q=1. क इस समय NOR गेट 2 के दोनों इनपुट 1 हो गए हैं, अतः आउटपुट $\overline{Q}=0$.

 $C_{ase 3}$. R=1,

q चूँकि R=1, अतः NOR 1 का आउटपुट Q=0.


- अब NOR-2 के दोनों इनपुट 0 हो जाएँगे।
- अतः NOR-2 का आउटपुट $\overline{Q}=1$.

Case 4. R=1,


- se 4. R=1, S=1जब S=R=1 होता है तब दोनों आउटपुट Q तथा \overline{Q} का मान 0 हो जाता है अर्थात् दोनों Low स्टेट में आ के जोकि फ्लिप-फ्लॉप की मूल भाषा के विपरीत हैं। णाक । पलप-पलाप का मूल मापा का प्रस्ता ए । प्राप्त प्रमुख का मूल मापा का प्रस्ता का प्रमुख का काम्प्रलीमेन्ट होना चाहिए। अतः R=S=1 कभी प्रयुक्त नहीं के । पिलप की आउटपुट Q दूसरी आउटपुट Q का कॉम्प्रलीमेन्ट होना चाहिए। अतः R=S=1 कभी प्रयुक्त नहीं के ।
- जब S=R=1 होता है तो इस स्थिति को RACE Condition कहते हैं। सकती है।

D फ्लिप-फ्लॉप (D Flip-Flop) 5.5

- RS फ्लिप-फ्लॉप में दो डाटा इनपुट R तथा S लाइन की आवश्यकता होती है।
- RS फ्लिप-फ्लॉप में HIGH बिट् को स्टोर करने के लिए, S इनपुट HIGH रखी जाती है तथा LOW बिट् को स्टो करने के लिए R इनपुट HIGH रखी जाती है। इस प्रकार फ्लिप-फ्लॉप के लिए दो सिग्नलों की आवश्यकता होती है।



- इसके अतिरिक्त R तथा S दोनों इनपुट के एक साथ HIGH होने की स्थिति मान्य नहीं है।
- यह दोष D फ्लिप-फ्लॉप में उत्पन्न नहीं होते हैं। D फ्लिप-फ्लॉप में केवल एक डाटा इनपुट की आवश्यकता होती है।



चित्र : 5.8 Symbol of D flip-flop

D-फ्लिप-फ्लॉप में डाटा D तब तक आउटपुट Q पर प्राप्त नहीं होता जब तक क्लॉक पल्स CLK टर्मिनल पर नहीं अति


CLK	D	Q_{n+1}
0	×	Q_n (Last value)
1	0	0
1	1	1

जब क्लॉक (CLK) Low होती है तब दोनों AND गेट्स Disable रहते हैं। अत: D की स्टेट में परिवर्तन से

आजण्ड जब क्लॉक (CLK) High होती है तब दोनों AND गेट्स Enable हो जाते हैं। इस स्थिति में आउटपुट Q इनपुट D

J-K पिलप-फ्लॉप (J-K Flip-Flop) 5.6

- g J-K फ्लिप-फ्लॉप एक अत्यन्त उपयोगी फ्लिप-फ्लॉप है जिसका उपयोग काउन्टर्स में किया जाता है।
- नीचे चित्र में J-K फिलप-फ्लॉप का परिपथ एवं संकेत दिखाया गया है।




चित्र : 5.10 Symbol of JK Flip-Flops

\$ चित्र में J तथा K कन्ट्रोल इनुपट हैं। परिपथ का प्रचालन क्लॉक पल्स द्वारा होता है।

J	K	Q_{n+1}	Action
×	×	Q_n	No change
	0	Qn	No change
	1	0	Reset
1	0	1	Set
1	1	\overline{Q}_n	Toggle
	J × 0 0 1	× × 0 0	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$

चित्र : $5.11~J ext{-}K$ फिलप $ext{-}$ फ्लॉप की सत्य तालिका


- सत्य तालिका में दिखायी गई $J\!=\!K\!=\!1$ की स्थिति को रेस एराउन्ड कन्डीशन (race around condition) करें होता है। इस स्थिति में फ्लिप-फ्लॉप toggle mode में होता है।
- इस स्थित में फिलप-फ्लॉप toggle mode न स्था प्रकार के लिए J-K मास्टर-स्लेव फिलप-फ्लॉप को Race Around Conditions से रोकने के लिए J-K मास्टर-स्लेव फिलप-फ्लॉप को R
- किया जाता हैं। मास्टर स्लेव फ्लिप-फ्लॉप के परिपथ में दो फ्लिप-फ्लॉप प्रयुक्त किये जाते हैं, एक मास्टर (master) तथा है। स्लेव (slave)।



चित्र : 5.12 J-K Master-Slave फ्लिप-फ्लॉप

"T" पिलप-फ्लॉप ("*T*" Flip-Flop) 5.7

- T फिलप-फ्लॉप को टॉगल (toggle) फिलप-फ्लॉप भी Toggle Inputs कहते हैं। T.
- Toggle Flip-Flop एक प्रकार का JK फिलप-फ्लॉप है जिसमें J तथा K टर्मिनल परस्पर जुड़े होते हैं। इस प्रकार इसमें केवल एक इनपुट टर्मिनल होता है, जिसे "T" से दर्शाया जाता है।



चित्र : 5.13 T-पिलप-पलॉप

Q_n	T	Q_{n+1}
0	0	0
0	1	1
1	0	1
1	1	1

चित्र : $5.14\ T$ फ्लिप-फ्लॉप की सत्य तालिका

- T फ्लिप-फलॉप में इनपुट पर Trigger Pulse दी जाती है। प्रत्येक Trigger Pulse आने पर फ्लिप-फ्लॉप इ आउटपुट बदलती है।
- T फ्लिप-फ्लिंप का उपयोग रिपल काउन्टर (ripple counter) में किया जाता है।

5.8 काउन्टर (Counter)

(UPBTE 2012, 13, 14) डिजिटल सर्किट में पल्सों को काउन्ट करने वाली युक्ति को काउन्टर कहते हैं। यह एक प्रकार का सिक्वैन्शियल सर्किट हैं।

क्षप-फ्लॉप

Study Power Point

काउन्टर कुछ पिलप-पलॉप का समूह होता है जिसमें क्लॉक सिग्नल एप्लाई की जाती है। काउन्टर क्लॉक पल्सों की गणना करता है। अत: हम कह सकते हैं कि इसका आगे उपयोग आवृत्ति तथा आवर्तकाल के

5.9

काउन्टर के प्रकार (Types of Counter)


काउन्टर दो प्रकार के होते हैं-

(UPBTE 2015, 16)

- 1. एसिन्क्रोनस या रिपल काउन्टर (Asynchronous or Ripple Counter)
- 2. सिन्क्रोनस काउन्टर (Synchronous Counter)


5.9.1 एसिन्क्रोनस काउन्टर (रिपल काउन्टर)

- एसिन्क्रोनस काउन्टर में बाहरी क्लॉक सिग्नल केवल एक ही फ्लिप-फ्लॉप पर एप्लाई की जाती है तथा उस फ्लिप-फ्लॉप के आउटपुट को दूसरे फ्लिप-फ्लॉप के इनपुट पर एप्लाई किया जाता है।
- चित्र में 2 बिट् का रिपल काउन्टर दर्शाया गया है। यहाँ हम 2 बिट् के काउन्टर की बात कर रहे हैं, अत: इसमें 2
- इस प्रकार हम कह सकते हैं कि काउन्टर में जितने बिट्स होंगे उतनी फ्लिप-फ्लॉप की आवश्यकता काउन्टर में होगी। उदाहरण के लिए 4 बिट् के काउन्टर में 4 फ्लिप-फ्लॉप की आवश्यकता होती है।



चित्र : 5.15 बिट् एसिन्क्रोनस काउन्टर यूजिंग T-फ्लिप-फ्लॉप


- riangle चित्र में $\operatorname{Toggle}\left(T\right)$ फिलप-फ्लॉप का उपयोग करते हुए काउन्टर बनाया गया है। T फिलप-फ्लॉप की जगह JKफ्लिप-फ्लॉप को भी उपयोग करते हुए भी काउन्टर डिजाइन किया जा सकता है जो नीचे चित्र में दर्शाया गया है।
- $ilde{\circ}$ चित्र में दोनों फ्लिप-फ्लॉप के J एवं K इनपुट को $\mathrm{Logic}\ 1$ से जोड़ा गया है तथा दोनों आउटपुट को क्रमश: Q_A एवं Q_B से दर्शाया गया है।



चित्र : 5.16 बिट् एसिन्क्रोनस काउन्टर यूजिंग J-K-पिलप-पलॉप

5.9.2 सिन्क्रोनस काउन्टर (Synchronous Counter)

- सिन्क्रोनस काउन्टर में बाहरी क्लॉक पल्स सभी फ्लिप-फ्लॉप पर एक समय पर एप्लाई की जाती है।
- रिंग काउन्टर सिक्रोनस काउन्टर का एक उदाहरण है।
- नीचे चित्र में 2 बिट् का सिन्क्रोनस काउन्टर JK-फिलप-फ्लॉप का उपयोग करके डिजाइन किया गया है।
- सिन्क्रोनस काउन्टर में सभी फ्लिप-फ्लॉप पर क्लॉक पल्स एक साथ एप्लाई की जाती है जिससे प्रोपेगेशन डिले (propagation delay) की समस्या कम हो जाती है।



चित्र : 5.17 2 बिट् सिन्क्रोनस काउन्टर

प्रोपेगेशन डिले में कमी के कारण सिन्क्रोनस काउन्टर, एसिन्क्रोनस काउन्टर की तुलना में अधिक क्लॉक आवृत्ति प ऑपरेट होता है।

काउन्टर का मॉडयुलर: (Modulus of Counter) 5.10


- 2 बिट् रिपल काउन्टर को MOD-4 काउन्टर कहते हैं तथा 3 बिट् रिपल काउन्टर को MOD-8 काउन्टर कहते हैं।
- इस प्रकार n-बिट् रिपल काउन्टर को मॉडुलो-N काउन्टर कहते हैं, जहाँ MOD number = 2^n
- काउन्टर का माडुलस उस स्टेट की संख्या को व्यक्त करता है जिससे काउन्टर अपने ऑपरेशन को प्रोग्नेस करता है। उदाहरण— माडुलो-५ काउन्टर को डिजाइन कीजिए।

हल मॉडुलो-5 काउन्टर को डिजाइन करने के लिए 3 बिट् रिपल काउन्टर का प्रयोग करते हैं जिसके लिए निम्न steps का प्रयोग करते हैं-

Step 1: MOD-5 काउन्टर का स्टेट डायग्राम खींचना।

Step 2 : रिसेट (reset) लॉजिक का Truth Table खींचना।

सत्य तालिका में 0 से 4 तक के स्टेट वैलिड (valid) स्टेट हैं तथा रिसेट लॉजिक का आउटपुट उनके लिए Inactive (1) है।



चित्र : 5.18 State Diagram of MOD-5 Ripple Counter

Study	Power		
Diad			

State	Q_C	Flip-Flop Output Q _B			
0	0	0	QA	Output (Y)	
1	0	0	0		
2	0	1	1	1	
3	0	1	0	1	Valid
4	1	0	1	1	States
5	1	0	0	1	
6	1	1	1	0	1
7	1	1	0	0	Invalid States
			1	0	States


Q	Q _A			
Qc \	00	01	11	10
0	1	1	1	1)
1	1	0	1	1
चित्र : 5.19				

Step 3: आउटपुट Y को सरल करना।

$$Y=\overline{Q}_C+\overline{Q}_B+\overline{Q}_A$$

Step 4: लॉजिक डायग्राम

MOD-5 रिपल काउन्टर का लॉजिक परिपथ चित्र में दर्शाया गया है।



5.11 सिन्क्रोनस एवं एसिन्क्रोनस काउन्टर में तुलना (Comparison of Synchronous and Asynchronous Counters)

क्र० सं०	पैरामीटर	एसिन्क्रोनस काउन्टर	सिन्क्रोनस काउन्टर
1.	परिपथ	सरल	जटिल
2.	कनेक्शन पैटर्न	पहले फ्लिप-फ्लॉप का आउटपुट दूसरे फ्लिप-फ्लॉप के लिए क्लॉक पल्स का कार्य करता है।	पहले फ्लिप-फ्लॉप का आउटपुट हा दूसरे फ्लिप-फ्लॉप की क्लॉक में के कनेक्शन नहीं होता।
3.	क्लॉक इनपुट	सभी फ्लिप-फ्लॉप पर एक साथ क्लॉक इनपुट नहीं दी जाती।	सभी फ्लिप-फ्लॉप पर एक साथ क्लॉड इनपुट प्राप्त करते हैं।
4.	प्रोपेगेशन डिले	अधिक	कम
5.	फ्रीक्वेंसी ऑफ ऑपरेशन	अधिक प्रोपेगेशन डिले के कारण कम होती है।	कम प्रोपेगेशन डिले के कारण अधिक होते है।

5.12 काउन्टर एप्लीकेशन (Counter Application)

- विभिन्न प्रकार के काउन्टर्स के कई उपयोग हैं जो नीचे दर्शाये गये हैं—
- 1. फ्रीक्वेन्सी काउन्टर में
- 2. डिजिटल क्लॉक में
- 3. डिजिटल वोल्टमीटर में
- 4. एनलॉग से डिजिटल कनवर्टर में
- 5. डिजिटल डिवाइडर सर्किट में
- 6. फ्रीक्वेन्सी डिवाइडर सर्किट में
- 7. टाइम मेजरमेन्ट में

5.13 शिफ्ट रजिस्टर्स (Shift Registers)

- क्लॉक पल्स के कारण रिजस्टर्स में बाइनरी डाटा एक फ्लिप-फ्लॉप से दूसरे फ्लिप-फ्लॉप में मूव करते हैं। वह रिजस्टि जिसमें इस प्रकार का डाटा ट्रान्सफर होता है, शिफ्ट रिजस्टर्स (shift register) कहलाता है।
- शिफ्ट रजिस्टर का उपयोग डाटा को स्टोर करने में, डाटा को ट्रांस्फर करने में तथा कुछ अर्थमेटिक एवं लाँक (logic) ऑपरेशन में होता है।
- रिजस्टर कुछ पिलप-फ्लॉप का समूह होता है। प्रत्येक फ्लिप-फ्लॉप एक कॉमन (common) क्लॉक को शेयर करते हैं।
 तथा 1 बिट को स्टोर करते हैं।
- ग-बिट रिजस्टर में n-फ्लिप-फ्लॉप होते हैं तथा यह n-बिट सूचना को स्टोर करते हैं।


Serial input serial output (serial shift right)	Illustration	Comments of the Comments of th
Serial input serial output (serial shift left)	O/P FF3 FF2 FF1 FF0 J/P	Data bits shift from left to right by 1 position per clock cycle.
output.	I/P FF3 FF2 FF1 FF0 Outputs	left by 1 position per clock. All output bits
4. Parallel input serial output.	Inputs FF3 FF2 FF1 FF0 O/P	after 4-clock pulses. All inputs are loaded simultaneously but out of
	slught	bit-by-bit.

मोड ऑफ ऑपरेशन (Mode of Operation) 5.14

- शिपट रिजस्टर को ऑपरेट करने के विभिन्न मोड निम्नवत् हैं—
- 1. सीरियल इनपुट सीरियल आउटपुट (Serial Input Serial Output)
- 2. सीरियल इनपुट पैरलल आउटपुट (Serial Input Parallel Output)
- 3. पैरलल इनपुट सीरियल आउटपुट (Parallel Input Serial Output)
- 4. परलल इनपुट पैरलल आउटपुट (Parallel Input Parallel Output)


5.14.1 Serial Input Serial Output (SISO)

सीरियल इनपुट सीरियल आउटपुट टाइप का शिफ्ट रिजस्टर चित्र में दर्शाया गया है।




चित्र : 5.21 सीरियल इनपुट सीरियल आउटपुट


- मान लीजिए प्रारम्भ में सभी फ्लिप-फ्लॉप रिसेट अवस्था में हैं, i.e., $Q_3=Q_2=Q_1=Q_0=0$
- इसके बाद हमने एक 4 बिट् की बाइनरी संख्या 1111 को रजिस्टर के इनुपट पर एप्लाई किया। वाइनरी संख्या का एक-एक बिट् फ्लिप-फ्लॉप 3, फ्लिप-फ्लॉप 2, फ्लिप-फ्लॉप 1 तथा फ्लिप-फ्लॉप 0 से होता हुआ
- यहाँ दिया गया इनपुट फ्लिप-फ्लॉप के साथ सीरियल में जोड़ा गया है, अतः इसे सीरियल शिफ्ट रजिस्टर भी कहते हैं।
- शिफ्ट रजिस्टर के ऑपरेशन के विभिन्न मोड को चित्र की सहायता से दर्शाया गया है।



(c) Parallel In Serial Out




(d) Parallel In Parallel-Out Parallel Data Inputs



Parallel Data Outputs

5.14.2 Serial Input Parallel Output (SIPO)

SIPO में डाटा को सीरियल से प्रवेश कराया जाता है परन्तु हमें पैरलल डाटा आउटपुट प्राप्त होता है। SIPO का स्पीड ऑफ ऑपरेशन SISO की भाँति होता है।




चित्र : 5.22 Illustration of serial input parallel output mode.

PAY-DAILA

Study Power Point


Parallel In Serial Out (PISO)

101



514.4 Parallel In Parallel Out (PIPO)

नीचे चित्र में Parallel In Parallel Out मोड को दिखाया गया है।



रित्र : 5.24 Parallel in parallel out shift register.

PIPO में डाटा को पैरलल में प्रवेश कराते हैं तथा आउटपुट डाटा पैरलल में प्राप्त होता है।

5.15 शिफ्ट रजिस्टर के एलीकेशन (Application of Shift Registers)

- शिफ्ट रजिस्टर के अनुप्रयोग निम्नवत् हैं—
 - 1. टेम्पररी डाटा को स्टोर करने में
 - 2. सीरियल से पैरलल कनवर्टर में
 - 3. पैरलल से सीरियल कनवर्टर में

- 4. रिंग काउन्टर में
- 5. डिले लाइन में
- 6. डाटा शिफ्टिंग में।

प्रश्नावली (Exercise)

काउन्टर और रजिस्टर के अनुप्रयोगों के बारे में बताइये।

शिफ्ट रजिस्टर की कार्य विधि के बारे में व्याख्या कीजिए।

- निम्नलिखित की सत्य तालिका बनाकर समझाइये-3.
 - (a) D-Flip-Flop
 - (b) S-R Flip-Flop
 - (c) J-K Flip-Flop
 - (d) T-Flip-Flop
- Combinational तथा Sequential Circuits से आप क्या समझते हैं?
- फ्लिप-फ्लॉप को समझाइये।
- क्लॉक सिग्नल का सचित्र वर्णन करें? 6.
- फ्लिप-फ्लॉप क्या है? तथा S-R फ्लिप-फ्लॉप की सभी स्थितियों का वर्णन कीजिये।
- D फ्लिप-फ्लॉप को विस्तार से समझाइये।
- JK फिलप-फ्लॉप क्या है? JK Master-Slave फिलप-फ्लॉप को समझाइए।
- 10. टॉगल फ्लिप-फ्लॉप (T-Flip-Flop) का सत्य तालिका द्वारा समझाइये।
- 11. काउन्टर किसे कहते हैं?
- 12. काउन्टर कितने प्रकार के होते हैं? प्रत्येक काउन्टर का वर्णन कीजिये।

13. रिपल काउन्टर से आप क्या समझते हैं?

14. काउन्टर के मॉडुलस को उदहारण सहित समझाइये। तथा सभी Steps का वर्णन कीजिये।

15. Synchronous तथा Asynchronous काउण्टर में अन्तर स्पष्ट कीजिए।

(UPBTE 2015, 16)

16. Shift Register से आप क्या समझते हैं? इसके Mode of Operation का वर्णन कीजिए। बहुविकल्पीय प्रश्न

1. रिपल काउन्टर के समान कार्य करता है-

(d) n: 1 काउन्टर

- (a) 2ⁿ:1 काउन्टर (b) 2:1 काउन्टर (c) 2 n:1 काउन्टर 2. Race condition उत्पन्न होती है—
 - (a) कॉम्बिनेशन सर्किट में (In combinational circuits)
 - (b) एसिन्क्रोनस सर्किट में (In asynchronous circuits)
 - (c) सिन्क्रोनस सर्किट में (In synchronous circuits)
 - (d) डिजिटल सर्किट में (In digital circuits)

(UPBTE 2012)

(UPBTE 2010)

(UPBTE 2014)

(UPBTE 2012)

103

3. CMOS इनवर्टर में

(a) एक ट्रांजिस्टर N चैनल तथा एक P चैनल होता है।

(b) दोनों ऐनहैन्समेन्ट टाइप होते हैं।

(c) दोनों N चैनल होते हैं परन्तु एक ऐनहैन्समेन्ट टाइप तथा दूसरा डिप्लीशन टाइप होता है।

(d) एक ऐनहैन्समेन्ट टाइप तथा दूसरा डिप्लीशन टाइप होता है। ्र्स्टेबिल (astable) मल्टीवाइब्रेटर की होती है—

(a) 2 स्थायी अवस्थाएँ (2-stable states)

(c) 2 quasistable states

(b) 1 स्थायी तथा 1 quasistable states

हिप्लीशन टाइप तथा ऐनहैन्समेन्ट टाइप NMOS में मुख्य अन्तर है— (d) इनमें से कोई नहीं।


(a) डिप्लीशन टाइप में एक +V थ्रेशोल्ड होता है।

(b) डिप्लीशन टाइप में एक V_P निगेटिव होता है।

(c) ऐनहैन्समेन्ट टाइप को दोनों मोड्स में प्रचालित किया जा सकता है।

(d) डिप्लीशन टाइप को दोनों मोड्स में प्रचालित किया जा सकता है।

6. निम्न परिपथ में प्राप्त होता है-



(a) मास्टर-स्लेव एक्शन

(c) टॉगल स्विच

फ्लप-फ्लॉप एक होता है.

(a) 1-bit स्टोरेज सैल

(c) 3- bit स्टोरेज सैल

 $8.\ D$ फ्लिप-फ्लॉप तथा T फ्लिप-फ्लॉप का उपयोग क्रमशः के समान होता है—

(a) टॉगल स्विच तथा डिले गेट

(c) दोनों डिले गेट के समान

सर्वाधिक तीव्र (fastest A/D) कनवर्टर है-

(a) कम्पेरेटर कनवर्टर

(c) सक्सैसिव एप्रॉक्सिमेशन टाइप कनवर्टर 10. 60 पल्स काउन्टर करने के लिए प्रयुक्त काउन्टर में फ्लिप-फ्लॉप की संख्या होगी

(b) डिले गेट

(d) इनमें से कोई नहीं।

(b)2- bit स्टोरेज सैल

(d) 4- bit स्टोरेज सैल

(b) डिले गेट एवं टॉगल स्विच

(d) दोनों टॉगल स्विच के समान

(b) काउन्टर टाइप कनवर्टर

(d) डुएल स्लोप कनवर्टर।

(d) 10

(a) 4

(b) 6

104

	उत्तर (A	inswers)	
	(६) बाइस्टाबल मल्टा वाइब्रटर	(d) Ex-OR गेट	
	(a) AND गेट (c) बाइस्टेबिल मल्टी वाइब्रेटर	(b) NAND गेट	
18.	निम्न में सीक्वैन्शियल सर्किट है—		
	(d) चार 4-bit बाइनरी काउन्टर तथा एक डिकेड काउन्टर	त्या एक १७४१८ काउन्टर्	
	(c) एक 4-bit बाइनरी काउन्टर तथा एक T फिलप-फ्लॉप	तथा एक दिलेन करान	
	(b) तीन डिकेड काउन्टर्स, एक 4-bit बाइनरी काउन्टर तथ	एक र फिला प्रकॉप	
	(a) दो डिकेड काउन्टर्स, एक 2-bit बाइनरी काउन्टर तथा	Uas T Good Train	
17.	एक इलेक्ट्रॉनिक घड़ी (clock) की क्लॉक फ्रीक्वैन्सी 32 kF आवश्यक है—	Hz है। इस फ्रीक्वेन्सी को डिवाइ	इंड कर 1Hz तक लाने
	(a) $J = 1$; $K = 0$ (b) $J = 0$; $K = 1$	(b) $J = 1$; $K = 1$	(d) $J = 0$; $K = 0$
16.	एक JK फ्लिप-फ्लॉप की आउटपुट उस समय 'toggle'	करती है, जब—	
	(c) एक फिलप-फ्लॉप के J तथा K इनपुट पर (d) सभी फिलप-फ्लॉप के J तथा K इनपुट पर		
	(b) एक फिलप-फ्लॉप के क्लॉक इनपुट पर		
	(a) सभी फ्लिप-फ्लॉप के क्लॉक इनपुट पर		
15.	एक-ट्रिगर्ड JK फिलप-फ्लॉप द्वारा निर्मित रियल काउन्टर र	में पर पल्स इनपुट	दी जाती है—
	(a) D टाइप (b) SR टाइप	(c) लैच	
14.	(c) D फ्लिप-फ्लॉपबाइनरी काउन्टर डिजाइन करने के लिए उपयुक्त फ्लिप-फ्ल		
	(a) SR फिलप-फ्लॉप	(d) <i>T</i> फिलप-फ्लॉप	
13	. यदि एक JK फिलप-फ्लॉप में K इनपुट, J इनपुट का इन	वर्जन ह तब पारणामा पिस्सप-प (b) <i>JK</i> फ्लिप-फ्लॉप	KII - 61-11
		(d) Ambiguous or inde	terminate
12	R. एक SR ाफ्लप-फ्लाप म $S=R=1$ ल $R=1$ ल $R=1$	(0)	
	(c) 2 quasistable स्टेट्स 2. एक SR फिलप-फ्लॉप में $S=R=1$ है। फिलप-फ्लॉप व	ती आउटपुट होगी—	
	(a) 2 स्टेबिल स्टेट्स	(d) इनमें से कोई नहीं।	
11	 एस्टेबिल मल्टी वाइब्रेटर की होती है— 	(b) 1 स्टेबिल स्टेट्	

1. (a), 2. (b), 3. (b), 4. (c), 5. (c), 6. (c), 7. (a), 8. (b), 9. (b), 10. (a), 11. (b), 12. (c), 13. (d), 14. (d), 15. (a), 16. (b), 17. (b), 18. (b).

अध्याय


Study Power Point मल्टीवाइब्रेटर्स तथा A/D, D/A कनवर्टर्स (Multivibrators and A/D, D/A Convertors)

मल्टीवाइब्रेटर (Multivibrators) 6.1

- मल्टीवाइब्रेटर एक इलेक्ट्रॉनिक सर्किट है जो स्क्वायर वेव (square wave) को जनरेट करता है।
- मल्टीवाइब्रटेर एक स्विचिंग परिपथ है जो पॉजिटिव फीडबैक (positive feedback) के ऑपरेशन पर निर्भर करता
- मल्टीवाइब्रेटर निम्न तीन प्रकार के होते हैं-
 - 1. एस्टेबिल या फ्री रनिंग मल्टीवाइब्रेटर (Astable or Free Running Multivibratior)
 - 2. मोनोस्टेबिल या वन-शॉट मल्टीवाइब्रेटर (Mono stable or One-shot Multivibrator)
 - 3. बाईस्टेबिल या फ्लिप-फ्लॉप मल्टीवाइब्रेटर (Bistable or Flip-Flop Multivibrator)


एस्टेबिल मल्टीवाइब्रेटर (Astable Multivibrator) 6.2

- वह मल्टीवाइब्रेटर जो बिना बाह्य ट्रिगरिंग पल्स (triggering pulse) के स्क्वायर वेव (square wave) जेनरेट करता है, एस्टेबिल मल्टीवाइब्रेटर कहलाता है।
- एस्टेबिल मल्टीवाइब्रेटर में कोई स्टेबिल स्टेट नहीं होती। इसमें दो क्वासी स्टेबिल (quasi-stable) स्टेट होते हैं।



चিत्र : 6.1 Astable Multivibrator

- एस्टेबिल मल्टीवाइब्रेटर लगातार स्कवायर वेव (square wave) जेनरेट करता है।
- कार्यप्रणाली (Principle of Operation)
- नीचे चित्र में दो ट्रांजिस्टर Q_1 तथा Q_2 का प्रयोग करते हुए एस्टेबिल मल्टीवाइब्रेटर को दर्शाया गया है।
 - मल्टीवाइब्रेटर के सर्किट में दो CE एम्पलीफायर हैं जो एक-दूसरे के लिए फीडबैंक का कार्य करते हैं।
 - ${
 m CE}$ एम्लीफायर के दोनों स्टेज बराबर हैं जिसके कारण $R_1=R_4$ तथा बायसिंग रजिस्टर $R_2=R_3$.
 - ट्रांजिस्टर Q_1 का आउटपुट Q_2 के इनपुट के साथ तथा Q_2 का आउटपुट Q_1 के साथ युग्मित (coupled) होता है।




- \otimes जब V_{cc} को सप्लाई जाता है तो कलेक्टर करेन्ट Q_1 तथा Q_2 में फ्लो होती है जिसके कारण कैपेसिटर C_1 तथा C_1 चार्ज होना प्रारम्भ कर देता है।
- $\mathfrak P$ माना प्रारम्भ में ट्रांजिस्टर Q_1 में अधिक चालन होता है जिसके कारण इसकी कलेक्टर वोल्टेज कम होने लगते है
- Q_1 के कलेक्टर पर इस गिरती हुई वोल्टेज का निगेटिव सिग्नल (negative signal) कैपेसिटर C_1 के द्वारा Q_2 हे बेस को प्राप्त होता है जिससे Q_2 कट-ऑफ (cut-off) पर आ जाता है तथा Q_1 की कलेक्टर वोल्टेज बढ़कर V_2 के लगभग बराबर हो जाती है।
- Q_2 के कलेक्टर पर बढ़ती हुई पॉजिटिव वोल्टेज कैपेसिटर C_1 के द्वारा ट्रांजिस्टर Q_1 के बेस पर पहुँचती है जिसे Q_1 सैचुरेशन (saturation) की स्थिति में आ जाता है।
- कैपेसिटर C_1 के अनावेशित क्रिया प्रारम्भ होने पर Q_2 की बेस एमीटर संधि फॉरवर्ड बायस में आ जाती है तथा Q_2 चालन प्रारम्भ हो जाता है।
- \mathfrak{P} इस क्रिया के बाद Q_1 कट-ऑफ (cut-off) अवस्था में, Q_2 चालन अवस्था में तब तक रहता है जब तक \mathcal{C}_1 अनावेशित नहीं हो जाता।
- यह क्रिया निरन्तर चलती रहती है तथा हमें वर्गाकार तरंग (square wave) प्राप्त होती रहती है।

6.3 मोनोस्टेबिल मल्टीवाइब्रेटर (Monostable Multivibrator)

(UPBTE 2011)

- वह मल्टीवाइब्रेटर जिसका एक ट्रांजिस्टर ON स्टेट में होता है तथा दूसरा OFF स्टेट में होता है, मोनोर्टिंक मल्टीवाइब्रेटर कहलाता है।
- मोनोस्टेबिल मल्टीवाइब्रेटर मे एक क्वासी-स्टेबल (half stable) स्टेट होता है।
- मोनोस्टेबिल मल्टीवाइब्रेटर अपने प्रत्येक इनपुट ट्रिगर पल्स के लिए एक सिंगल आउटपुट देता है।



चित्र : 6.3 Monostable Multivibrator

कार्वेटर तथा A/D, D/A कनवर्टर्स


TO B

6.4

Study Power

(Principle of Operation)


107



- मोनोस्टेबिल मल्टीवाइब्रेटर का परिपथ चित्र 6.4 में दर्शाया गया है जिसमें दो ट्रांजिसटर Q_1 तथा Q_2 प्रयुक्त किए गए
- परिपध स्टेबिल अवस्था में तब तक रहता है जब तक ट्रांजिस्टर Q_1 OFF हो तथा Q_2 ON हो।
- ट्रांजिस्टर Q_1 के बेस को कोई इनपुट पल्स देने पर परिपथ स्थायी अवस्था में नहीं रहता।
- ${\mathfrak g}$ ट्रांजिस्टर Q_1 के बेस को कोई इनपुट पल्स देने पर Q_2 चालन अवस्था में आ जाती है तथा Q_2 की बेस बायस धीरे-धीरे कम होने लगती है। अत: ट्रांजिस्टर $oldsymbol{Q}_2$ की कलेक्टर धारा कम होने लगती है तथा $oldsymbol{Q}_2$ लगभग कट-ऑफ (cut-off) अवस्था की ओर बढ़ने लगता है।
- \circ इस क्रिया के बाद ट्रांजिस्टर Q_1 की फॉरवर्ड बायस अधिक हो जाती है तथा वह ON स्टेट में आ जाता है। इस समय परिषय अपनी Quasi-stable स्टेट में होता है।
- परिपथ की यह अवस्था एक निश्चित समय लिए होती है तथा कुछ समय पश्चात् परिपथ अपने पूर्व स्टेबिल स्टेट में आ जाता है।
- परिपथ इस स्थिति में तब तक रहता है जब तक कोई अन्य इनपुट पल्स ट्रांजिस्टर (Q_1) के बेस को नहीं दी जाती।

बाइस्टेबिल मल्टीवाइब्रेटर (Bistable Multivibrator)

(UPBTE 2015, 16)




चित्र : 6.5 बाइ-स्टेबिल मल्टीवाइब्रेटर

- वह मल्टीवाइब्रेटर जिसके पास दो स्टेबिल स्टेट (stable state) होते हैं, बाइस्टेबिल मल्टीवाइब्रेटर कहलाता है।
- पहले इनपुट पल्स का प्रयोग स्क्वायर वेव (square wave) के अर्घचक्र (half cycle) को जेनरेट करने में होता है। विथा दूसरी इनपुट पल्स का प्रयोग स्क्वायर वेव के अगले अर्धचक्र को जेनरेट करने में होता है।

कार्य-प्रणाली (Principle of Operation)

- बाइस्टेबिल मल्टीवाइब्रेटर का परिपथ चित्र 6.6 में दर्शाया गया है जिसमें दो ट्रांजिस्टर Q_1 तथा Q_2 प्रयोग किए q_1 किए हैं।
- बाइस्टाबल मल्टाबाइम्रटर या जार प्राप्त का जाउटपुट Q_1 के बेस को पुन: निविष्ट (feedback) क्रिक्टाबाइम्रटर Q_2 के बेस को तथा Q_2 का आउटपुट Q_1 के बेस को पुन: निविष्ट (feedback) क्रिक्टाबाइम्रटर Q_2 के बेस को तथा Q_2 का आउटपुट Q_1 के बेस को पुन: निविष्ट (feedback) क्रिक्टाबाइम्रटर या जाउटपुट Q_2 के बेस को तथा Q_2 का आउटपुट Q_1 के बेस को पुन: निविष्ट (feedback) क्रिक्टाबाइम्रटर या जाउटपुट Q_2 के बेस को तथा Q_2 का आउटपुट Q_1 के बेस को पुन: निविष्ट (feedback) क्रिक्टाबाइम्रटर या जाउटपुट Q_2 के बेस को तथा Q_2 का आउटपुट Q_1 के बेस को पुन: निविष्ट (feedback) क्रिक्टाबाइम्रटर Q_2 के बेस को तथा Q_2 का आउटपुट Q_1 के बेस को पुन: निविष्ट (feedback) क्रिक्टाबाइम्रटर Q_2 के बेस को तथा Q_2 का आउटपुट Q_1 के बेस को पुन: निविष्ट (feedback) क्रिक्टाबाइम्रटर Q_2 के बेस को तथा Q_2 का आउटपुट Q_1 के बेस को पुन: निविष्ट (feedback) क्रिक्टाबाइम्रटर Q_2 के बेस को तथा Q_2 का आउटपुट Q_1 के बेस को पुन: निविष्ट (feedback) क्रिक्टाबाइम्रटर Q_2




चित्र : 6.6 बाइस्टेबिल मल्टीवाइब्रेटर का परिपथ

- प्रवर्धकों का संयोजन इस प्रकार किया जाता है कि एक ट्रांजिस्टर सेचुरेशन में हो तथा दूसरा कट-ऑफ में हो।
- माना किसी समय ट्रांजिस्टर Q_1 तथा Q_2 के कलेक्टर में I_1 तथा I_2 धाराएँ प्रवाहित हो रही हैं।
- यदि किसी समय I_1 में क्षणिक कमी होती है तब ट्रांजिस्टर Q_1 का कलेक्टर विभव बढ़ने लगता है। इससे Q_2 के के बायस में वृद्धि होगी तथा Q_1 का बेस-बायस कम हो जाएगा।
- यह क्रिया तब तक चलती है जब तक Q_2 सेचुरेशन में तथा $Q_1 \, {
 m OFF}$ अवस्था में नहीं आ जाते।
- वाइस्टेबिल मल्टीवाइब्रेटर की दो स्थायी अवस्था इस प्रकार हैं-
 - $1. \$ ट्रांजिस्टर Q_1 "OFF" तथा Q_2 "ON"
 - 2. ट्रांजिस्टर Q_1 "ON" तथा Q_2 "OFF"
- बाइस्टेबिल मल्टीवाइब्रेटर सर्किट का वह समय जिसमें एक ट्रांजिस्टर से चालन दूसरे ट्रांजिस्टर को स्थानान्तरित होता है ट्रांजिशन समय (transition time) कहलाता है।

श्मिट द्रिगर (Schmitt Trigger) 6.5

- श्मिट ट्रिगर एक स्विचिंग परिपथ है जो डिजिटल प्रणालियों में प्रयोग किया जाता है।
- श्मिट ट्रिगर की स्थायी अवस्था इनपुट वोल्टेज के आयाम पर निर्भर करती है।
- श्मिट ट्रिगर को एमिटर कपल्ड बाइनरी (emitter coupled binary) भी कहते हैं।

109



- शिमट ट्रिगर धीमी गति से परिवर्तनशील तरंग को ऐसी वर्गाकार तरंग में बदलता है जिसका Rise तथा Fall समय बहुत कम होता है।
- इसकी एक स्थायी अवस्था होती है तथा इनपुट देने पर तेजी से दूसरी अवस्था में आ जाती है।
 कार्य-प्रणाली (Principle of Operation)
 - वित्र 6.7 में शिमट ट्रिगर का परिपथ प्रदर्शित किया गया है।
 - \circ जब परिपथ को कोई इनपुट (V_i) नहीं दी जाती है तब ट्रांजिस्टर Q_1 "OFF" स्टेट में तथा ट्रांजिस्टर Q_2 "ON" में होता हैं।
 - शिमट ट्रिगर के परिपथ में इनपुट वोल्टेज के दो निश्चित मान Upper Trigger Potential (UTP) तथा Lower Trigger Potential (LTP) होते हैं जो परिपथ को एक स्थिर अवस्था से दूसरी अवस्था में स्विच करते हैं।
 - \otimes UTP के लिए इनपुट वोल्टेज V_i का मान V_E से इतना अधिक होना चाहिये कि यह ट्रांजिस्टर Q_1 के एमिटर बेस जंक्शन को फॉरवर्ड बायस में ले आए तथा Q_1 में बेस धारा प्रवाहित होने लगे।
 - \circ इनपुट वोल्टेज V_i का मान, जिस पर परिपथ की अवस्था में परिवर्तन होता है, UTP के लिए अलग तथा LTP के लिए अलग होती है।
 - श्मिट ट्रिगर में परिपथ की अवस्था परिवर्तन के लिए इनपुट की बढ़ती हुई स्थित तथा गिरती हुई स्थित का अन्तर Hysteresis कहलाता है।
- 6.6 सल्टीवाइब्रेटर तथा श्मिट ट्रिगर के अनुप्रयोग (Application of Multivibrator and Schmitt Trigger)

	विवरण	अनुप्रयोग	
बाइस्टेबिल मल्टीवाइब्रेटर	दो स्थायी अवस्थाएँ एक स्थायी अवस्था तथा एक क्वासी- स्थायी अवस्था	मैमोरी, गणितीय ऑपरेशन वेव जेनरेटर, गेटिंग परिपथ	


3.	एस्टेबिल मल्टीवाइ	ब्रेटर दो क्वासी-स्थायी अवस्था	स्क्वायर वेव जेनरेटर, दोलिंग
4.	श्मिट ट्रिगर	एक अस्थायी अवस्था तथा दूसरी अवस्था का नियंत्रण UTP तथा LTP	A/D कनवर्टर, पल्स काउन्स

6.7 A/D तथा D/A कनवर्टर्स (A/D and D/A Converters)

- माइक्रोप्रोसेसर, इन्सट्रक्शन एवं डाटा को केवल बाइनरी फॉर्म (डिजिटल फार्म) में स्वीकार करता है तथा डिजिटल फॉर्म
 में एड्रेस और डाटा प्रदान करता है। इसके विपरीत कुछ सिग्नल एनेलॉग प्रकृति के होते हैं।
- अतः वास्तविक सिग्नलों को डिजिटल प्रोसेसिंग के लिए एनेलॉग सिग्नलों को डिजिटल सिग्नलों में परिवर्तित किया जाता है तथा डिजिटल प्रोसेसिंग के पश्चात् प्राप्त डिजिटल सिग्नलों को वास्तविक उपयोग में लाने के लिए एनेलॉग सिन्तल में परिवर्तित किया जाता है।
- एनेलॉग सिग्नलों से डिजिटल में परिवर्तित करने की क्रिया Analog to Digital Conversion कहलाती है तथा इस प्रयोजन के लिए प्रयुक्त प्रणाली Analog to Digital Converter (A/D कनवर्टर) कहलाती है।
- डिजिटल सिग्नलों से एनेलॉग में परिवर्तित की क्रिया Digital to Analog Conversion कहलाती है तथा इसके लिए प्रयुक्त प्रणाली Digital Analog Converter कहलाती है।

6.8 डिजिटल से एनेलॉग कनवर्टर्स (Digital to Analog Converters)

- ☼ डिजिटल से एनेलॉग कनवर्टर्स का मूल फंक्शन N-बिट् बाइनरी इनपुट को एनेलॉग आउटपुट में बदलना है।
- D/A कनवर्टर्स N: 1 मल्टीप्लेक्सर के समान होता है। अन्तर केवल यह है कि D/A Converter सभी डिक्टित इनुपट को एक साथ ही एक ही समय पर एनेलॉंग में परिवर्तित कर देता है जबिक मल्टीप्लेक्सर में आउटपुट कर्यूत लाइन पर डिपेन्ड करती है।




6.9 डिजिटल से एनेलॉग में बदलने की विधियाँ (Digital to Analog Conversion Techniques

- डिजिटल से एनेलॉग में परिवर्तित करने की दो विधियाँ हैं—
 - 1. परिवर्ती प्रतिरोधी D/A कनवर्टर
 - 2. R-2R लेडर D/A कनवर्टर

6.9.1 परिवर्ती प्रतिरोधी D/A कनवर्टर (Weighted Resistor D/A Converter)

 \mathfrak{D}_{A} कनवर्टर का परिपथ दर्शाया गया है जिसमें V_{REF} रैफ्रेन्स बोल्टें दर्शाता है।

परिपथ में प्रयुक्त रजिस्टर प्रीसिजन रजिस्टर (precision resistor) है जिससे एकुरेट (accurate) इनपुट करेन्ट



चित्र : 6.9 D/A converter with binary weighted resistor (4-bit)

- परिपथ में प्रयुक्त स्विच खुली या बन्द दो स्थितियों में हो सकती है।
- जब सभी स्विचें खुली होंगी तब सभी इनपुट करेन्ट श्र्न्य होंगी तथा जब सभी स्विचें बन्द होंगी तब Weighted Input Current द्वारा आउटपुट करेन्ट जनरेट होगा।
- \odot सभी स्विचें बन्द होने की स्थिति में $D_3 = D_2 = D_1 = D_0 = 1$ होगा।

$$I_{3} = \frac{V_{REF}}{R}$$

$$I_{2} = \frac{V_{REF}}{2R}$$

$$I_{1} = \frac{V_{REF}}{4R}$$

$$I_{0} = \frac{V_{REF}}{8R}$$

🛭 सभी स्विचों के बन्द होने की स्थिति में आउटपुट करेन्ट सभी इनपुट करेन्ट के योग के बराबर होता है।

$$I = I_0 + I_1 + I_2 + I_3$$

$$I = \frac{V_{REF}}{R} (1 + 0.5 + 0.25 + 0.125)$$


$$I = 1.875 \frac{V_{REF}}{R}$$

स्विचों को बन्द करने तथा खुले रखने से 16 विभिन्न आउटपुट करेन्ट प्राप्त होंगी जिनका मान 0 से 1.875 V_{REF}/R
 के बीच में होगा।

डिजिटल इलैक्ट्रॉनिका Study Power P

एनेलॉग से हिजिटल कनवर्टर्स (Analog to Digital Converters) 6.10

एनेलॉग से डिजिटल कनवर्टर DAC के विपरीत फंक्शन देता है तथा यह (1 : N) डिमल्टीप्लेक्सर के समान होता है।



चित्र : 6.10 ADC Converters

- ADC में दो कन्ट्रोल लाइन होती हैं, START तथा EOC।
- START कन्टोल लाइन ADC को कनवर्जन स्टार्ट होने की सूचना देता है तथा EOC (End of Conversion) कनवर्जन समाप्त होने की सुचना देता है।


एनेलॉग से डिजिटल में बदलने की विधियाँ 6.11 (Analog to Digital Conversion Techniques)

(UPBTE 2013, 14)

- 🕸 एनेलॉग से डिजिटल में बदलनें की कुछ विधियाँ निम्न हैं-
 - 1. सर्वो विधि

- 2. डिजिटल रैम्प A/D कनवर्टर
- 3. सक्सेसिव एप्रॉक्सिमेशन A/D कनवर्टर 4. सिग्नल स्लोप D/A कनवर्टर
- 5. इन्टिग्रेटिंग A/D कनवर्टर
- 6. डुअल स्लोप A/D कनवर्टर

- 7. पैरलल A/D कनवर्टर
- 6.11.1 सक्सेसिव एप्रॉक्सिमेशन D/A कनवर्टर (Successive Approximation A/D Converter)
 - A/D कनवर्टर की यह विधि सबसे अधिक प्रचलित है। इस विधि को Bit Weighting Conversion भी कहतें हैं।



चित्र : 6.11 Successive approximation A/D converter

113

प्रारम्भ में START पल्स कनवर्जन को स्टार्ट करता है तथा सभी बिट्स को क्लिअर (clear) करता है।

2. Successive Approximation Register (SAR) 3. Comparator

इस विधि द्वारा एनेलॉग को डिजिटल में परिवर्तन करने के लिए D/A कनवर्टर की आउटपुट को एनेलॉग इनपुट सिम्बल

जब D/A कनवर्टर की आउटपुट एनेलॉंग सिग्नल से मैच कर जाती है तब D/A कनवर्टर की इनुपट डिजिटल सिग्नल के

Successive Approximation विधि में सबसे पहले MSB को Turn On किया जाता है तथा D/A कनवर्टर के

 यदि कम्परेटर की स्टेट बदलती है तब इसका अर्थ है कि MSB द्वारा जेनरेट की गई आउटपुट से अधिक है। इस समय SAR में पहले MSB को ऑफ करके दूसरे MSB को Turn On करते हैं। यह क्रिया तब तक चलती है जब तक इनपुट के लिए सभी LSB का प्रयोग नहीं किया जाता है। तब D/A कनवर्टर की आउटपुट एनेलॉग इनपुट के बराबर हो

इस प्रकार Successive Approximation क्रिया MSB से प्रारम्भ कर एक बार में केवल एक बिट् Turn On किया जाता है। सभी बिट्स के चेक (check) होने के बाद EOC आउटपुट अधिक हो जाती है तथा A/D कनवर्जन

प्रश्नावली (Exercise)

1 2 3. 4. 5.	बाइस्टेबल मल्टीवाइब्रेटर को समझाएँ। मल्टीवाइब्रेटर से आप क्या समझते हैं?	(UPBTE 2012) (UPBTE 2011) (UPBTE 2010) (UPBTE 2016)
6. 7.	मोनोस्टेबिल मल्टीवाइब्रेटर को समझाइए तथा इसकी कार्य-विधि की व्याख्या कीजिए। बाइस्टेबिल मल्टीवाइब्रेटर को विस्तार से समझाइये।	(UPBTE 2012) (UPBTE 2015, 16)
8.	श्मिट ट्रिगर की कार्य-विधि का वर्णन कीजिए।	(CIBIE 2015, 16)

मल्टीवाइब्रेटर तथा स्मिट टिगर के अनुप्रयोगों का वर्णन कीजिए।

10. Analog to Digital और Digital to Analog को विस्तार से समझाइये।

11. Digital से Analog में बदलने की विधियाँ बताइये।

12. Digital to Analog Converters से आप क्या समझते हैं?

13. Analog to Digital Converters से आप क्या समझते हैं?

14. Analog to Digital Converters की विधियों को विस्तार से समझाएँ।

15. सक्सेसिव एप्रॉक्सिमेशन A/D Converter क्या है?

(UPBTE 2013, 14)

बहुविकल्पीय प्रश्न एस्टेबिल मल्टीवाइब्रेटर में स्टेबिल स्टेट होते हैं-

वाइस्टेबिल मल्टीवाइब्रेटर में स्टेबिल स्टेट होते हैं—

(b) 0

- मल्टीवाइब्रेटर का कार्य है—
 - (a) एम्पलीफिकेशन करना
 - (c) सूचना को भेजना
- 4. डिजिटल से एनेलॉग में बदलने के लिए प्रयोग होगा-
- (a) Successive approximation
 - (c) Servo mechanism
- मोनोस्टेबिल में स्थायी अवस्था होगी—

(a) 0

- (c) 2
- (c) 2

(d) 4

- (b) Square wave जेनरेट करना
- (d) प्रकाश का उत्सर्जन करना।
- (b) Dual slope
- (d) R-2R Ladder
- (c) 2

(d) 3

उत्तर (Answers)

1. (b), 2. (c), 3. (b), 4. (d), 5. (b).


अध्याय

Study Power Point

सेमीकन्डक्टर मेमोरी (Semiconductor Memories)

7.1 सेमीकन्डक्टर मेमोरी (Semiconductor Memory)

- मेमोरी सर्किट मेमोरी सेल पर आधारित है तथा यह एक ऐसी डिवाइस है जिसका कार्य इन्फारमेशन बिट
 (Information Bit) को स्टोर करना है।
- मेमोरी सेल का लॉजिकल सिक्वेंस (Logical Sequence) मेमोरी सर्किट के कॉन्सेप्ट की जानकारी देता है।



7.2 Random Access Memory (RAM)

- RAM एक कॉमन टाइप मेमोरी है जिसको Rapid-Access Memory की भौति उपयोग करते हैं तथा इसका कार्य मशीन कोड में कम्प्यूटर डाटा को स्टोर करना है।
- RAM एक वोलाटाइल टाइप (Volatile Type) मेमोरी है जिसमें Stored डाटा पावर ऑफ होने पर लॉस (Loss) हो जाता है। इसे Temporary Storage भी कहते हैं।
- RAM के मुख्यत: दो प्रकार हैं—
 - (a) Static Random Access Memory (SRAM)
 - (b) Dynamic Random Access Memory (DRAM)


7.2.1 Static Random Access Memory (SRAM)

- SRAM में डाटा लम्बे समय तक स्टोर रहता है जब तक पावर सप्लाई दी जाती है।
- इसमें जब पाँवर सप्लाई दी जाती है तो Refresh करने की आवश्यकता नहीं होती है।

0


a rakiliza

- Study Power Point SRAM एक Faster Memory है तथा इसमें सर्किट को refresh करने की आवश्यकता नहीं होती।



7.2.2 Dynamic Random Access Memory (DRAM)

- DRAM में लगातार Power Supply देने के बाद भी सर्किट को Refresh करने की आवश्यकता होती है।
- इसकी संरचना सरल होती है तथा यह Slower डिवाइस है।
- SRAM में कोई Charge लीक नहीं होता जबिक DRAM में Charge लीक होते हैं।



7.2.3 SRAM तथा DRAM की तुलना


Basis for Comparison		
Speed	SRAM	
Size	Faster	DRAM
	Large	Slower
Cost	Expensive	Small
Used in		Cheap
Density	Cache Memory	Main Memory
Construction	High	Less
Memory requires	Complex	Simple
	6 Transistor	
Charge Leakage	Not Present	Only One Transistor
Power Consumption	THE RESERVE OF THE PARTY OF THE	Present
	Low	High

7.3 Read Only Memory (ROM)

- यह एक Non-volatile memory है जिसमें डाटा Power off होने पर भी Loss नहीं होता है। इसे Permanent
 Storage भी कहते हैं।
- ROM के मुख्यतः दो प्रकार हैं—
 - (a) Erasable Programmable Read Only Memory (EPROM)
 - (b) Electrically Erasable Programmable Read Only Memory (EEPROM)

7.3.1 Erasable Programmable Read Only Memory (EPROM)

- EPROM एक प्रोग्रामेबल मेमोरी है जो पावर ऑन होने पर भी डाटा को बरकरार रखती है।
- EPROM में डाटा को इरेज (Erase) करके फिर से उपयोग (reuse) में लाया जा सकता है।
- ⊕ EPROM में डाटा को इरेज करने के लिए Ultraviolet Light (UV Light) का उपयोग करते हैं।



EPROM टेस्टिंग एवं डिवर्गिंग (Testing and Debugging) के लिए Convenient होता है। इसमें कि External Memory की आवश्यकता नहीं होती है। External Memory को आवश्यकता नहा होता है तथा PROM की किन्न

में इसकी लागत भी अधिक है।

EPROM का अधिकतर उपयोग Personal Computers में होता है।

7.3.2 Electrically Erasable Programmable Read Only Memory (EEPROM) © EEPROM एक Programmable Memory है जिसमें डाटा को इरेज (Erase) तथा Reprogramme करने

- के लिए इलेक्ट्रिकल वोल्टेज का उपयोग करते हैं।
- EPROM की भाँति EEPROM को मोडिफाई करने हेतु कम्प्यूटर से रिमूव नहीं करना होता है।
- EEPROM का एक विशेष रूप Flash Memory है जिसका उपयोग Personal Computer में डाटा के Erase तथा Reprogramming में होता है।
- EEPROM कम से कम 100000 टाइम डाटा को इरेज कर सकता है।

7.3.3 EPROM तथा EEPROM में अन्तर


7.3.3 EPROM तथा EEPROM म अन्तर EPROM	EEPROM	
EPROM = Erasable Programmable Read Only Memory	EEPROM = Electrically Erasable Programmable Read Only Memory	
इसमें डाटा को इरेज करने के लिए UV light का उपयोग करते हैं।	इसमें डाटा को इरेज करने के लिए Electrical Signal का उपयोग करते हैं।	
कम्प्यूटर से डाटा को इरेज तथा रिप्रोग्रामिंग करने हेतु EPROM Chip को Remove किया जा सकता है।	इसमें चिप को Remove करने की आवश्यकता नहीं होती।	
EPROM एक पुरानी टैक्नोलॉजी है।	EEPROM एक मॉडर्न टैक्नोलॉजी है।	

प्रश्नावली (Exercise)

- सेमीकण्डक्टर मेमोरी के टाइप का वर्णन कीजिए।
- 2. RAM तथा ROM में अन्तर बताइये।
- 3. SRAM का विस्तृत वर्णन करें।
- 4. Dynamic RAM का चित्र बनाकर व्याख्या कीजिए।
- 5. EPROM तथा EEPROM में अन्तर बताइये।
- 6. SRAM तथा DRAM की तुलना कीजिए।
- EPROM की कार्यप्रणाली समझाइये।
- 8. वोलाटाइल तथा नॉन-वोलाटाइल मेमोरी को बताइये।

परिशिष्ट

Example 1. Represent the decimal number 532.86 in terms of powers of 10. Sol. The required representation is shown in fig.



Example 2. Represent the octal number 645 in power of 8 and find its decimal equivalent.

Sol. Step 1: Representation in power of 8.

$$N = 6 \quad 4 \quad 5$$

$$6 \times 8^2 \quad 4 \times 8^1 \quad 5 \times 8^0$$

Step 2: Decimal equivalent

$$N = (6 \times 8^{2}) + (4 \times 8^{1}) + (5 \times 8^{0})$$

$$= (6 \times 64) + (4 \times 8) + (5 \times 1) = (421)_{10}$$
Ans.

Example 3. Represent the hexadecimal number 6DE in the power of 16 and obtain its decimal equivalent.

Sol. Step 1: Representation in the power of 16.

$$N = 6 D E$$
 $6 \times 16^2 13 \times 16^1 14 \times 16^0$

Step 2: Decimal equivalent

$$N = 6DE = (6 \times 16^{2}) + (13 \times 16^{1}) + (14 \times 16^{0})$$
$$= (6 \times 256) + (13 \times 16) + (14 \times 1) = (1758)_{10}$$

 $(6DE)_{16} = (1758)_{10}$

Example 4. Express the number 423.6 in powers of 7 and find its decimal quivalent.

Sol. N = (423.6), *i.e.*, the base is 7.

Step 1: Representation in powers of 7.

$$N = \begin{bmatrix} 4 & 2 & 3 & 6 \\ 4 & 2 & 3 & 6 \end{bmatrix}$$

$$4 \times 7^2 \quad 2 \times 7^1 \quad 3 \times 7^0 \quad 6 \times 7^{-1}$$


Step 2: Decimal equivalent

$$N = (423.6)_7 = (4 \times 7^2) + (2 \times 7^1) + (3 \times 7^0) + (6 \times 7^{-1})$$

= (213.857)₁₀ Ans.

Example 5. Convert the binary number 1011.01 into its decimal equivalent. Sol.

Step 1, 2 and 3:



Step 4 : Addition :

 $(1011.01)_2 = (11.25)_{10}$

Ans

Example 6. Convert the octal number (314)8 into its decimal equivalent. Sol.

Step 1 : Get the octal number 8^2 8^0 Step 2: Write corresponding weights 192 Step 3: Multiply (columnwise)

Step 4: Add contents of row-3

192 + 8 + 4 = 204

 $(314)_8 = (204)_{10}$

Example 7. Convert the octal number (365.24)8 into its equivalent decimal number.

Sol.

Decimal number.


$$D = (3 \times 8^{2}) + (6 \times 8^{1}) + (5 \times 8^{0}) + (2 \times 8^{-1}) + (4 \times 8^{-2})$$

$$= 192 + 48 + 5 + 0.25 + 0.0625$$

$$D = 245.3125$$

Example 8. Convert the hex number (4C8.2)₁₆ into its equivalent decimal number.

Sol.



1. Given Hex Number:

2. Multiply each digit by its positional weight

 $(4C8.2)_{16} = (1224.125)_{10}$

Ans.

Example 9. Convert $(105)_{10}$ to the equivalent binary number.

Sol. We divide the given number by the radix or base of binary system which is 2.

Step Divide Integer Remainder Quotient QR 105/2 =(1) --52 2 105 ← Given number LSB (2)52/2 =1 LSB .--26 0 26 0 26/2 =(3)--13 0 13/2 =(4)OR (5)0 (6)3/2 =1 MSB 1 is not 1/2 = (7) divisible by MSB 2 hence Remainders stop here Column of quotients Binary Number = 1101001

∴Binary Number = 1101001

(b)

Decimal to binary conversion

Thus

 $(105)_{10} = (1101001)_2$

Ans.

Example 10. Convert (204)₁₀ into its equivalent octal number. Sol.


- We divide the decimal number by the radix (base) of octal system which is 8.
- The required conversion is as shown in Table P.1.12.6.

Divide	Integer Quotient	Remainder	
204/8 =		4	LSD
25/8 =	3	1	1
3/8 =	0	3	MSD

Decimal to octal conversion

 $(204)_{10} = (314)_8$

A simpler method, to carry out the decimal to octal conversion is illustrated in fig. P.1.12.6.



Ans.


Example 11. Convert the decimal number 259 into its hex equivalent. ...

Sol. The conversion takes place as follows:

The base is 16, so we divide the given number by 16.

डिजिटल इलेक्ट्रॉनिक्स

Ans.



 $(259)_{10} = (103)_{H}$

Example 12. Convert the decimal number 35 into radix 5 equivalent. Sol. The base is 5, so we will divide the given number by 5 as shown in fig.

	Step	Divide	Integer Quotient	Remainder	
	(1)	35/5 =	7	0	LSD
I	(2)	7/5 =	1	2	
	(3)	1/5 =	0	1	MSD

	Q	R	
5	35		
5	7	0	LSD
5	1	2	1
	0	1	MSD

Decimal to radix 5

Hence the answer is:

$$(35)_{10} = (120)_5$$

Example 13. Convert the decimal number (0.42)10 into binary. Sol.

Decimal fraction	× Base	Product	Recorded carry
0.42	× 2	0.84	0 MSB
0.84	× 2	1.68	ĭ ↑
0.68	× 2	1.36	1
0.36	× 2	0.72	ŏ
0.72	× 2	1.44	1 LSB

$$(0.42)_{10} = (0.01101)_2$$

Example 14. Convert $(0.8)_{10}$ to equivalent binary number.

Decimal fraction	Base	Product	Recorded carry
0.8	× 2	1.6	1 MSB
0.6	× 2	1.2	1 1
0.2	× 2	0.4	▼
0.4	× 2	0.8	
0.8	× 2	1.6	1 LSB

$$(0.42)_{10} = (0.11001)_2$$

Ans.

Example 15. Convert (0.6234)₁₀ into its equivalent octal ber.

Dogimato	aar deci	mal to oct	al	ctai num
Decimal fraction	Base	Product		
0.6234	×8		recor	ded carry
0.9872	×8	4.9872	4	MSD
0.8976	×8	7.8976	3	
0.1808	×8	1.4484		
0.4484	×8	2 5710		

 $(0.6234)_{10} = (0.47713)_8$

Example 16. Convert the decimal fraction (0.122)10 to its equivalent hex number.


Decimal fraction	× Base	Product	Recorded decimal	Hex	
0.122	× 16 =	1.952	Ť	> 1	MSD
0.952	× 16 =	15.232	15	→ F	1
0.232	× 16 =	3.712	3	▶3	0.12
0.712	× 16 =	11.392	11	→ B	12 1
0.392	× 16 =	8.272	8	▶6	
0.272	× 16 =	4.352	4	▶4	LSD

 $(0.122)_{10} = (0.1F3B64)_{16}$

Ans.

Example 17. Convert (85.63)₁₀ into its equivalent binary number.

Sol. Step 1: Separate integer and fractional parts.



Step 2: Convert the integer

2970

ere	-	110 1	1100	B			
-	2	85					
-	2	42	1	LS	SB		
	2	21	0				
_	2	10	1				
_	_	5	0				
_	2	2	1				
	2	1	0				
-	-	0	1	M	SB		
-	8	0					
. (85) ₁₀ = (1010101)							
	L	80)1	0_	(20			

Step 3: Convert the fractional part

$$0.63 \times 2 = 1.26$$
 1 MSB
 $0.26 \times 2 = 0.52$ 0
 $0.52 \times 2 = 1.04$ 1,
 $0.04 \times 2 = 0.08$ 0
 $0.08 \times 2 = 0.16$ 0 LSB
 $\therefore (0.63)_{10} = (10100)_2$

Step 4: Combine the results of steps 2 and 3. $(85.63)_{10} = (1010101.10100)_2$

Ans.



Study PC
$$1 \times x^{2} + 9 \times x^{1} + 3 \times x^{0} = 6 \times 8^{2} + 2 \times 8^{1} + 3 \times 8^{0}$$

$$x^{2} + 9x + 3 = 384 + 16 + 3$$

$$x^{2} + 9x + 3 = 403$$
Solving Equation (2) we get,
$$x^{2} + 9x - 400 = 0$$

Ans.

x = 16Example 22. (a) Obtain the 2's complement of (1011)2. Sol. Step 1: Obtain 1's complement of the given number:

1's complement of 1011 is 0100. Step 2: Add 1 to 1's complement:

195

1's complemnt : Add 1 2's complement

Hence the 2's complement of 1011 is 0101.

Example 22. (b) Obtain the 2's complement of (10110010)₂.

Given number : 10110010 1's complemnt 0 1 0 0 1 1 0 1 Add 1 2's complement : 01001110

Example 23. Perform $(9)_{10} - (5)_{10}$ using 2's complement method. Sol. Step 1: Obtain 2's complement of (5)10:

Decimal Binary 2's complement

 $(5)_{10}$ $(0101)_2$

Step 2: Add $(9)_{10}$ to 2's complement of $(5)_{10}$:

 $(9)_{10}$ 2's complement of (5)10 Carry Discard Carry -1 0 1 0 0 ⇒ (4)10 Final carry 4 indicates that the answer is positive and in its true form.


Ans.

 $(9)_{10} - (5)_{10} = (4)_{10}$

Example 24. Perform $(4)_{10}$ – $(9)_{10}$ using the 2's complement method.

Sol. Convert both the numbers to binary.

 $(4)_{10} = 0100_2$ and $(9)_{10} = 1001_2$



Step 3: Convert the answer into its true form:

Answer:

1 0 1 1 In 2's complement form 1

Subtract 1:

 $\frac{-}{1} \frac{1}{0} \frac{1}{0}$

Invert all bits: 0 1 0 1 Answer in true form.

Thus the answer is $-(0101)_2$ *i.e.*, $(-5)_{10}$. Example 25. Add $(10111)_2$ and $(11001)_2$. Sol.

 The binary addition will take place column by column. The carry generated in the addition of bits in the previous column is to be transferred to the next column.

 Then in that column the addition of carry and the bits corresponding to the two given numbers is to be performed.

Carry		1	1	1	1	
A	+	1	0	1	1	1
В		1	1	0	0	1
Answer →	1	1	0	0	0	0

So the result of addition is $(110000)_2$.

Example 26. Add 24 and 13 in binary.

Sol. Step 1: Convert the given numbers into binary numbers.

_2	2	4			
2	1	2	0	L	SB
2	1	6	0	4	1
2	1	3	0		
2	1	1	1		
	(1	M	SB

2	13		
2	6	1	LSB
2	3	0	1
2	1	1	
	0	1	MSB

:
$$(24)_{10} = (11000)_2$$
 : $(13)_{10} = (1101)_2$ Step 2: Perform the binary addition.

APPE

Study Power Point

$$\frac{+(13)_{10}}{(37)_{10}} = \frac{+}{1} \frac{1}{0} \frac$$

Example 27. Subtract the decimal numbers (38) $_{10}$ and (29) $_{10}$ by converting them

Sol. Step 1: Convert $(38)_{10}$ and $(29)_{10}$ into their binary equivalents:

2	38						Junta
2	19	0	LSB	2	29		
2	9	1	1	2	14	1	LSB
2	4	1		2	7	0	1
2	2	0		2	3	1	
2	1	0		2	1	1	.
	0	1	MSB		0	1	MSB
	1	1					

 $\therefore (38)_{10}(100110)_2$

 $(29)_{10} = (11101)_2$

Step 2: Perform the subtraction:

Borrow	1	1			1	
(38)10	1	0	0	1	1	0
-(29)10	-	1	1	1	0	1
(09) ₁₀ →	0	0	1	0	0	1 ← Answer

Example 28. Add (569)₁₀ and (687)₁₀ in BCD. Sol.

569 →	0101	0101	1001	,
+687 →	0110	1000	0111	
11	1	1,	111	
1256	1011 Invalid BCD	1111 1 Invalid BCD	Valid BCD with carry 1	← Incorrect answer

Add $(0110)_2$ to only the invalid BCD numbers to get correct answer.

Add (0110)2 to only

1011 1111 00000
$$\leftarrow$$
 Incorrect answer

+ 0110 0110 0110

1111 11

11

0010 1 0101 0110

 \leftarrow Correct BCD answer

0001 0010 0101 0110 \leftarrow (569)10 + (687)16 = (1256)10

Sol. Step 1: Obtain 9's complement of (7)10:

9's complement of 7 is $(9-7) = (2)_{10}$

Step 2: Add (4)₁₀ and 9's complement of (7)₁₀:

$$(4)_{10}$$
 and 9 s complements $(4)_{10} \rightarrow 0 \quad 1 \quad 0 \quad 0 \quad \leftarrow \quad BCD \text{ of } 4$

Final carry is 0. Hence result is negative, hence take 9's complement of the result.

Step 3: Take 9's complement of the result:

$$(4)_{10} - (7)_{10} = (-3)_{10}$$

Example 30. Perform the subtraction $(9)_{10} - (4)_{10}$ in the BCD using the 10° s

Sol. Step 1: Obtain the 10's complement of (4)₁₀:

9's complement of $4 = 9 - 4 = (5)_{10}$

10's complement of $4 \rightarrow 6$

Step 2: Add $(9)_{10}$ and 10's complement of $(4)_{10}$:

1 1 1 1 ← Invalid BCD and carry = 0 Step 3: Add $(6)_{10}$ + 0 1 1 0 \leftarrow Add $(0110)_2$ for correction

Discard final carry \rightarrow 1 0 1 \leftarrow Answer is positive and in true BCD form

 $(9)_{10} - (4)_{10} = (5)_{10}$

Example 31. Perform $(3)_{10}$ – $(8)_{10}$ in BCD using 10's complement method. Sol. Step 1: 10's complement of (8)10:

10's complement of $(8)_{10}$ is (9-8)+1=2.

Step 2: Add 3 and 10's complement of 8:

Study Power Point, gipal carry is 0. Hence sum is negative and not in its true form. Step 3: Obtain 10's complement of the sum: subtract the sum from (9)10 -> ← Sum Add 1 → Final Result: ← BCD 5 The result is negative. $(3)_{10} - (8)_{10} = (-5)_{10}$ Example 32. Perform (54)₁₀ - (22)₁₀ in BCD using 10's complement. Sol. Step 1: 10's complement of 22: 9's complement of 22 Add 1 10's complement of 22 Step 2: Add $(54)_{10}$ and 10's complement of $(22)_{10}$: $(54)_{10} \rightarrow$ 10's complement of (22)10 Carry 1 1 0 0 1 1 0 Invalid BCD numbers → 0 1 1 0 0 1 1 0 Step 3 : Add (0110)₂ → A 0 0 1 0 ← Answeer is positive and Discard final carry in true BCD form $(54)_{10} - (22)_{10} = (32)_{10}$ Example 33. Add $(7)_{10}$ and $(6)_{10}$ in excess-3. Sol. Convert $(7)_{10}$ and $(6)_{10}$ in excess-3. $(7)_{10} = (1010)_{xs-3}$ and $(6)_{10} = (1001)_{xs-1}$

$$(7)_{10} = (1010)_{xs-3}$$
 and $(6)_{10} = (1001)_{xs-1}$

Step 1: Add the two excess-3 numbers:

Final carry
$$\rightarrow$$
 1 0 0 1 0 \leftarrow Excess -3 for $(7)_{10}$ \leftarrow Excess -3 for $(6)_{10}$ \leftarrow Excess -3 for $(6)_{10}$

Step 2: Carry is 1 so add 0011 to the sum:

Example 34. Add (2)₁₀ and (3)₁₀ in excess-3. Sol. Convert the given decimal numbers into excess-3. $(2)_{10} = (0101)_{xs-3}, (3)_{10} = (0110)_{xs-3}$

Step 1: Add the two Excess-3 numbers:

Step 2: Carry is 0, so subtract (0011) from the sum:

 $(2)_{10} + (3)_{10} = (5)_{10}$ Example 35. Prove that $(A + \overline{B} + AB) (A + B)(AB) = 0$ Sol. LHS = $(A + \overline{B} + AB)(A + \overline{B})(\overline{AB})$ But A + AB = A... Refer to Ex. 2.6.1. LHS = $(A + \overline{B})(A + \overline{B})(\overline{A}B)$ $=(AA+A\overline{B}+A\overline{B}+\overline{B}\overline{B})(\overline{A}B)$ But $A \cdot A = A$ and $\overline{B} \cdot \overline{B} = \overline{B}$ and $A\overline{B} = A\overline{B} = \overline{B}(A + A) = A\overline{B}$ ٠. LHS = $(A + A\overline{B} + \overline{B})(\overline{A}B)$ $= [A(1+B)+\overline{B}](\overline{A}B)$ But $(1+\overline{B})=1$ \therefore LHS = $[(A \cdot 1) + \overline{B}](\overline{AB})$ LHS = $(A + \overline{B})(\overline{A}B)$... since $A \cdot 1 = A$ $=A\overline{A}B+\overline{A}B\overline{B}$ But $A\overline{A} = 0$ and $B\overline{B} = 0$

But AA = 0 and BB = 0 $\therefore LHS = 0 + 0 = 0$ Example 36 Simplify Approximately 15 and 15 a

S = 0 + 0 = 0 ... Proved $BCD + A\overline{R}CD$

Example 36. Simplify: $ABCD + A\overline{B}CD$. Sol. $Y = ABCD + A\overline{B}CD = ACD(B + \overline{B})$ But $(B + \overline{B}) = 1$

 $(B+\overline{B}) = 1$ Y = ACDAns.

Example 37. Simplify the following expression:

Sol. $Y = (\overline{AB} + \overline{A} + AB)$ $Y = (\overline{AB} + \overline{A} + AB)$ $\overline{AB} = \overline{A} + \overline{B}$ $Y = (\overline{A} + \overline{B} + \overline{A} + AB)$ $\overline{A} + \overline{A} = \overline{A}$ $Y = (\overline{A} + \overline{B} + \overline{A} + AB)$ $Y = (\overline{A} + \overline{B} + AB)$

... De-Morgan's first theorem

RATE Study Power Point Now use De-Morgan's second theorem which states that, $A + B + C = \overline{A} \cdot \overline{B} \cdot C$ $Y = A \cdot B \cdot AB$ But A = A and B = B $Y = A \cdot B \cdot \overline{AB}$ But $\overline{AB} = (\overline{A} + \overline{B})$... De-Morgan's second theorem $Y = A \cdot B(\overline{A} + \overline{B}) = A\overline{A}B + AB\overline{B}$ But $A\overline{A} = 0$ and $B\overline{B} = 0$: $Y = 0 \cdot B + A \cdot 0$ = 0 + 0... since $0 \cdot B = 0$ and $A \cdot 0 = 0$ Y = 0Example 38. Simplify the following Boolean expressions: 1. $A\overline{B} + \overline{A}B + AB + \overline{A}\overline{B}$ 2. $A\overline{B}C + \overline{A}BC + ABC$ Sol. 1. $Y = A\overline{B} + \overline{A}B + AB + \overline{A}B$ $=\overline{B}(A+\overline{A})+B(\overline{A}+A)$ $= \overline{B} + B$ \therefore since (A + A) = 1Y=1... since B + B = 1 $Y = A\overline{B}C + \overline{A}BC + ABC$ $= AC(\overline{B} + B) + \overline{A}BC$ $= AC + \overline{A}BC$ $= AC + \overline{A}BC$ $=C(A+\overline{A}B)$ =Y=C(A+B)... since $A + \overline{AB} = A + B$ Example 39. Prove the following Boolean identifies: $A + \overline{AB} + AB = A + B$ (i) (ii) $A\overline{B} + \overline{A}B + AB + \overline{A}B = 1$ Sol. LHS = $A + \overline{A}B + AB = A + B(\overline{A} + A)$ (i) =A+B(1)... since $A + \overline{A} = 1$ LHS = A + B = RHS.LHS = $\overline{AB} + \overline{AB} + \overline{AB}$ $=(A+\overline{A})\overline{B}+(\overline{A}+A)B$ $= \overline{B} + B$... since $\overline{A} + A = 1$

Example 40. Simplify the expression given below.

 $Y = AB + (A+B)(\overline{A}+B).$

LHS = 1

= 1

Sol. Step 1: Bring the given expression in SOP form.

Given expression:

$$Y = AB + (A + B)(\overline{A} + B)$$

= $AB + (A\overline{A} + AB + \overline{A}B + BB)$

... since $\overline{B} + B = 1$

... Proved.

Step 2: Search for common factors and simplify:


$$Y = AB + A\overline{A} + AB + \overline{A}B + BB$$
$$= AB + AB + BB + A\overline{A} + \overline{A}B$$

But
$$AB + AB = AB, BB = B \text{ and } A\overline{A} = 0$$

 $Y = AB + B + \overline{A}B = B(A+1) + \overline{A}B$
But $(A+1) = 1$
 $Y = B + \overline{A}B = B(1+\overline{A}) = B$... since $(1+\overline{A}) \ge 1$
 $Y = B$

This is simplified expression.


Example 41. For the K-map shown in figure or write the simplified Boolean expression.



Simplified Boolean expression : $Y = B\overline{C} + AB + A\overline{C}$ (1) (2) (3)

Ans.


Example 42. For the Kamaugh map shown in figure obtain the simplified Boolean equation.



Simplified Boolean expression : $Y = \overline{A}\overline{C} + AC + B$ (2) (3)

Ans.

Example 43. Write the simplified Boolean expression from the K-map given in




Simplified Boolean expression : $Y = \overline{B} + \overline{C}$

तिशिष्ट

Study Power Point

Example 44. Write the simplified Boolean equation from the K-map shown in



Simplified Boolean equation : $Y = \overline{B} + \overline{A}\overline{C}$ (1) (2)

Ans.

Example 45. A logical expression in the standard SOP form is as follows: $Y = \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}C + A\overline{B}C$

Minimize it using the K-map technique.

Sol.

Step 1: Prepare the K-map and place 1's and 0's as shown in fig.

$$\overline{A}B\overline{C}=m_2, \overline{A}\overline{B}\overline{C}=m_0, \overline{A}BC=m_3, A\overline{B}C=m_5$$

A BC	BC 00	BC 01	BC 11	BC 10
Αo	1 0	0	1 3	1 2
A 1	0 4	1 5	0 7	0 6

Step 2: Locate the isolated 1's and encicle them.

								Service P	- Pair 1	: A
A BC	BC 00	BC 01	BC 11	B C 10	ABC	BC 00	BC 01	BC 11	BC 10	
Αo	1 0	0	1 3	1 2	ΤO	1)	0 1	(I.	3 2	
A 1	0 4	1 5	0 7	0 6	A1	0 4	(I)	0	7 0 6	
						A TO		2 : AC		

Step 3: Identify the pairs.
$$Y = \overline{AB} + \overline{AC} + A\overline{BC}$$
Pair 1 Pair 2 Isolated 1

This is the minimized expression.

Example 46. For the logical expression given below draw the K-map and obtain the simplified logical expression.

 $Y = \Sigma m(1, 5, 7, 9, 11, 13, 15).$

Realize the minimized expression using the basic gates.

Sol. The given expression is,

 $Y = m_1 + m_5 + m_7 + m_9 + m_{11} + m_{13} + m_{15}$

It can be expressed on K-map as shown in fig.

AB CD	\overline{CD}_{00}	CD 01	CD 11	CD 10	
ĀB 00	0 0	1	0 3	0 2	— Quad 1 : CD
ĀB 01	0 4	1 1 5	1 7	0 6	— Quad 2 : BD
AB 11	0	111111111111111111111111111111111111111	1)	0	t : mot satisfie and
AB 10	0 8		1,	0	— Quad 3 : AD

The simplified logical expression is given by,

$$Y = \overline{C}D + BD + AD$$

$$\downarrow \qquad \qquad \downarrow \qquad \qquad \qquad \qquad \cdots (1)$$

Quad 1 Quad 2 Quad 3

Minimized expression $Y = D(\overline{C} + B + A)$

Example 47. Minimize the following Boolean expression using K-map and realize it using the basic gates.

$$Y = \sum m(1, 3, 5, 9, 11, 13).$$

Sol. The given expression can be expressed in terms of the minterms as,

$$Y = m_1 + m_3 + m_5 + m_9 + m_{11} + m_{13}$$

$$AB \quad CD \quad \overline{CD} \quad \overline{CD} \quad CD \quad C\overline{D} \quad \overline{D} \quad$$

The corresponding K-map is shown in fig. The logical expression is given by,

$$Y = \overline{BD} + \overline{CD}$$

$$Quad 1 \quad Quad 2$$
...(1)

135

This is the minimized logical expression. $Y = D(\overline{B} + \overline{C})$

gealization

The minimized expression is the realized as shown in fig. P.2.13.4(b).


B
$$\overline{B}$$
 \overline{B} \overline{C} \overline{C}

Relation with minimum number of gates.


Example 48. Minimize the following expression using K-map and realize using the basic gates.

Sol.

$$Y = \Sigma m(1, 2, 9, 10, 11, 14, 15)$$



(a) K-map simplification.



(b) Realization with minimum number of gates.

Minimized expression :
$$Y = \overline{B} \, \overline{C} D + \overline{B} \, C \overline{D} + A C$$

$$= B \, (\overline{C} D + C \overline{D}) + A C$$

$$= X \, OR \, gate$$

$$Y = \overline{B}(C \oplus D) + AC$$


Example 49. Simplify the expression given below using K-map. The don't care conditions are indicated by d().

 $Y = \Sigma m(1, 3, 7, 11, 15) + d(0, 2, 5).$

Sol. The given equation is,

$$Y = \underbrace{m_1 + m_3 + m_7 + m_{11} + m_{15}}_{\text{Regular minterms so enter 1's}} + \underbrace{d(0, 2, 5)}_{\text{Don't care conditions so enter x marks}}$$

The required K-map is shown in fig. P.2.13.11.



: Simplified equation is $Y = CD + \overline{AB}$.

$$Y = CD + \overline{A}\overline{B}$$

Example 50. Minimize the SOP expression given below using K-map. $Y = \Sigma m(1, 3, 7, 11, 15) + \Sigma d(0, 2, 5, 8, 14).$


Sol. The required K-map with don't care conditions.

AB CD	<u>CD</u> 00	CD 01	CD 11	CD 10	
ĀB 00	(×	1			Group 2 : AB
ĀB 01	0 4	× 5	1 7	0	
AB 11	0	0	1	× 14	
AB 10	× 8	0 9		0	
	SA	1001		10	Group 1 : CD

 $Y = CD + \overline{A}\overline{B}$

Example 51. Minimize the following expression using K-map. $Y = \Sigma m(0, 1, 5, 9, 13, 14, 15) + d(3, 4, 7, 10, 11).$ Sol. Refer fig. for the required K-map.

137



Simplified equation

$$Y = AC + D + \overline{A}\overline{C}$$
(1) (2) (3)
$$Y = D + (AC + \overline{A}\overline{C})$$

$$EX \cdot NOR$$

$$Y = D + (A \cdot C)$$

Example 52. Minimize the following standard POS expression using K-map. $Y = \Pi M(0, 2, 3, 5, 7)$

Sol.

1. The given expression is in the POS form. It can be written in terms of the maxterms as follows:

$$Y = M_0 M_2 M_3 M_5 M_7$$

2. The three variable K-map for POS form is shown in fig.

ABO	C BC	01	11	10	BC	ABO	00/	Gro 01	up 1	10	— Group 3 : B + C
0	M ₀	M ₁	M_3	M_2	1	0	0)	1	0	(0 ←	Group 1 : A + C
1	M_4	M ₅	M ₇	M_6	7	1	1	(0	10)	1	
		1 113		Group 2: A + C							


- 3. Enter a 0 corresponding to each maxterm in the given expression as shown in fig. P.2.15.2(b).
- 4. Three groups are formed as shown in fig. P.2.15.2(b).

: Minimized expression is as follows:

 $Y = (A+C)(\overline{A}+\overline{C})(\overline{B}+\overline{C})$

Ans.

Example 53. Find the expression for the output in the POS form for the K-map shown in fig.



Sol.

Note that two quads have been encircled in fig. P.2.15.3.

When a quad is encircled, two variables which change will get eliminated.

Expression for output in the POS form is as follows:

$$Y = A \cdot \overline{C}$$

$$Group 2$$

$$Group 1$$

Ans.

Example 54. Write the simplified expression for output in the POS form for the following expression:


$$Y = \Pi M(0,2,3,7)$$

Sol.

The given expression is,

$$Y = M_0 M_2 M_3 M_7$$

- 2. In the K-map enter 0's corresponding to these maxterms and enter 1's in the remaining cells as shown in fig. P.2.15.4(a).
- 3. Group the zeros as shown in fig. P.2.15.4(b) for the further simplifications.



4. Simplified equation using K-map is as follows:

$$Y = (A+C)(\overline{B}+\overline{C})$$

Aris.

Example 55. Write the expression for ouput in the POS form for the K-map shown in fig.

.\0	D			
VR /	00	01	11	10
00	(0)	1	1	(6,-
01	1	1	1	1
11	1	1	1	1
10	(0)	1	1	(0)
m f.				'


The 0s in four corners form a quad. Hence 2-variables which change will get eliminated

Sol. Expression for output

$$Y = B + D$$

Example 56. For the K-map shown in fig. write the expression for output in the POS form.

Sol. The expression for output is



$$Y = (A + C + D)(A + \overline{B} + \overline{D})(\overline{A} + \overline{C})$$
(1) (2) (3)

प्रयोगात्मक कार्य (Practical Work)

प्रयोग संख्या-1

उद्देश्य (Object)

दो इनपुट वाले निम्न लॉजिक गेटों की सत्य-तालिका (truth table) का सत्यापन करना—


NOT, AND, OR, NAND, NOR तथा XOR

उपकरण एवं युक्तियाँ (Apparatus and Devices)

ब्रेड-बोर्ड, + 5V रेगुलेटेड पावर सप्लाई; डिजिटल मल्टीमीटर, डुअल बीम CRO अथवा LED इन्डीकेटर, ICs 7404, 7408, 7432, 7400, 7402, तथा 7486.

सिद्धान्त (Theory)

किसी गेट की आउटपुट, उसके इनपुटों पर विद्यमान विभव स्तर के संयुक्त प्रभाव पर निर्भर करती है। किसी गेट की सल तालिका, प्रत्येक इनपुट की अवस्थाओं के संगत आउटपुट प्रदर्शित करती है। तालिका में उपरोक्त लिखित गेटों की सल्य तालिका प्रदर्शित की गई है।



In	Output	
A	Y	
0V	0V	+5V
0V	+5V	+5V
+5V	0V	+5V
+5V	+5V	0V

IC-7400 (Quad, 2-Input NAND Gate)

(a) circuit for user section of truth table of NAND gate

(b) Truth-table of NAND gate

चित्र: 1.1 विभिन्न द्वि-इनपुट गेटों की सत्य-तालिका तथा संकेत (Symbols)

				(Symbo	18)
S. No.	Gate Name	1 LUMBETS	Symbols and Boolean Relation	Pin Configuration	Truth tables
1.		TTI 7404, 5404, 7405 (OC) CMOS- 74C04, 54 54C04,CD-4069, CD-4009 M/4009C (All Hex-Inverters)		74/5404 and C04 pin-14-+V pin-7 - GND 1 - 2, 3 -4 5 - 6, 9 - 8, 11 -10; 13 - 12	Input Output A 0 1 0 1

		THE CONTRACT OF	घा य	~	1 5	D		
		1	TTL 74/5408, 74/5405		tudy Power Point			
		ANI	CMOS-74C08, CD	A B Y	74/5408 and $C081, 2 (I/O) \Rightarrow 3;4, 5 \Rightarrow 6; 9, 10 \Rightarrow 8$	A	В	Y
			BM/BC (Quad, 2Inpa	Y = A - B	$12, 13 \Rightarrow 11$ $11 \longrightarrow V_{ce};$ $7 \Rightarrow GND$	0 0	0	0
			of the same by the same	The state of the state of	GND	1	0	0
	3.		TTI - 74/5432 CMOS - 4/54C3	2 1	74/5432 and C32			
		OR	CD407BC/BM	BY	$1, 2 \text{ (LPs)} \Rightarrow 3 \text{ (OP)}$ $4, 5 \Rightarrow 6$	A 0	B 0	Y 0
			(Quad. 2-Input)	Y = A + B	$9, 10 \Rightarrow 8$ $12, 13 \Rightarrow 11$	0 1	0	1 1
	4.		tii 74/5403		$14 - \Rightarrow + V\alpha_{ee}$ $7 \Rightarrow GND$	1	1	1
		NAND	(OC)	O A	74/5400 and C00 1, 2 \Rightarrow 3	A	В	Y
			and CD 4011 BC/BM	BY	$4, 5 \Rightarrow 3$ $9, 10 \Rightarrow 8$ $12, 13 \Rightarrow 11$	0	0	1
				$Y = \overline{AB}$	$14 \Rightarrow V\alpha_{cc}$ $7 \Rightarrow GND$	1	0	0
5.	+		TTL - 74/5402					
0.			CMOS - 74/54C02	4	74/5400 and C02 2, 3 \Rightarrow 1	A 0	B 0	Y
	ı	NOR	and CD 4001 C/M	BY	$5, 6 \Rightarrow 4$ $8, 9 \Rightarrow 10$	0	1	0
				$Y = \overline{A + B}$	$11, 12 \Rightarrow 13$ $14 \Rightarrow V\alpha_{cc}$	1 1	0	0
-					7 ⇒ GND		144	
6.			TTI – 74/5485 CMOS – 74/54C86		74/5486 and C86 1, $2 \Rightarrow 3$	A	В	Y 0
		0.7	and	В	$4, 5 \Rightarrow 6$	0	0	1
1	Ex	r-OR	CD 4030 C/M		$9, 10 \Rightarrow 8$ $12, 13 \Rightarrow 11$	1	0	1
					$14 \Rightarrow V\alpha_{cc}$ $7 \Rightarrow GND$	1	1	0
W	Vh	ere	OC = Open Collector	A, B = Input Y = Output	$+V\alpha_{cc} = +5V(TTL)$ = $+12V(CMOS)$		ow(≠ 0 igh(≠ ·	V) +Vα _{cc})

विधि (Procedure)

- (1) NAND गेट की सत्य तालिका का सत्यापन करने के लिए, IC-7400 के एक गेट के साथ चित्र 1.1 के अनुसार, परिपथ को ब्रेड-बोर्ड पर संयोजित करते हैं।
 - (2) अब इस IC की पिन–14 पर ++ V_{cc} (= +5V) तथा पिन–7 पर ब्राउन्ड प्रयुक्त करते हैं।
- (3) द्विपथ स्विच Sw_1 द्वारा A- इनपुट टर्मिनल पर तथा स्विच Sw_2 द्वारा B- इनपुट टर्मिनल पर सत्य तालिका की कोई एक अवस्था के अनुसार इनपुट प्रयुक्त करके, NAND गेंट के आउटपुट का प्रेक्षण करते हैं।

इसी प्रकार सत्य-तालिका को चारों अवस्थाओं का सत्यापन करते हैं। जब जिस input(s) एवं output पर विभव की उच्च अवस्था होगी, उसका LED प्रकाशित हो जाएगा तथा इसके विपरीत निम्न अवस्था होने पर LED ऑफ रहता है। प्रयोग संख्या-2

143

व्यवस्य (Object)

XOR तथा NAND गेटों को प्रयुक्त कर अर्द्ध योगकारी (half-adder) एवं अर्द्ध-अन्तरकारी (half subtractor) की हूरचना करना तथा उनकी सत्य-तालिका का सत्यापन करना।

ज्यकरण एवं युक्तियाँ (Apparatus and Devices)


ब्रेड-बोर्ड, रेगुलेटेड पॉवर-सप्लाई- 5V, 500 mA, ICs—7400 तथा 7486, बुअल बीम CRO, मल्टीमीटर अथवा LED इन्डीकेटर इत्यादि।

सिद्धान्त (Theory)

香

हाफ-एडर परिपथ केवल 2-बिट का योग (sum) तथा कैरी (carry) प्रदान कर सकता है। इसी प्रकार हाफ सब्ट्रेक्टर केवल 2-बिट का अन्तर तथा बॉरो प्रदान कर सकता है।

हाफ-एडर तथा हाफ सब्ट्रेक्टर की सत्य-तालिकायें क्रमश: चित्र 2.2 तथा चित्र 2.4 तालिका में प्रकाशित की गई हैं। णरिपथ-आरेख (Circuit Diagram)




चित्र : 2.1-Half Adder circuit Using XOR and NAND gates.

हाफ-एडर की सत्य तालिका तथा लॉजिक व्यंजक

Input A B		Out	put	Y - at- Deletions
		Sum	Carry	Logic Relations
0 0 1 1	0 1 0 1	0 1 1 0	0 0 0 1	(i) Sum = $A\overline{B} + \overline{A}B = A \oplus B$ where \oplus = Symbol of Ex-OR (ii) Carry = $A \cdot B = \overline{A \cdot B} =$ NAND and NOT

चित्र : 2.2- Truth Table of Half-Adder Circuit



चित्र : 2.3- Half-Subtractor Circuit.

हाफ-सब्ट्रेक्टर की सत्य-तालिका तथा लॉजिक-व्यंजक

Input		Outp	out	THE PROPERTY OF THE PARTY OF TH	
A	В	Diff.	Carry	Logic Relations	
0	0	0	0	Difference = $\overline{A} \cdot B + A \cdot \overline{B} = A \oplus B$	
0	1	1	1	Borrow = $\overline{A} \cdot B = \overline{A} \cdot B$	
1	0	1	0	= Not A,1 NAND (A and B) and NOT	
1	1	0	0		

বিস : 2.4 - Truth Table of Half-Subtractor Circuit

- (1) Half-Adder की संरचना और उसकी सत्य-तालिका का सत्यापन-
 - (i) चित्र के अनुसार परिपथ को ब्रेड-बोर्ड पर संयोजित करते हैं।
 - (ii) अब दोनों ICs-7486 एवं 7400 की पिन-14 पर +5V तथा पिन-7 पर ग्राउन्ड प्रयुक्त करते हैं।
 - (iii) चित्र की सहायता से LEDs इन्डीकेटर बना कर सत्य-तालिका का सत्यापन करते हैं।
- (2) Half-Subtractor की संरचना और उसकी सत्य-तालिका का सत्यापन—
 - (iv) चित्र के अनुसार परिपथ को ब्रेड-बोर्ड पर संयोजित करते हैं।
 - (v) अब विधि (ii) से (iii) तक की पुनरावृत्ति करते हैं।

प्रयोग संख्या-3

उद्वदेश्य (Object)

XOR तक NAND गेट प्रयुक्त कर Full Adder परिपथ की संरचना करना। उपकरण एवं युक्तियाँ (Apparatus and Devices)

ब्रेड-बोर्ड, रेगुलेटेड पावर सप्लाई— 5V, 500 mA;

ICs-7486 एवं 7400, LED इन्डोकेटर, डुअल-बीम CRO अथवा मल्टीमीटर। सिद्धान्त (Theory)

फुल-एडर एक साथ तीन अंकों का योग करते हैं। इस फुल-एडर के आउटपुट पर एक योग (sum) का अंक तथा दूसरा कैरी अंक प्राप्त होता है।

पूर्ण योगकारी की सत्य-तालिका तथा लॉजिक-व्यंजक

	In the second se					सत्य-तालिका तथा लॉजिक-व्यंजक
1		Input	s	Out	puts	ماري مراتات
-	A	B	C	Sum	Carry	
	0	0	0	0	Carry	Logic Relations
1	0	0	1	1	0	$Sum = \overline{A} BC + \overline{A} BC + ABC$
	0	1	0	1	0	ABC + C(AB + AB) + ABC
	0	1	1	0	1	$(AB + AB) + C (A \oplus D)$
	1	0	0	1	0	$-C(AA+BB+\overline{AB}+AB)+\overline{C}(A\otimes T)$
	1	0	1	0	1 .	So Sum because $\overline{AA} = B\overline{B} = 0$
	1	1	0	0	1	
	1	1	1	1	1	$= C [A (\overline{A} + B) + \overline{B} (\overline{A} + B)] + \overline{C} [A \oplus B]$ $= C [(A \cdot \overline{B}) (\overline{A} \cdot B)] + \overline{C} [A \oplus B]$
				19.0	1000	$= C(A+B)(\overline{A.B}) + C[A \oplus B]$
					1	by De Morgan's Theorem
						$= C [AB + \overline{A}B] + \overline{C} [A \oplus B]$
						by De Morgan's Thomas
						$Sum = C[A \oplus B] + C[A \oplus B]$
						$=C\oplus [A\oplus B]$

जहाँ, C इनपुट— पहले वाले कॉलम की carry है।

अत: Sum =
$$C \oplus [A \oplus B]$$

इसी प्रकार
$$Carry = A\overline{B}C + A\overline{B}C + AB\overline{C} + ABC$$

$$=C(AB+AB)+AB(C+\overline{C})$$


$$= C(A \oplus B) + AB$$


$$=\overline{[\overline{C}(A\oplus B).[A\ B]}$$

(क्योंकि $C + \overline{C} = 1$)

145

परिपथ आरेख (Circuit Diagram)





বিস : 3.1 (b) Circuit Diagram of a Full-adder using XOR and NAND gates

- (1) पूर्ण-योगकारी परिपथ को चित्र के अनुसार संयोजित करके, दोनों ICs-7486 एवं 8400 की पिन-14 पर +5V तथा पिन-7 पर ग्राउन्ड विभव प्रयुक्त करते हैं।
- (2) अब मल्टीमीटर या CRO द्वारा दी गई सत्य-तालिका का सत्यापन करते हैं।

प्रयोग संख्या-4

उद्भय (Object)

JK फ्लिप-फ्लॉप की सत्य-तालिका (Truth-table) को सत्यापित करना।


उपकरण एवं युक्तियाँ (Apparatus and Devices)

डिजिटल ट्रेनिंग एवं डिजिटल इलेक्ट्रॉनिक सेट IC 7404, IC 7408, IC 7411, IC 7474, IC 7476 सिद्धान्त (Theory)

डिजिटल सिस्टम में लॉजिक सर्किट या तो कम्बीनेशनल होती है या Sequential होती है। Combinational Circuit अपने वर्तमान वैल्यू पर निर्भर करती है जबकि Sequential Circuit में ऐसा नहीं है। Flip-Flop, Sequential Circuit की मुख्य कड़ी है।

JK Flip-Flop

JK Flip-flop, SR Flip-flop का मोडिफाइड वर्जन है।



चित्र 4.1 : Logic Diagram of JK Flip flop

Characteristic Table

CLK	J	K	Q(t+1)	Comment
0	X	X	Q(t)	NC
1 -	0	0	Q(t)	NC
1	0	1	0	Reset
1	1	0	1	Set
1	1	1	Q(t)	Toggle

- (1) I.C. एवं ब्रेडबोर्ड की सहायता से JK Flip-flop को इम्प्लीमेन्ट करते हैं।
- (2) इसके बाद Truth table को सत्यापित करते हैं।

उद्देश्य (Object)


Counter को डिजाइन कर उसकी सत्य-तालिका का सत्यापन करना।

उपकरण एवं युक्तियाँ (Apparatus and Devices)


डिजिटल I.C. ट्रेनर किट, IC 7473, 74LS08, 74LS32, 74LS04

सिद्धान्त (Theory)

डिजिटल सर्किट में पल्सों को काउन्ट करने वाली युक्ति को काउन्टर कहते हैं। काउन्टर कुछ फ्ल्प-फ्लॉप का समृह होता है जिसमें क्लॉक पल्स सिग्नल एप्लाई की जाती है।



चित्र : 5.1 Logic Diagram of a 3-bit Synchronous Counter.



चित्र : 5.2 Timing Diagram of a 3-bit Counter.

- 1. चित्र में दिए गए लॉजिक सर्किट को कन्सट्रक्ट करना।
- 2. Up/Down इनपुट का उपयोग करते हुए Up Counter तथा Down Counter का चयन करना।
- 3. दिए गए Count Sequence को सत्यापित करना।

प्रयोग संख्या-6


उद्देश्य (Object)

8 bit D/A कनवर्टर का ऑपरेशन तथा सत्यापन करना।

उपकरण एवं युक्तियाँ (Apparatus and Devices) ट्रेनर किट D/A कनवर्टर

सिद्धान्त (Theory)

 $\mathrm{D/A}$ कनवर्टर का परिपथ चित्र में दर्शाया गया है। इसमें V_{REF} Reference Voltage है।



- 1. परिपथ में प्रयुक्त स्विच खुली या बंद दो स्थितियों में हो सकती है।
- 2. जब सभी स्विचें खुले होंगे तब इनपुट करेन्ट शून्य होगी।
- 3. सभी स्थित वन्द होने की स्थिति में $D_3=D_2=D_1=D_0=1$ होगा।

Study Power Point Notes

ODD SEMESTER EXAMINATION (U.P.), DECEMBER-2019 Study Power Point

(Digital Electronics)

Code: 2110 Third Semester

Time: 2.30 Hours

Notes:

[Maximum Marks: 50

- (i) Attempt all questions.
- (ii) Students are advised to specially check the Numerical Data of question paper in both versions. If there is any difference in Hindi translation of any question, the students should answer the question according to the English version.
- (iii) Use of Pager and Mobile Phone by the students is not allowed. नोट--सभी प्रश्नों के उत्तर दीजिए।

निम्नलिखित में से किन्हीं दो भागों के उत्तर दीजिए—

(अ) निम्नलिखित का परिवर्तन कीजिए—

 $[2\times 5=10]$

(i) $(6475)_8 = ()_{16}$

 $(ii) (456)_8 = ()_2$

(iii) $(10110011)_2 = ()_{gray}$

(iv) $(8AD)_{16} = ()_2$

(v) $(497.5)_{10} = ()_2$

(ब) 1's कम्प्लीमेन्ट विधि द्वारा निम्न प्रश्न को हल कीजिए—

(i) 1011.11 - 1001.01

(ii) 11001.10 - 10111.01

(स) निम्नलिखित नम्बरों को हल कीजिए—

(i) $(6243)_8 - (4465)_8$

(ii) $(1ACD)_{16} + (5CDB)_{16}$

2. निम्नलिखित में से किन्हीं चार भागों के उत्तर दीजिए---

 $[4 \times 3 = 12]$

(अ) NOR गेट को प्रयुक्त कर AND, OR तथा NOT प्रचालन हेतु परिपथ बनाइए।

- (ब) डायोड एवं प्रतिरोध का प्रयोग कर 3-इनपुट का OR गेट का परिपथ आरेख खींचिए। सत्य तालिका की मदद से कार्यप्रणाली समझाइये।
- (स) पाजिटिव लाजिक में एक NAND गेट का परिपथ बनाइए। यदि निगेटिव लॉजिक माना जाये तब यह गेट किस गेट के समतुल्य होगा?

(द) निम्न फंक्शन को k-map द्वारा सरल कीजिए तथा न्यूनतम गेट प्रयुक्त कर Realise कीजिए। $f(A, B, C, D) = \Sigma m (3, 4, 5, 7, 9, 13, 14, 15)$

(य) व्यंजक y = AB + A(B+C) + B(B+C) को बूलियन बीजगणित से सरल कीजिए एवं सरलीकृत व्यंजक की लॉजिक डायग्राम बनाइये।

3. निम्नलिखित में से किन्हीं तीन भागों के उत्तर दीजिए-

 $[3 \times 4 = 12]$

(अ) दो हाफ सबट्रैक्टर एवं एक OR गेट की मदद से फुल सबट्रैक्टर का परिपथ आरेख खींचिए। फुल सबट्रैक्टर

की सत्य तालिका भी बनाइए। (ब) कामन एनोड एवं कामन कैथोड-7 सेगमेन्ट डिस्प्ले युक्तियों में क्या अन्तर है? प्रत्येक का उपयोग देते हुए

परिपथ बनाइए।

(स) BCD to Decimal डिकोडर पर टिप्पणी लिखिए। (द) J.K. फ्लिप फ्लाप का लाजिक परिपथ खींचिए तथा J.K. फ्लिप-फ्लाप की सत्य तालिका लिखिए।

Study Power Point [2×4=8]

4. निम्नलिखित में से किन्हीं दो भागों के उत्तर दीजिए— (अ) 4 बिट सिन्क्रोनस काउन्टर का परिपंथ आरेख खींचकर कार्यविधि समझाइये।

(ब) अप/डाउन गणक की कार्यविधि परिपथ आरेख की मदद से समझाइये। (व) अप/डाउन गणक की कार्यविधि पारपध आरख की नियं शिफ्ट रिजस्टर की कार्यविधि समझाइये। (स) लाजिक डायग्राम की मदद से पैरलल-इन सीरियल आउट शिफ्ट रिजस्टर की कार्यविधि समझाइये।

5. निम्नलिखित में से किन्हीं दो भागों के उत्तर दीजिए— . निम्नलिखित में से किन्हीं दो भागों के उत्तर दीजिए— (अ) Successive Approximation प्रकार का ADC परिपथ बनाइये तथा इसकी कार्यप्रणाली समझाइये।


(ब) RAM तथा ROM में अन्तर स्पष्ट कीजिए।

(स) EPROM मेमोरी पर टिप्पणी लिखिए।

0



डिजिटल इलेक्ट्रॉनिक्स





Jai Prakash Nath Publications

Gandhi Ashram Crossing, Nauchandi Road, Meerut City (U.P.) Tel.: (O)2762403, 4056123, (R) 4022395 Fax: 0121-2600606 web: www.jpnpbooks.com E-mail:jpnpmrt@hotmail.com







www.facebook.com/jpnpmrt